

1.a. Podatak 0001112 u 6-bitnom NBC-u predstavlja broj 7, a u 6-bitnom formatu 2'k predstavlja broj 7. Podatak 11002 u 4-bitnom NBC-u predstavlja broj 12, a u 4-bitnom formatu 2'k predstavlja -4.

1.b. Sabirnice se prema **namjeni** dijele na: adresnu, podatkovnu i upravljačku (kontrolnu). Prema **načinu komunikacije** sabirnice se dijele na sinkronu i asinkronu.

1.c. Koji **dio vanjske jedinice** postoji unutar uvjetnih i prekidnih, a ne postoji unutar bezuvjetnih jedinica: bistabil stanja (status bistabil). **Priključci** koji postoje kod uvjetnih i prekidnih vanjskih jedinica (a ne postoje kod bezuvjetnih) nazivaju se priključci za sinkronizaciju (ili handshaking, ili rukovanje, ili READY i STROBE). Ovi priključci povezuju vanjsku jedinicu i vanjski proces (ili vanjski uređaj ili uređaj).

2.a. **FRISC** Prilikom prihvadanja maksirajućeg prekida FRISC mijenja zastavicu GIE u registru SR čime se (postiže što) zabranjuje prihvadanje maskirajućih prekida. Za razliku od obične naredbe RET, naredba RETI **dodatno** (radi što) obnavlja zastavicu GIE, a naredba RETN **dodatno** (radi što) obnavlja (internu) zastavicu IIF. Sve tri naredbe RET, RETI i RETN u registar PC stavljaju povratnu adresu (sa stoga).

2.b. **FRISC** Napišite **smjerove** sljedećih priključaka procesora FRISC: ADR je izlazni, DATA je dvosmjerni, READ je izlazni, WRITE je izlazni, WAIT je ulazni, BREQ je ulazni, BACK je izlazni, SIZE je izlazni. Čemu služi priključak WAIT? pomoću njega memorija (ili VJ) dojavljuje da je spora (ili traži umetanje ciklusa čekanja, ili traži od FRISC-a da pričeka itd.)

2.c. **FRISC** Koja su 4 načina rada sklopa FRISC-PIO: ulazni, izlazni, postavljanje bitova, ispitivanje bitova

2.d. **FRISC** Kad u sklopu FRISC-CT vrijednost u brojilu postane nula, događa se sljedeće: brojilo se ponovno postavlja na početnu vrijednost (ili vrijednost limit registra LR kopira se u brojilo), CT postaje spreman, CT može postaviti prekid, generira se impuls na izlaznom priključku ZC.

3.a. **ARM** Za procesor ARM7 napišite **trajanjakoraka izvođenja** (u ciklusima) sljedećih naredaba:

naredbe za obradu podataka	<u>1</u>	naredba LDM R13,{R1,R2,R14}	<u>5</u>
naredba LDR	<u>3</u>	naredba B s istinitim uvjetom skoka	<u>3</u>
naredba STR	<u>2</u>	naredba BL s lažnim uvjetom skoka	<u>1</u>

3.b. **ARM** Procesor ARM sa **statičkim predviđanjem grananja** izvodi sljedeći programski odsječak:

LABELA1 B LABELA2

LABELA2 B LABELA1

Zaokružite točan odgovor (a ili b):

Za **prvu** naredbu predvidjet će se da: a) će se grananje dogoditi **b) se grananje nede dogoditi**

Za **drugu** naredbu predvidjet će se da: **a) će se grananje dogoditi** b) se grananje nede dogoditi

3.c. **ARM** ARM ima dva ulazna priključka za prekide: IRQ i FIQ. Za obične prekide adresa prekidnog potprograma je 1816, a za brze prekide adresa je 1C16. Povratak iz prekidnog potprograma izvodi se naredbom SUBS PC,LR,#4, koja obnavlja sadržaje registra (ili više njih): PC (ili R15) i CPSR.

3.d. **ARM** Kada se pojavi impuls na priključku CLK1HZ (ARM-ovog sklopa RTC), što se dogodi s brojiлом? brojilo se poveda za jedan. Kada vrijednost u brojilu postane jednaka (čemu) vrijednosti u registru usporedbe (MR), tada se u RTC-u automatski događa sljedeće: RTC postaje spreman i RTC može postaviti zahtjev za prekid.

1 a) Sljedećim odsječkom želi se postići **kašnjenje od 8 sekundi** (uz pretpostavku da FRISC radi na 10 MHz). Trajanje prve naredbe je zanemarivo u odnosu na trajanje petlje. Napišite **trajanja** pojedinih naredaba (u ciklusima) i izračunajte koja **vrijednost** mora biti zapisana na lokaciji KONST.

		trajanje u ciklusima
	LOAD R0,(KONST)	<u>2</u>
PETLJA	LOAD R1,(BROJAC)	<u>2</u>
	ADD R1,1,R1	<u>1</u>
	STORE R1,(BROJAC)	<u>2</u>
	CMP R1,R0	<u>1</u>
	JR_NE PETLJA	<u>2</u>
	KONST DW <u>%D 10 000 000</u>	
	BROJAC DW 0	

1 b) U memoriji FRISC-a zapisan je 16-bitni broj u formatu big-endian: na adresi 10016 zapisano je 111111102, a na adresi 10116 zapisano je 111111002. Koji je to broj ako ga promatramo kao 16-bitni zapis dvojnog komplementa 260.

1 c) Broj razina protočne strukture FRISC-a je 2. Naredba se dekodira u razini 1 -(dohvata - može i samo broj). Dvije vrste hazarda kod FRISC-a su: strukturni i upravljački. Postoji još i podatkovni hazard, ali do njega ne dolazi kod FRISC-a.

1 d) Kod FRISC-a postoje dvije vrste prekida:

1) maskirajući koji dolaze preko priključaka INT0,INT1 i INT2 i

2) nemaskirajući koji dolaze preko INT3. Zastavica GIE nalazi se u registru SR i ako je u ničici, onda su maskirajući prekidi zabranjeni/onemogućeni/maskirani.

**1 e)** Za 5-bitne brojeve izvodi se aritmetička operacija. Odredite rezultat operacije i vrijednost prijenosa, preljeva, posudbe ništice i predznaka (**općenito**, NE za FRISC). **Potrebno je napisati postupak rješenja.**

	prijenos	posudba	preljev	ništica	predznak
10110+10011 = <u>01001</u>	<u>1</u>	<u>0</u>	<u>1</u>	<u>0</u>	<u>0</u>
00110-11010 = <u>01100</u>	<u>0</u>	<u>1</u>	<u>0</u>	<u>0</u>	<u>0</u>

**1 f)** Na prazne crte upišite korake koje **FRISC** obavlja prilikom izvođenja naredbe **CMP R1,35**. Ne moraju se popuniti sve crte.

**Razina dohvata:**

Rastući brid CLOCK-a:

PC → AR

Padajući brid CLOCK-a:

PC+4 → PC

(AR) → IR, dekodiranje

R1 i ext 35 \_ ALU

**Razina izvođenja:**


Rastući brid CLOCK-a:

ALU: izvodi oduzimanje

Padajući brid CLOCK-a:

postavljanje zastavica u SR-u

**1 g)** (3 boda) Nacrtajte signale na sabirnicama prilikom čitanja iz brze memorije kod FRISC-a. Napišite (na crte s desna) tko upravlja dotičnom sabirnicom.



**1.a. FRISC** Koji će biti sadržaj registra R0, nakon izvođenja naredbe LOAD na FRISCu za programski odsječak s desne strane: 00560034

```

`ORG 130
DH 34, 56
DW 8558
...
LOAD R0, (130)

```

**1.b. FRISC** Prilikom dekodiranja i izvođenja FRISC-ove naredbe **SUB R1, %D10, R2**, broj 10 se nalazi u 20 nižih bitova registra IR. Naredba koristi dva adresiranja koja se zovu registarsko i neposredno/immediate.

Prilikom izvođenja naredbe, na jedan ulaz ALU dovodi se podatak iz sklopa EXT\_(nije bitan redoslijed EXT i R1), a na drugi se ulaz dovodi podatak iz R1 (napisati iz kojih dijelova procesora se dovodi podatak).

**1.c. FRISC** Prekidni sustav procesora FRISC sastoji se od priključaka: INT0-INT3, IACK. Obzirom na mogućnost programske zabrane/dozvoljavanja prekida, procesor FRISC podržava maskirajuće prekide na priključku/priključcima INT0-INT2, i nemaskirajuće prekide na priključku/priključcima INT3. U registru SR nalaze se prekidne zastavice: EINT0-EINT2, GIE. Prilikom prihvaćanja prekida, procesor FRISC automatski sprema povratnu adresu (gdje): na stog, a stanje registra SR sprema (gdje): ne sprema se nigdje.

**1.d. FRISC** Priključci za rukovanje (sinkronizaciju) kod sklopa FRISC-PIO zovu se: READY i STROBE.

Ovi priključci koriste se u načinima rada (nabrojite kojim): ulazni, izlazni. FRISC-PIO **ne može** postati spreman u načinu/načinima rada: postavljanje bitova.

Osim registra maske, na prvoj adresi sklopa PIO nalaze se upravljački registri: ICR i OCR. Kad šaljemo upravljačku riječ na tu adresu, PIO zna u koji registar je želimo upisati na temelju (čega?): najnižeg bita poslane upravljačke riječi (ili poslanog podatka). Ako želimo da PIO (spojen na adresi FFFF4000) generira prekid kad se na bilo kojem od 3 najniža bita postave nule, onda ga inicijaliziramo tako da pošaljemo podatak 00001112 na adresu FFFF4000 i zatim podatak 00000112 na adresu FFFF4000.

**2.a. ARM** Procesor ARM izvodi odsječak programa s desne strane. Nakon izvođenja naredbe LDRB sadržaj registra R1 će biti: 0x11, a sadržaj registra R0: 0x104.

```
`ORG 0
MOV R0, #1<8
LDRB R1, [R0,#4]!
`ORG 100
DW 88776655, 44332211
```

**2.b. ARM** Procesor ARM izvodi naredbu LDMFD R13!, {R2,R1}. Ako je sadržaj registra R13 prije izvođenja naredbe bio 10010, sadržaj registra R13 nakon naredbe će biti 10810, a registar R1 će se napuniti podatkom s memorijske lokacije 10010.

**2.c. ARM** Kod procesora ARM7 postoje tri različite grupe naredaba s obzirom na način kako se naredbe izvode. To su naredbe za: obradu podataka / AL naredbe, prijenos podataka / load-store / memorijske i grananje / upravljačke. Uvjetno izvođenje kod procesora ARM moguće je za (koje?) sve / gotovo sve naredbe.

**2.d. ARM** Za procesor ARM kod naredaba skokova moguća je pojava upravljačkog hazarda. Negativni efekti ovog hazarda se u nekim procesorima umanjuju pomoću postupka predviđanja grananja.

**2.e. ARM** Procesor ARM9 uvodi harvardsku arhitekturu memorijskog pristupa. Time se izbjegava strukturni hazard koji postoji kod ARM7. Međutim, zbog razdvajanja razine izvođenja na 3 nove protočne razine dolazi do mogućnosti pojave podatkovnog hazarda čiji se negativni efekti umanjuju upotrebom prosljeđivanja rezultata/result forwarding.

**2.f. ARM** Nakon uključanja procesor ARM 7 treba izvesti programski odsječak s desne strane. Koliko vremenskih perioda traje izvođenje ovog programskog odsječka: 16. (napisati postupak rješavanja!)

```
`ORG 0
MOV R1, #5
ADD R0,R1,#2
BIC R0, R0, %%b100
A SUBS R0,R0,#1
BNE A
EOR R0,R0,R0
```

**2.g. ARM (2 boda)** Kod ARM-a imamo prekide IRQ (ili obični prekid) (A) i FIQ (ili brzi prekid) (B). Adresa prekidnog potprograma (A) je 0x18, a za prekid (B) adresa potprograma je 0x1C. Za prekid (A) povratna adresa se sprema (gdje): u LR\_irq, a za prekid (B) povratna adresa se sprema (gdje): u LR\_fiq. Povratak iz prekidnog potprograma (A) ostvaruje se naredbom SUBS,PC,LR,#4, a iz (B) pomoću naredbe SUBS,PC,LR,#4.

**2.h. ARM** Neka priručna memorija ima **16<sub>10</sub>** blokova i direktno preslikavanje. Za zadane adrese blokova u radnoj memoriji (zadane su heksadekadski) odredite u kojem bloku priručne memorije će se nalaziti:

Adresa bloka u radnoj memoriji	Adresa bloka u priručnoj memoriji
0x10	<u>0x0</u>
0x11	<u>0x1</u>
0x25	<u>0x5</u>
0x3F	<u>0xF (ili 15)</u>

**1 a) FRISC** izvodi sljedeći program:

```
`ORG 0
MOVE 100, SP
MOVE 0FFFFABCD, R0
PUSH R0
CALL POTP
ADD SP, 8, SP
CMP R7,100
HALT_NZ
PUSH R0
HALT
POTP MOVE 14, R0
PUSH R0
RET
```

Adresa	Sadržaj
F0	<u>00</u>
F1	<u>00</u>
F2	<u>00</u>
F3	<u>00</u>
F4	<u>14</u>
F5	<u>00</u>
F6	<u>00</u>
F7	<u>00</u>
→ F8	<u>10</u>
F9	<u>00</u>
FA	<u>00</u>
FB	<u>00</u>

Adresa	Sadržaj
FC	<u>CD</u>
FD	<u>AB</u>
FE	<u>FF</u>
FF	<u>FF</u>
100	<u>00</u>
101	<u>00</u>
102	<u>00</u>
103	<u>00</u>
104	<u>00</u>
105	<u>00</u>
106	<u>00</u>
107	<u>00</u>

Upišite u tablicu desno stanje svih memorijskih lokacija od F0 do 107 i strelicom označite položaj SP nakon izvođenja gornjeg programa. Početno su sve prikazane memorijske lokacije u 0.

**1 b)** Na prazne crte upišite korake koje FRISC obavlja prilikom izvođenja naredbe **STOREB R1, (R2+3ABC)**:

Razina dohvata:

Rastući brid CLOCK-a:

PC -> AR

Padajući brid CLOCK-a:

PC +4 -> PC

(AR) -> IR, dekodiranje

ext 3ABC i R2 -> ALU

onemogućiti dohvat u sljedećem ciklusu

Razina izvođenja:

Rastući brid CLOCK-a:

ALU: izvodi zbrajanje

ALU -> AR

R1 -> DR

Padajući brid CLOCK-a:

DR -> (AR)

omogućiti dohvat u sljedećem ciklusu

**1 c)** Osim CLOCK-a, FRISC kod pristupa memoriji koristi i priključke: **ADR**, **DATA**, **READ**, **WRITE**, **WAIT** i **SIZE**.

**1 d)** Za procesor FRISC, kod naredbe LOAD dolazi do pojave strukturnog hazarda, a kod naredbe PUSH dolazi do pojave strukturnog hazarda.

**1 e)** Općenita 4-bitna (ne FRISC-ova) aritmetičko-logička jedinica oduzima binarne brojeve **0110 - 1100**. Nakon operacije će biti: prijenos = 0, posudba = 1, preljev = 1, ničtica = 0, predznak = 1. **Potrebno je napisati postupak rješenja.**

**1 f)** Odredite trajanje izvođenja sljedećeg programskog odsječka (pretpostavite da je memorija brza):

DVA	`EQU 2	Trajanje <u>0</u>	Izvodi se <u>0</u> puta
	`ORG 0	Trajanje <u>0</u>	Izvodi se <u>0</u> puta
	MOVE 4, R0	Trajanje <u>1</u>	Izvodi se <u>1</u> puta
POC	SUB R0, DVA, R0	Trajanje <u>1</u>	Izvodi se <u>2</u> puta
	JR_NE POC	Trajanje <u>2</u>	Izvodi se <u>2</u> puta
	STORE R0, (1000)	Trajanje <u>2</u>	Izvodi se <u>1</u> puta
	HALT	Trajanje <u>2</u>	Izvodi se <u>1</u> puta

Kraj svake naredbe napišite njeno trajanje u ciklusima, a zatim koliko puta se naredba izvodi. Izvođenje cijelog programa ukupno traje 11 ciklusa.

**1.** Za procesor ARM napišite programski odsječak koji izvodi predznačno proširenje broja u registru R0 iz 8-bitnog zapisa 2'k, na 32 bita. Upotrijebite dvije naredbe MOV.

MOV R0, R0, LSL #18

MOV R0, R0, ASR #18

**2.** Za sljedeće neposredne vrijednosti navedite je li ih moguće upisati kao dio naredbe procesora ARM.

0x02080000 \_\_\_\_\_

0x0000FFFF \_\_\_\_\_

0xFFFF34FF \_\_\_\_\_

0x00000101 \_\_\_\_\_

**3.** Kod procesora FRISC, uvjetno izvođenje naredbi moguće je za UPRAVLJAČKE naredbe.

Kod procesora ARM, uvjetno izvođenje naredbi moguće je za SKORO SVE naredbe.

**4.** Na prazne crte upišite korake koje FRISC obavlja prilikom izvođenja naredbe **JP\_NV 500**:

Razina dohvata:

Rastući brid CLOCK-a:

PC -> AR

Padajući brid CLOCK-a:

PC+4 -> PC

(AR) -> IR, dekodiranje

ispitivanje istinitosti uvjeta V=0

ako V=0: ext 500

onemogućiti dohvat u sljedećem ciklusu

Razina izvođenja:

Rastući brid CLOCK-a:

PAZNO

Padajući brid CLOCK-a:

ako V=0: ext 500 -> PC

omogućiti dohvat u sljedećem ciklusu

**5.** S obzirom na smještaj operanada postoje procesorske arhitekture: stogovna, akumulatorska, registar – memorija, registar-registar. Za RISC procesore, od ove 4 arhitekture uobičajeno se koristi registar-registar.

**6.** Procesor ARM izvodi sljedeću instrukciju LDM R13, {R1}, pri čemu su početni sadržaji registra R13=10016 i R1=0102030416. Sadržaj memorijskih lokacija prikazan je na slici. Odredite sadržaje registara R13 i R1 nakon izvođenja instrukcije.

Adresa	Podatak	Adresa	Podatak
103	04	0FE	09
102	05	0FD	0A
101	06	0FC	0B
100	07	0FB	0C
OFF	08	0FA	0D

R13= 100

R1= 0708090A

7. Dopunite stanje signala i sadržaje registara za sljedeće korake kod prihvatanja INT3 na FRISC-u.

IACK ← 1

IIF ← 0

SP ← PC

IACK ← 0

PC ← 12(dek)

1.a. 10112 je 4-bitni prikaz nekog broja X u formatu dvojnog komplementa. Broj X iznosi: -5. Prikažite broj X u 6-bitnom formatu dvojnog komplementa: 111011. Prikažite broj X u 8-bitnom formatu s bitom za predznak 10000101.

1.b. 00112 je 4-bitni prikaz nekog broja Y u formatu dvojnog komplementa. Broj Y iznosi: +3. Prikažite broj Y u 6-bitnom formatu dvojnog komplementa: 000011. Prikažite broj Y u 8-bitnom formatu s bitom za predznak 00000011. Prikažite broj Y u 6-bitnom NBC formatu: 000011.

1.c. 00112 je 4-bitni prikaz nekog broja Z u NBC formatu. Broj Z iznosi: 3. Prikažite broj Z u 6-bitnom prikazu dvojnog komplementa: 000011. Prikažite broj Z u 8-bitnom formatu s bitom za predznak 00000011.

2. Harvardska arhitektura ima razdvojenu podatkovnu memoriju (ili sabirnicu) i programsku memoriju (ili sabirnicu). Glavna prednost Harvardske (u odnosu na Von Neumannovu arhitekturu) je veća brzina. Prednost Von Neumannove arhitekture je jednostavnost (ili cijena).

3. Četiri načina rada sklopa FRISC-PIO su: ulazni, izlazni, postavljanje bitova i ispitivanje bitova. PIO se na vanjski proces spaja pomoću priključaka PIOD širine 8 bita te pomoću dva jednobitna priključka READY i STROBE koji služe za rukovanje (ili sinkronizaciju). Ova dva priključka koriste se u načinima rada ulazni i izlazni. PIO ne može postati spreman kad radi u načinu rada postavljanja bitova.

4. Potprogram se kod FRISC-a poziva naredbom CALL, a kod ARM-a naredbom BL. Povratna adresa se kod FRISC-a sprema na stog (gdje), a kod ARM-a u LR (ili R14). Povratak iz potprograma se kod FRISC-a ostvaruje naredbom RET, a kod ARM-a naredbom MOV PC,LR (ili MOV PC,R14).

5.a. Vrste prekida kod FRISC-a su maskirajući (A) i nemaskirajući (B).

Adresa prekidnog potprograma (A) je zapisana u memoriji na adresi (lokaciji) 8, a za prekid (B) adresa potprograma je 12(dekadski). Za oba prekida, povratna adresa se sprema na stog (gdje). Povratak iz prekidnog potprograma (A) ostvaruje se naredbom RETI, a iz (B) pomoću naredbe RETN.

5.b. Kod ARM-a imamo prekide IRQ (ili obični prekid) (C) i FIQ (ili brzi prekid) (D). Adresa prekidnog potprograma (C) je 18(heksa), a za prekid (D) adresa potprograma je 1C(heksa). Za prekid (C) povratna adresa se sprema u LR\_irq (gdje), a za prekid (D) povratna adresa se sprema u LR\_fiq (gdje). Povratak iz prekidnog potprograma (C) ostvaruje se naredbom SUBS,PC,LR,#4, a iz (D) pomoću naredbe SUBS,PC,LR,#4. ARM kod prihvatanja prekida, osim povratne adrese, automatski sprema još i registar CPSR.

6. Na sabirnici AHB čitanje iz brze memorije podijeljeno je na adresnu fazu koja traje 1 takta clock-a i na podatkovnu fazu koja traje 1 takta clock-a. Zbog preklapanja ovih faza, efektivno će četiri uzastopna brza čitanja trajati 5 taktova clock-a. Podatkovni priključci procesora ARM ukupno su široki 64 bita, od čega jedna polovica ima ulazni smjer, a druga polovica izlazni smjer.

7. Neka priručna memorija ima  $48_{10}$  blokova i direktno preslikavanje. Za zadane adrese blokova u radnoj memoriji (zadane su heksadekadski) odredite u kojem bloku priručne memorije će se nalaziti:

Adresa bloka u radnoj memoriji	Adresa bloka u priručnoj memoriji
0x23	<u>0x23</u>
0x48	<u>0x19</u>
0x59	<u>0x29</u>
0x90	<u>0x00</u>

1.a. Broj -5 treba zapisati u 16-bitnom formatu 2<sup>k</sup> u memoriju FRISC-a od adrese 10016. U bajtu na adresi 10016 pisat će FB, a u bajt na adresi 10116 pisat će FF (prikažite bajtove u heksadekadskoj bazi).

1.b. S obzirom na smještaj operanada postoje procesorske arhitekture: stogovna, akumulatorska, registar-memorija i registar-registar (ili load-store). Za RISC procesore, od ove 4 arhitekture uobičajeno se koristi registar-registar.

1.c. Sabirnice se prema načinu komunikacije dijele na sinkronu i asinkronu. Po toj podjeli, sabirnica FRISC-a je sinkrona. Prilagodba brzine komunikacije ostvaruje se pomoću FRISC-ovog priključka WAIT koji je po smjeru ulazni.

1.d. Tri općenite faze izvođenja naredbe su redom dohvat, dekodiranje i izvođenje. Protočna struktura FRISC-a ima 2 (koliko) razine. Druga po redu općenita faza izvođenja je kod FRISC-a smještena u prvu (koju po redu) razinu.



1.e. Za sklop FRISC-CT uz svaku tvrdnju zaokružite Točno ili Netočno

Brojilo DC u CT-u broji prema gore - od nule do vrijednosti u registru LR.	Brojilo u CT-u se smanjuje kad se pojavi impuls na ulaznom priključku CNT	Kad CT postane spreman, onda se uvijek generira prekid	Kad CT postane spreman, onda se uvijek generira impuls na priključku ZC	Kad CT postane spreman, onda se u brojilo DC automatski napuni vrijednost iz registra LR
Točno <b>Netočno</b>	<b>Točno</b> Netočno	Točno <b>Netočno</b>	<b>Točno</b> Netočno	<b>Točno</b> Netočno

2.a. Nakon uključenja procesor ARM 7 treba izvesti programski odsječak s desne strane. Koliko vremenskih perioda traje izvođenje ovog programskog odsječka: 12

ORG 0		
MOV R0, #5	<b>3</b>	
EOR R0,R0,R0	<b>1</b>	
ADD R0,R0,#2	<b>1</b>	
A SUBS R0,R0,#1	<b>1</b>	<b>1</b>
BNE A	<b>3</b>	<b>1</b>
EOR R0,R0,R0		<b>1</b>

2.b. Neposredna vrijednost kod aritmetičko-logičkih naredaba procesora ARM može se zapisati kao broj širine 8 bitova koji se rotira u desno za PARAN broj bitova.

2.c. Koji sklop kod procesora ARM omogućuje da se drugi operand pomakne ili rotira za proizvoljan broj bitova prije aritmetičko-logičkih operacije: BARREL-SHIFTER.

2.d. Nabrojite dvije naredbe za pristup registrima stanja procesora ARM: MRS, MSR.

2.e. Nakon uključenja procesor ARM izvodi programski odsječak s desne strane. Nakon izvođenja odsječka, u registru R0 se nalazi podatak 88776655, a u registru R1 podatak 100.

ORG 0
MOV R1,#1<8
LDR R0,[R1,#4]
ORG 100
DB 11, 22, 33, 44, 55, 66, 77, 88, 99, AA

2.f. Neka priručna memorija ima  $32_{10}$  bloka i direktno preslikavanje. Za zadane adrese blokova u radnoj memoriji (zadane su heksadekadski) odredite u kojem bloku priručne memorije će se nalaziti:

Adresa bloka u radnoj memoriji	Adresa bloka u priručnoj memoriji
0x2	<b>0x2</b>
0x21	<b>0x1</b>
0x22	<b>0x2</b>
0x153	<b>0x13 (ili 19<sub>10</sub>)</b>

2.g. Kod ARM-a, GPIO i RTC se spajaju na sabirnicu APB. Memorija i procesor ARM se spajaju sa sabirnicom AHB. Između ovih dvaju sabirnica nalazi se sklop koji se zove MOST (APB-AHB MOST).

2.h. Dvije osnovne metode predviđanja grananja su: STATIČKA i DINAMIČKA. Metoda kod koje se ispituje da li je adresa grananja MANJA od PC-a te se tada pretpostavlja da će doći do grananja je STATIČKA metoda predviđanja.

2.i. Podatkovni hazard može se javiti na arhitekturi ARM 9. Dopunite naredbu tako da dođe do podatkovnog hazarda:  
ADD R1, R2, R3  
SUB R5, R1, R7

2.j. Na stog podatke spremamo podatke naredbom STMFD. Ako ih želimo pročitati sa stoga u iste registre trebamo koristiti naredbu: LDMFD (ILI LDMIA).

1. Za procesor ARM napišite programski odsječak koji izvodi predznačno proširenje broja u registru R0 iz 24-bitnog zapisa 2<sup>k</sup>, na 32 bita. Upotrijebite dvije naredbe MOV.

**MOV R0, R0 LSL #8**  
**MOV R0, R0 ASR #8**

2. Kod procesora ARM7 postoje tri različite grupe naredaba s obzirom na način kako se naredbe izvode. To su naredbe za: OBRAĐU PODATAKA, AL NAREDBE, PRIENOS PODATAKA, LOAD-STORE, MEMORIJSKE i GRANANJE, UPRAVLJAČKE.

3. Procesor ARM9 uvodi HARVARDSKU arhitekturu memorijskog pristupa. Time se izbjegava STRUKTURNI hazard. Međutim, zbog razdvajanja razine izvođenja na 3 nove protočne razine dolazi do mogućnosti pojave PODATKOVNOG hazarda.

4. Dvije osnovne metode predviđanja grananja su: STATIČKA i DINAMIČKA. Metoda kod koje se ispituje da li je adresa grananja MANJA od PC-a te se tada pretpostavlja da će doći do grananja je STATIČKA metoda predviđanja.

5. Je li broj  $204_{16}$  moguće upisati kao neposrednu vrijednost kod aritmetičke naredbe procesora ARM? **Da** - Ne
6. Na stog podatke spremamo podatke naredbom STMFD. Ako ih želimo pročitati sa stoga u iste registre trebamo koristiti naredbu: **LDMFD, LDMIA**.
7. Nastavak S u naredbi SUBS PC, R14, #4 znači da treba registar **\_SPSR\_** upisati u registar **\_CPSR\_**.
8. Kod procesora FRISC, uvjetno izvođenje naredbi moguće je za **\_UPRAVLJAČKE\_** naredbe. Kod procesora ARM, uvjetno izvođenje naredbi moguće je za **\_SVE ili SKORO SVE\_** naredbe.
9. Za sklop FRISC-PIO vrijedi (zaokružite točne tvrdnje – **Da** ili **Ne**)

u ulaznom načinu rada čita se cijeli bajt	u načinu ispitivanja bitova neki se bitovi mogu čitati, a neki pisati	u izlaznom načinu rada može postati spreman	može postaviti zahtjev za prekid u izlaznom načinu rada	može postati spreman u načinu postavljanja bitova	može se slati maska tijekom inicijalizacije u načinu ispitivanja bitova
<b>Da</b> Ne	Da <b>Ne</b>	<b>Da</b> Ne	<b>Da</b> Ne	Da <b>Ne</b>	<b>Da</b> Ne
upravljački registri ICR i OCR zauzimaju istu adresu	nakon što u izlaznom načinu FRISC pošalje podatak PIO-u, PIO aktivira STROBE	priključci READY i STROBE koriste se u ulaznom načinu	prilikom inicijalizacije u načinu postavljanja bitova može se slati maska	priključci READY i STROBE ne koriste se samo u načinu postavljanja bitova	nakon što u izlaznom načinu rada PIO pošalje podatak vanjskom svijetu, postavlja stanje spremnosti
<b>Da</b> Ne	Da <b>Ne</b>	<b>Da</b> Ne	Da <b>Ne</b>	Da <b>Ne</b>	<b>Da</b> Ne

10. Procesor FRISC u fazi dohvata dohvaća **\_STROJNI KOD ili NAREDBU\_** (što) iz **\_MEMORIJE\_** (odakle) sa adrese koja je u adresni registar AR kopirana iz registra **\_PC\_**. Ono što je dohvatio, procesor sprema u registar **\_IR\_**.

11. Kod FRISC-a se potprogram poziva naredbom **\_CALL\_**, a kod ARM-a naredbom **\_BL\_**. Kod FRISC-a se povratna adresa iz potprograma sprema **\_NA STOG\_** (gdje), a kod ARM-a se sprema **\_U LR ili R14\_** (gdje). Kod FRISC-a se povratak iz potprograma ostvaruje naredbom **\_RET\_**, a kod ARM-a naredbom **\_MOV PC, LR ili MOV PC, R14\_**.

12. Bistabil stanja postoji u (zaokružite točne tvrdnje – **Da** ili **Ne**)

Bezuvjetne vanjske jedinice **NE**

UVJ, PVJ, FRISC-CT, FRISC-PIO, FRISC-DMA **DA**

13. Napišite primjer naredbe FRISC-a koja koristi apsolutno procesorsko adresiranje i **zaokružite** u naredbi dio koji se odnosi na to adresiranje: **npr. LOAD R0, (1000) ili STORE, JP, CALL**.

14. Zadan je podatak 6. Njegov prikaz u 5-bitnom formatu NBC izgleda ovako: **\_00110\_** (prikažite binarno), a prikaz u 6-bitnom formatu 2'k izgleda ovako: **\_000110\_** (prikažite binarno).

15. Zadan je podatak -7. Njegov prikaz u 5-bitnom formatu 2'k izgleda ovako: **\_11001\_** (prikažite binarno), a prikaz u 6-bitnom formatu s bitom za predznak izgleda ovako: **\_100111\_** (prikažite binarno).

1. Zadan je binarni broj  $1011_2$ . Ako je to zapis u 4-bitnom NBC-u, onda je to zapis broja **\_11\_**. Ako je to zapis u 4-bitnom formatu dvojnog komplementa, onda je to zapis broja **\_-5\_**.

2.  $01011_2$  je 5-bitni prikaz u formatu dvojnog komplementa. Prikažite taj broj u 6-bitnom formatu s bitom za predznak **001011**.  $11011_2$  je prikaz u 5-bitnom formatu dvojnog komplementa. Prikažite taj broj u 4-bitnom formatu jediničnog komplementa **1010**.

3. Pojava kad procesor u određenom trenutku ne može izvesti sve faze onih naredaba koje se nalaze u protočnoj strukturi, jer sklopovlje procesora ne omogućuje istodobno izvođenje svih tih faza, naziva se **\_strukturni hazard\_**.

4. Neki procesor ima SP koji pokazuje na **prvo slobodno mjesto** na stogu, a **stog raste prema višim adresama**. Procesor adresira bajtove, a prilikom operacija PUSH i POP čita i piše 32-bitne riječi u formatu *little-endian*. Početno stanje registra SP je 100, a u memorijskim lokacijama su ništice. Na desnoj slici upišite vrijednosti u SP i memorijske lokacije nakon izvođenja naredaba:

PUSH 12345678<sub>16</sub>  
 PUSH 99AABBCC<sub>16</sub>  
 POP

SP -> **\_104\_**

FB	itd
FC	<b>00</b>
FD	<b>00</b>
FE	<b>00</b>
FF	<b>00</b>
100	<b>78</b>
101	<b>56</b>
102	<b>34</b>
103	<b>12</b>
104	<b>CC</b>
105	<b>BB</b>
106	<b>AA</b>
107	<b>99</b>
108	<b>00</b>
109	itd

5. Rad procesora odvija se u tri osnovna koraka koji se stalno ponavljaju. To su: **\_dohvat\_**, **\_dekodiranje\_**, **\_izvođenje\_**. Od ova tri koraka, procesor sigurno ne pristupa memoriji u koraku **\_dekodiranje\_**, u koraku **\_dohvata\_** sigurno pristupa memoriji, a u koraku **\_izvođenja\_** može i ne mora pristupati memoriji.

6. Neki procesor ima 16 registara opće namjene i 18 različitih ALU naredaba i sve one imaju tri operanda koji mogu biti isključivo registri opće namjene. Za kodiranje ALU naredaba, strojni kod mora biti širok barem **\_17\_** bitova.

7. Za pitanja o priključcima i sabirnicama procesora FRISC s lijeve strane, označite znakom "x" točan odgovor u pojedinim sivim kućicama (može biti više točnih odgovora).

Priključak READ je:	ulazni	<b>izlazni</b>	dvosmjerni
Adresni priključci su:	ulazni	<b>izlazni</b>	dvosmjerni
Podatkovni priključci su:	ulazni	izlazni	<b>dvosmjerni</b>
Adresne priključke FRISC postavlja u <i>high Z</i> onda kada:	čita podatak	piše podatak	<b>se obavlja DMA prijenos</b>
Priključak IACK se koristi kod (prekida):	maskirajućih	<b>nemaskirajućih</b>	svih
Sabirnica kod FRISC-a je:	<b>sinkrona</b>	asinkrona	niti jedno
Sabirnica kod FRISC-a je:	multipleksirana	<b>nemultipleksirana</b>	niti jedno
Koji od ovih priključaka su nužni za komunikaciju s memorijom:	<b>SIZE</b>	<b>READ</b>	<b>ADR</b>

8. Kada u sklopu FRISC-CT brojilo odbroji zadani broj ciklusa, događa se sljedeće (bilo je ponuđeno, pa sam napisao točna rješenja, nije bitan redoslijed događanja): **\_u brojilo se automatski upiše vrijednost iz LR, brojilo automatski nastavlja s brojenjem, CT generira impuls na priključku ZC, CT može generirati zahtjev za prekid i CT postaje spreman ako je prethodno bio poslužen do kraja\_**.

9. Priključci READY i STROBE nazivaju se priključcima za **\_sinkonizaciju (rukovanje, handshaking)\_**, a od FRISCovih vanjskih jedinica ima ih sklop **\_PIO\_**.

10. Procesor ARM povratnu adresu iz potprograma sprema u **\_LR (R14)\_**.

11. Nakon uključenja procesor ARM treba izvesti program od sljedećih 6 naredaba. Koliko vremenskih perioda treba da se izvedu sve naredbe uključujući i zadnju naredbu ADD?  
 Rješenje: **\_12\_**.

```

`ORG 0
MOV R0,#2
A  ADDNE R2,R2,R2
SUBS R0,R0,#1
BNE A
ADD R0,R0,#1

```

12. Procesor ARM izvršava naredbu **RSB R0, R0, R0 LSL #4**. Navedena naredba ima funkciju **\_množenja registra R0 sa 15\_**.

13. Kod ARM-a, GPIO i RTC se spajaju na sabirnicu **\_APB\_**. Memorija i procesor ARM se spajaju sa sabirnicom **\_AHB\_**. Između ovih dvaju sabirnica nalazi se sklop koji se zove **\_most\_**.

14. U sustavu procesora ARM signali *HADDR* su dio sabirnice **\_AHB\_** i širine su **\_32\_** bita.

15. Nabrojite dvije naredbe za pristup registrima stanja procesora ARM: **\_MRS\_**, **\_MSR\_**.

16. Nakon uključenja procesor ARM izvodi programski odsječak s desne strane. Nakon izvođenja odsječka, u registru R0 se nalazi podatak **\_88776655\_**, a u registru R1 podatak **\_104\_**.

```

`ORG 0
MOV R1,#1<8
LDR R0,[R1,#4]!
`ORG 100
DB 11, 22, 33, 44, 55, 66, 77, 88, 99, AA

```



17. Nakon uključenja procesor ARM izvodi programski odsječak s desne strane. Nakon izvođenja odsječka, u registru R0 se nalazi podatak 11, a u registru R1 podatak 104.

```
`ORG 0
MOV R1,#1<8
LDRSB R0,[R1],#4
`ORG 100
DB 11, 22, 33, 44, 55, 66, 77, 88, 99, AA
```

1 a) Zadan je podatak -3. Njegov prikaz u 5-bitnom formatu 2's izgleda ovako: 11101 (prikažite binarno), a prikaz u 6-bitnom formatu s bitom za predznak izgleda ovako 100011 (prikažite binarno).

1 b) Kod arhitekture registar-registar (load-store), u ALU-naredbama se prvi operand nalazi u registru, drugi operand u registru, a rezultat se sprema u registru.

1 c) Troprolazni asembleri, za razliku od dvoprolaznih assemblera, mogu prevoditi programe koji koriste makronaredbe.

1 d) U stogovnom okviru FRISC-a nalaze se povratna adresa (A), parametri (B), spremljeni registri (C). Počevši od viših adresa poredajte ove tri vrste podataka (A, B i C): B, A i na najnižoj adresi C.

1 e) Osim CLOCK-a, FRISC kod pristupa memoriji koristi i priključke: ADR, DATA, READ, WRITE, WAIT i SIZE.

1 f) FRISC-ov sklop PIO može raditi u sljedeća četiri načina rada: ulazni način, ispitivanje bitova, izlazni način i postavljanje bitova. Maska se koristi samo u jednom od tih načina rada i to u ispitivanju bitova.

1 g) DMA može obavljati prijenos na četiri načina. Njihovi nazivi su: krađa ciklusa, zaustavljanje procesora, blokovski prijenos i multipleksirani prijenos.

1 h) Dopunite sljedeće korake kod prihvatanja IRQ na ARM-u:

<u>R14_irq</u>	← R15	// upisati ime registra
<u>SPSR_irq</u>	← CPSR	// upisati ime registra
CPSR [4:0]	← <u>način rada IRQ</u>	// ne upisivati broj, već što taj broj znači, kao u ovom primjeru
CPSR [5]	← <u>način rada ARM</u>	// bit T
CPSR [6]	← <u>ne mijenja se</u>	// bit F
CPSR [7]	← <u>zabrani IRQ</u>	// bit I
PC	← <u>18 (hekso)</u>	// upisati adresu

1 i) Za ARM-ove vanjske jedinice zaokružite točne odgovore.

Ima li GPIO sinkronizacijske priključke?	da	<u>ne</u>
Može li GPIO postaviti zahtjev za prekid?	da	<u>ne</u>
Koliko se u GPIO-u bitova koristi u registrima smjera GPIODDR?	1 bit	<u>8 bita</u>
Može li RTC nakon odbrojanja jednog ciklusa automatski nastaviti s brojenjem sljedećeg ciklusa?	da	<u>ne</u>
Može li RTC postaviti zahtjev za prekid?	<u>da</u>	ne

1 j) Koliko ukupno perioda traje izvođenje pojedinih naredaba na arhitekturi ARM 7, tj. koliko perioda se izvodi naredba ne računajući preklapanje u protočnoj strukturi? LDR traje 5 perioda. BL traje 5 perioda. ADD traje 3 perioda. ADDEQ traje 3 perioda.

1 k) Podatkovni hazard može se javiti na arhitekturi ARM 9. Dopunite naredbu tako da dođe do podatkovnog hazarda:  
ADD R1, R2, R3  
SUB R5, R1, R7

1 l) Kod statičkog predviđanja grananja se predviđanje ostvaruje usporedbom dvaju podataka (tj. adresa).

Zapravo se uspoređuju programsko brojilo (ili PC ili R15) i adresa skoka (ili odredište skoka).

1 m) Nakon uključenja procesor ARM treba izvesti programski odsječak s desne strane. Koliko vremenskih perioda traje izvođenje ovog programskog odsječka: 11

```
`ORG 0
MOV R0, #2
LAB SUBS R0,R0,#1
BNE LAB
STR R0,[R1]
```

1 n) (0,5 boda) Vrijeme pristupa memorije obično se izračunava za čitanje podatka. Pri tome se gleda razdoblje od trenutka kada procesor postavi upravljačke signale i adresu (ili započne s pristupom) pa do trenutka kada memorija obavi traženu operaciju (ili memorija obavi čitanje/pisanje).

1 o) (0,5 boda) U sustavu je memorija s 8-strukim preplitanjem. Neka postavljanje adrese i upravljačkih signala traje 1 takt, vrijeme pristupa je 6 taktova, a čitanje/pisanje podatka traje 1 takt. Izračunajte koliko taktova će trajati pristup do 5 slijednih podataka. Pristup će trajati 12 taktova.

**1 p)** Neka priručna memorija ima  $16_{10}$  blokova i direktno preslikavanje. Za zadane adrese blokova u radnoj memoriji (zadane su heksadekadski) odredite u kojem bloku priručne memorije će se nalaziti:

sad 2006 pa meduispite

Adresa bloka u radnoj memoriji	Adresa bloka u priručnoj memoriji
0x2	0x2
0x21	0x1
0x22	0x2
0x153	0x3