1.a. Podatak 0001112 u 6-bitnom NBC-u predstavlja broj \_7\_, a u 6-bitnom formatu 2'k predstavlja broj \_7\_. Podatak 11002 u 4-bitnom NBC-u predstavlja broj \_12\_, a u 4-bitnom formatu 2'k predstavlja \_-4\_. 1.b. Sabirnice se prema namjeni dijele na: \_adresnu\_, \_podatkovnu\_ i \_upravljačku (kontrolnu)\_. Prema načinu komunikacije sabirnice se dijele na \_sinkronu\_ i \_ asinkronu\_. 1.c. Koji dio vanjske jedinice postoji unutar uvjetnih i prekidnih, a ne postoji unutar bezuvjetnih jedinica: bistabil stanja (status bistabil)\_. Priključci koji postoje kod uvjetnih i prekidnih vanjskih jedinica (a ne postoje kod bezuvjetnih) nazivaju se priključci za sinkronizaciju (ili handshaking, ili rukovanje, ili READY i STROBE) . Ovi priključci povezuju vanjsku jedinicu\_ i \_vanjski proces (ili vanjski uređaj ili uređaj) \_. 2.a. FRISC Prilikom prihvadanja maksirajudeg prekida FRISC mijenja zastavicu GIE u registru SR čime se (postiže što) \_zabranjuje prihvadanje maskirajudih prekida\_. Za razliku od obične naredbe RET, naredba RETI dodatno (radi što) \_obnavlja zastavicu GIE \_, a naredba RETN dodatno (radi što) \_obnavlja (internu) zastavicu IIF\_. Sve tri naredbe RET, RETI i RETN u registar PC stavljaju \_povratnu adresu (sa stoga)\_. **2.b. FRISC** Napišite **smjerove** sljededih priključaka procesora FRISC: ADR je \_izlazni\_, DATA je \_dvosmjerni\_, READ je <u>\_izlazni\_</u>, WRITE je <u>\_ izlazni \_</u>, WAIT je<u>\_ ulazni \_</u>, BREQ je <u>\_ ulazni \_</u>, BACK je <u>\_ izlazni \_</u>, SIZE je <u>\_ izlazni \_</u>. Čemu služi priključak WAIT? \_pomoću njega memorija (ili VJ) dojavljuje da je spora (ili traži umetanje ciklusa čekanja, ili traži od FRISC-a da pričeka itd.) 2.c. FRISC Koja su 4 načina rada sklopa FRISC-PIO: ulazni, izlazni, postavljanje bitova, ispitivanje bitova 2.d. FRISC Kad u sklopu FRISC-CT vrijednost u brojilu postane nula, događa se sljedede: brojilo se ponovno postavlja na početnu vrijednost (ili vrijednost limit registra LR kopira se u brojilo), CT postaje spreman, CT može postaviti prekid, generira se impuls na izlaznom priključku ZC\_. 3.a. ARM Za procesor ARM7 napišite trajanjakoraka izvođenja (u ciklusima) sljededih naredaba: naredbe za obradu podataka \_\_1\_\_ naredba LDM R13,{R1,R2,R14} \_\_3\_\_ naredba LDR naredba B s istinitim uvjetom skoka naredba STR naredba BL s lažnim uvjetom skoka 3.b. ARM Procesor ARM sa statičkim predviđanjem grananja izvodi sljededi programski odsječak: LABELA1 B LABELA2 LABELA2 B LABELA1 Zaokružite točan odgovor (a ili b): Za **prvu** naredbu predvidjet će se da: a) će se grananje dogoditi b) se grananje nede dogoditi Za drugu naredbu predvidjet će se da: a) će se grananje dogoditi b) se grananje nede dogoditi **3.c. ARM** ARM ima dva ulazna priključka za prekide: \_IRQ\_ i \_FIQ\_. Za obične prekide adresa prekidnog potprograma je **\_1816**\_, a za brze prekide adresa je **\_1C16**\_. Povratak iz prekidnog potprograma izvodi se naredbom SUBS PC,LR,#4, koja obnavlja sadržaje registra (ili više njih): \_PC (ili R15) i CPSR\_. 3.d. ARM Kada se pojavi impuls na priključku CLK1HZ (ARM-ovog sklopa RTC), što se dogodi s brojilom? \_brojilo se poveda za jedan\_. Kada vrijednost u brojilu postane jednaka (čemu) \_ vrijednosti u registru usporedbe (MR) \_, tada se u RTC-u automatski događa sljedede: RTC postaje spreman i RTC može postaviti zahtjev za prekid . 1 a) Sljedećim odsječkom želi se postići kašnjenje od 8 sekundi (uz pretpostavku da FRISC radi na 10 MHz). Trajanje prve naredbe je zanemarivo u odnosu na trajanje petlje. Napišite trajanja pojedinih naredaba (u ciklusima) i izračunajte koja vrijednost mora biti zapisana na lokaciji KONST. trajanje u ciklusima LOAD RO, (KONST) **PETLJA** LOAD R1,(BROJAC) ADD R1,1,R1 STORE R1,(BROJAC) CMP R1,R0 JR NE PETLJA \_\_%D 10 000 000\_ KONST DW **BROJAC DW** 1 b) U memoriji FRISC-a zapisan je 16-bitni broj u formatu big-endian: na adresi 10016 zapisano je 111111102, a na adresi 10116 zapisano je 111111002.Koji je to broj ako ga promatramo kao 16-bitni zapis dvojnog komplementa \_260\_. 1 c) Broj razina protočne strukture FRISC-a je 2. Naredba se dekodira u razini 1.-(dohvata - može i samo broj). Dvije vrste hazarda kod FRISC-a su: <u>strukturni</u> i <u>upravljački</u>. Postoji još i <u>podatkovni</u> hazard, ali do njega ne dolazi kod FRISC-a. 1 d) Kod FRISC-a postoje dvije vrste prekida: 1) \_maskirajući\_ koji dolaze preko priključaka \_INTO\_INT1\_i\_INT2\_ i 2) \_nemaskirajući\_ koji dolaze preko \_INT3\_. Zastavica GIE nalazi se u registru \_SR\_ i ako je u ništici, onda su \_maskirajući\_ prekidi \_zabranjeni/onemogućeni/maskirani\_.


<b>1 e)</b> Za 5-bitne brojeve izvodi se aritmetička operacija. Odredite rezultat operacije i vrijednost prijenosa,
preljeva, posudbe ništice i predznaka ( <b>općenito</b> , NE za FRISC). <b>Potrebno je napisati postupak rješenja</b> .

	prijenos	posudba	preljev	ništica	predznak
10110+10011 = <b>01001</b>	1	0	1	0	0
00110-11010 = <b>01100</b>	0	1	0	0	0

**1 f)** Na prazne crte upišite korake koje **FRISC** obavlja prilikom izvođenja naredbe **CMP R1,35**. Ne moraju se popuniti sve crte.

• •	
Razina dohvata:	Razina izvođenja:
Rastući brid CLOCK-a:	Rastući brid CLOCK-a:
PC →AR	ALU: izvodi oduzimanje
Padajući brid CLOCK-a:	Padajući brid CLOCK-a:
PC+4→ PC	postavljanje zastavica u SR-u
(AR) →IR. dekodiranie	

**1 g)** (3 boda) Nacrtajte signale na sabirnicama prilikom čitanja iz brze memorije kod FRISC-a. Napišite (na crte s desna) tko upravlja dotičnom sabirnicom.



**R1 i ext 35 \_ ALU** 

**1.a. FRISC** Koji će biti sadržaj registra R0, nakon izvođenja naredbe LOAD na FRISCu za programski odsječak s desne strane: \_\_**00560034**\_\_

`ORG 130 DH 34, 56 DW 8558 ... LOAD R0, (130)

- **1.b. FRISC** Prilikom dekodiranja i izvođenja FRISC-ove naredbe **SUB R1, %D10, R2**, broj 10 se nalazi u 20 nižih bitova registra \_IR\_. Naredba koristi dva adresiranja koja se zovu \_registarsko\_ i \_neposredno/immediate\_. Prilikom izvođenja naredbe, na jedan ulaz ALU dovodi se podatak iz sklopa \_EXT\_(nije bitan redoslijed EXT i R1)\_, a na drugi se ulaz dovodi podatak iz \_R1\_ (napisati iz kojih dijelova procesora se dovodi podatak).
- 1.c. FRISC Prekidni sustav procesora FRISC sastoji se od priključaka: \_INTO-INT3, IACK\_. Obzirom na mogućnost programske zabrane/dozvoljavanja prekida, procesor FRISC podržava \_maskirajuće\_ prekide na priključku/priključcima \_INTO-INT2\_, i \_nemaskirajuće \_ prekide na priključku/priključcima \_INT3\_. U registru SR nalaze se prekidne zastavice: \_EINTO-EINT2, GIE\_. Prilikom prihvaćanja prekida, procesor FRISC automatski sprema povratnu adresu (gdje): \_na stog\_, a stanje registra SR sprema (gdje): \_ne sprema se nigdje\_.
- **1.d. FRISC** Priključci za rukovanje (sinkronizaciju) kod sklopa FRISC-PIO zovu se: \_READY \_ i \_ STROBE\_. Ovi priključci koriste se u načinima rada (nabrojite kojim): \_ulazni, izlazni\_. FRISC-PIO ne može postati spreman u načinu/načinima rada: \_postavljanje bitova\_.

Osim registra maske, na prvoj adresi sklopa PIO nalaze se upravljački registri: \_ICR i OCR\_. Kad šaljemo upravljačku riječ na tu adresu, PIO zna u koji registar je želimo upisati na temelju (čega?): \_najnižeg bita poslane upravljačke riječi (ili poslanog podatka) \_. Ako želimo da PIO (spojen na adresi FFFF4000) generira prekid kad se na bilo kojem od 3 najniža bita postave nule, onda ga inicijaliziramo tako da pošaljemo podatak \_000011112\_ na adresu \_ FFFF4000\_i zatim podatak \_000001112\_ na adresu \_ FFFF4000\_.

**2.a. ARM** Procesor ARM izvodi odsječak programa s desne strane. Nakon izvođenja naredbe LDRB sadržaj registra R1 će biti: \_**0x11**\_, a sadržaj registra R0: \_**0x104**\_.

`ORG 0 MOV R0, #1<8 LDRB R1, [R0,#4]! `ORG 100 DW 88776655, 44332211

- **2.b. ARM** Procesor ARM izvodi naredbu LDMFD R13!, {R2,R1}. Ako je sadržaj registra R13 prije izvođenja naredbe bio 10010, sadržaj registra R13 nakon naredbe će biti **\_10810**\_, a registar R1 će se napuniti podatkom s memorijske lokacije **\_10010**\_.
- **2.c. ARM** Kod procesora ARM7 postoje tri različite grupe naredaba s obzirom na način kako se naredbe izvode. To su naredbe za: \_obradu podataka / AL naredbe\_, \_prijenos podataka / load-store / memorijske\_ i \_grananje / upravljačke . Uvjetno izvođenje kod procesora ARM moguće je za (koje?) sve / gotovo sve naredbe.
- **2.d. ARM** Za procesor ARM kod naredaba skokova moguća je pojava **\_upravljačkog**\_ hazarda. Negativni efekti ovog hazarda se u nekim procesorima umanjuju pomoću postupka **\_predviđanja grananja** .
- **2.e. ARM** Procesor ARM9 uvodi \_harvardsku\_ arhitekturu memorijskog pristupa. Time se izbjegava \_strukturni\_ hazard koji postoji kod ARM7. Međutim, zbog razdvajanja razine izvođenja na 3 nove protočne razine dolazi do mogućnosti pojave \_podatkovnog\_ hazarda čiji se negativni efekti umanjuju upotrebom \_prosljeđivanja rezultata/result forwarding\_.
- **2.f. ARM** Nakon uključenja procesor ARM 7 treba izvesti programski odsječak s desne strane. Koliko vremenskih perioda traje izvođenje ovog programskog odsječka:\_**16**\_. (*napisati postupak rješavanja!*)

`ORG 0 MOV R1, #5 ADD R0,R1,#2 BIC R0, R0, #%b100 A SUBS R0,R0,#1 BNE A EOR R0,R0,R0

- **2.g. ARM** (2 boda) Kod ARM-a imamo prekide \_IRQ (ili obični prekid)\_(A) i \_FIQ (ili brzi prekid)\_(B). Adresa prekidnog potprograma (A) je \_0x18\_, a za prekid (B) adresa potprograma je \_0x1C\_. Za prekid (A) povratna adresa se sprema (gdje): \_u LR\_irq\_, a za prekid (B) povratna adresa se sprema (gdje): \_u LR\_fiq\_. Povratak iz prekidnog potprograma (A) ostvaruje se naredbom \_SUBS,PC,LR,#4\_, a iz (B) pomoću naredbe \_SUBS,PC,LR,#4\_.
- **2.h. ARM** Neka priručna memorija ima **16**<sub>10</sub> blokova i direktno preslikavanje. Za zadane adrese blokova u radnoj memoriji (zadane su <u>heksadekadski</u>) odredite u kojem bloku priručne memorije će se nalaziti:

Adresa bloka u radnoj	Adresa bloka u priručnoj
memoriji	memoriji
0x10	0x0
0x11	0x1
0x25	0x5
0x3F	0xF (ili 15)

**1 a)** FRISC izvodi sljedeći program: ORG 0

MOVE 100, SP

MOVE 0FFFFABCD, R0

PUSH R0 CALL POTP

ADD SP, 8, SP

CMP R7,100 HALT NZ

PUSH R0 HALT

POTP MOVE 14, R0

PUSH R0 RET

Adresa	Sadržaj
F0	00
F1	00
F2	00
F3	00
F4	14
F5	00
F6	00
F7	00
→ F8	10
F9	00
FA	00
FB	00

Adresa	Sadržaj
FC	CD
FD	AB
FE	FF
FF	FF
100	00
101	00
102	00
103	00
104	00
105	00
106	00
107	00

Upišite u tablicu desno stanje svih memorijskih lokacija od F0 do 107 i strelicom označite položaj SP nakon izvođenja gornjeg programa. Početno su sve prikazane memorijske lokacije u 0.

-	•	te upisite korake ko	ije FRISC obavija prili	•	ibe STUREB RI, (RZ+3ABC):
	ı dohvata:	17		Razina izvođenja	
	i brid CLOC C -> AR			Rastući brid CLO	
	c -> AR ci brid CLO			ALU: izvodi ALU -> AR	
	C +4 -> PC_			R1 -> DR	
		ekodiranje		Padajući brid CL	
		2 -> ALU		$\underline{\hspace{1cm}}$ DR -> (AR)	
		hvat u sljedećem cikl	usu		nvat u sljedećem ciklusu
4 1 0		- EDICCI - I - I - I		CHE YE ADD DAT	A DEAD WOLTE WALT : CIZE
				=	A, READ, _WRITE_, _WAIT_i_SIZE_
-	•		LOAD dolazi do poja	ve _strukturnog_ ha:	zarda, a kod naredbe PUSH dolazi
	_	urnog_ hazarda.			
-	•				arne brojeve <b>0110 - 1100</b> . Nakon
-	-		$udba = 1_, preljev$	= _1_ , ništica = _0_ ,	, predznak = $_1$ . <b>Potrebno je napisati</b>
-	pak rješenja				
<b>1 f)</b> O	dredite traja	anje izvođenja sljed	ećeg programskog od	dsječka (pretpostavit	te da je memorija brza):
DVA	`EQU 2		Trajanje_0_	Izvodi	se_0_ puta
	ORG 0		Trajanje_0_	Izvodi	se_0_ puta
	MOVE 4,	R0	Trajanje_ <b>1</b> _	Izvodi	se_1_ puta
POC	SUB RO, D		Trajanje_ <b>1</b> _		se_2_ puta
	JR_NE PO		Trajanje_2_		se_2_ puta
	STORE RO		Trajanje_2_		se 1 puta
	HALT	, (1000)	Trajanje_2_		se_1_ puta
Vroi o		o nanižita niona tr			:
			ajanje u čiklusima, a z	zatim koliko puta se	naredba izvodi. Izvođenje cijelog programa
икирг	no traje _ <b>11</b>	_ CIKIUSa.			
_MO\	/ RO, RO, LSI / RO, RO, AS sljedede nep	R #18_	ti navedite je li ih mo	gude upisati kao dio	naredbe procesora ARM.
0x020	80000		0:	x0000FFFF	
0xFFF	F34FF		0:	x00000101	
<b>3.</b> Kod	l procesora	FRISC, uvjetno izvo	đenje naredbi mogud	de je za <b>_UPRAVLJA</b> Č	ČKE_ naredbe.
Kod p	rocesora AR	RM, uvjetno izvođer	nje naredbi mogude j	e za <b>_SKORO SVE_</b> n	aredbe.
<b>4.</b> Na p	orazne crte u	pišite korake koje FRI	SC obavlja prilikom izv	ođenja naredbe <b>JP_NV</b>	<b>/</b> 500:
Razina	a dohvata:			Razina izvođenj	a:
Rastu	di brid CLO	CK-a:		Rastudi brid CLO	DCK-a:
P	PC -> AR			PRAZNO	
	udi brid CLC			Padajudi brid CI	<del></del>
-	PC+4 -> PC			•	xt 500 -> PC
		 dekodiranje			ohvat u sljededem ciklusu
		tinitosti uvjeta V=0	)		
	ko V=0: ext	The second se			
		dohvat u sljededen	n ciklusu		
		•		ahitaktura: stagovi	na, akumulatorska, registar – memorija,
					sti _registar-registar
_	_	•		•	_ · · · -
			•		ni sadržaji registra R13=10016 i
		Saurzaj memorijsk	ın ıokacıja prikazan je	e na siici. Odredite sa	adržaje registara R13 i R1 nakon izvođenja
instru		De datel:	Advasa	Dadatal:	1
	dresa	Podatak	Adresa	Podatak	-
	103	04	OFE OFF	09	-
	102	05	0FD	OA OB	-
	101	06	0FC	OB	100
	100	07	OFB	0C	R13= <b>100</b>

0D

R1=\_\_0708090A\_\_

80

OFF

0FA

7. Dopunite stanje signala i sadržaje registara za sljedede korake kod prihvadanja INT3 na FRISC-u.

```
\begin{aligned} & \mathsf{IACK} \leftarrow \_\mathbf{1}_- \\ & \mathsf{IIF} \leftarrow \_\mathbf{0}_- \\ & \_\mathsf{SP}_- \leftarrow \mathsf{PC} \\ & \mathsf{IACK} \leftarrow \_\mathbf{0}_- \\ & \mathsf{PC} \leftarrow \_\mathbf{12(dek)}_- \end{aligned}
```

- **1.a.** 10112 je 4-bitni prikaz nekog broja X u formatu dvojnog komplementa. Broj X iznosi: \_-5\_. Prikažite broj X u 6-bitnom formatu dvojnog komplementa: \_111011\_. Prikažite broj X u 8-bitnom formatu s bitom za predznak\_10000101\_.
- **1.b.** 00112 je 4-bitni prikaz nekog broja Y u formatu dvojnog komplementa. Broj Y iznosi: \_+3\_. Prikažite broj Y u 6-bitnom formatu dvojnog komplementa: \_000011\_. Prikažite broj Y u 8-bitnom formatu s bitom za predznak\_00000011\_. Prikažite broj Y u 6-bitnom NBC formatu: \_000011\_.
- **1.c.** 00112 je 4-bitni prikaz nekog broja Z u NBC formatu. Broj Z iznosi: \_3\_. Prikažite broj Z u 6-bitnom prikazu dvojnog komplementa: \_000011\_. Prikažite broj Z u 8-bitnom formatu s bitom za predznak\_00000011\_.
- 2. Harvardska arhitektura ima razdvojenu \_podatkovnu memoriju (ili sabirnicu)\_ i \_programsku memoriju (ili sabirnicu)\_. Glavna prednost Harvardske (u odnosu na Von Neumannovu arhitekturu) je \_veća brzina\_. Prednost Von Neumannove arhitekture je \_jednostavnost (ili cijena) .
- 3. Četiri načina rada sklopa FRISC-PIO su: \_ulazni\_, \_izlazni\_, \_postavljanje bitova\_ i \_ispitivanje bitova\_. PIO se na vanjski proces spaja pomoću priključaka \_PIOD\_ širine \_8\_ bita te pomoću dva jednobitna priključka \_READY\_ i \_STROBE\_ koji služe za \_rukovanje (ili sinkronizaciju)\_. Ova dva priključka koriste se u načinima rada \_ulazni\_ i izlazni . PIO ne može postati spreman kad radi u načinu rada \_postavljanja bitova .
- **4.** Potprogram se kod FRISC-a poziva naredbom \_CALL\_, a kod ARM-a naredbom \_BL\_. Povratna adresa se kod FRISC-a sprema \_na stog\_ (gdje), a kod ARM-a \_u LR (ili R14)\_. Povratak iz potprograma se kod FRISC-a ostvaruje naredbom \_RET\_, a kod ARM-a naredbom \_MOV PC,LR (ili MOV PC,R14)\_.
- **5.a.** Vrste prekida kod FRISC-a su \_maskirajući\_(A) i \_nemaskirajući\_(B).
- Adresa prekidnog potprograma (A) je <u>\_zapisana u memoriji na adresi (lokaciji) 8</u>\_, a za prekid (B) adresa potprograma je \_\_**12(dekadski)**\_. Za oba prekida, povratna adresa se sprema <u>\_na stog</u>\_(gdje). Povratak iz prekidnog potprograma (A) ostvaruje se naredbom <u>\_RETI\_</u>, a iz (B) pomoću naredbe <u>\_RETN\_</u>.
- **5.b.** Kod ARM-a imamo prekide \_IRQ (ili obični prekid)\_(C) i \_FIQ (ili brzi prekid)\_(D). Adresa prekidnog potprograma (C) je \_18(heksa)\_, a za prekid (D) adresa potprograma je \_1C(heksa)\_. Za prekid (C) povratna adresa se sprema \_u LR\_irq\_(gdje), a za prekid (D) povratna adresa se sprema \_u LR\_fiq\_(gdje). Povratak iz prekidnog potprograma (C) ostvaruje se naredbom \_SUBS,PC,LR,#4\_, a iz (D) pomoću naredbe \_SUBS,PC,LR,#4\_. ARM kod prihvaćanja prekida, osim povratne adrese, automatski sprema još i registar \_CPSR\_.
- **6.** Na sabirnici AHB čitanje iz **brze** memorije podijeljeno je na \_adresnu\_ fazu koja traje \_1\_ takta clock-a i na \_podatkovnu\_ fazu koja traje \_1\_ takta clock-a. Zbog preklapanja ovih faza, efektivno će **četiri** uzastopna brza čitanja trajati \_5\_ taktova clock-a. Podatkovni priključci procesora ARM ukupno su široki \_64\_ bita, od čega jedna polovica ima \_ulazni\_ smjer, a druga polovica \_izlazni\_ smjer.
- 7. Neka priručna memorija ima 48<sub>10</sub> blokova i direktno preslikavanje. Za zadane adrese blokova u radnoj memoriji (zadane su <u>heksadekadski</u>) odredite u kojem bloku priručne memorije će se nalaziti:

Adresa bloka u radnoj	Adresa bloka u priručnoj
memoriji	memoriji
0x23	0x23
0x48	0x19
0x59	0x29
0x90	0x00

- **1.a.** Broj -5 treba zapisati u 16-bitnom formatu 2'k u memoriju FRISC-a od adrese 10016. U bajtu na adresi 10016 pisat će \_FB \_, a u bajt na adresi 10116 pisat će \_FF \_ (prikažite bajtove u heksadekadskoj bazi).
- **1.b.** S obzirom na smještaj operanada postoje procesorske arhitekture: \_ stogovna \_, \_akumulatorska\_, \_ registar-memorija \_ i \_ registar-registar (ili load-store)\_. Za RISC procesore, od ove 4 arhitekture uobičajeno se koristi \_ registar-registar .
- **1.c.** Sabirnice se prema načinu komunikacije dijele na <u>sinkronu</u> i <u>asinkronu</u>. Po toj podjeli, sabirnica FRISC-a je <u>sinkrona</u>. Prilagodba brzine komunikacije ostvaruje se pomoću FRISC-ovog priključka <u>WAIT</u> koji je po smjeru <u>ulazni</u>.
- **1.d.** Tri općenite faze izvođenja naredbe su **redom** \_ **dohvat** \_, \_ **dekodiranje** \_ i \_ **izvođenje** \_. Protočna struktura FRISC-a ima \_2\_ (koliko) razine. Druga po redu općenita faza izvođenja je kod FRISC-a smještena u \_ **prvu** \_ (koju po redu) razinu.

**1.e.** Za sklop FRISC-CT uz svaku tvrdnju zaokružite Točno ili Netočno

			· <b>,</b> · · · ·						
Brojilo DC	Brojilo DC u CT-u broji Brojilo u CT-u se		Kad CT	postane	Kad CT postane		Kad C	postane	
prema go	prema gore - od nule smanjuje kad se		sprema	n, onda se	se spreman, onda		sprem	an, onda	
do vrijednosti u pojavi impuls na		uvijek ger	ijek generira prekid se uvijek generira		ek generira	se u b	rojilo DC		
registru LR. ulazno		ulaznon	n priključku			impuls r	na priključku	auto	matski
CNT					ZC	napuni v	rijednost iz		
							regi	stra LR	
Točno	Netočno	Točno	Netočno	Točno	Netočno	Točno	Netočno	Točno	Netočno

**2.a.** Nakon uključenja procesor ARM 7 treba izvesti programski odsječak s desne strane. Koliko vremenskih perioda traje izvođenje ovog programskog odsječka:\_12\_

	`ORG 0			
	MOV R0, #5	3		
	EOR RO,RO,RO	1		
	ADD R0,R0,#2	1		
Α	SUBS R0,R0,#1	1	1	
	BNE A	3	1	
	EOR RO,RO,RO		1	

- **2.b.** Neposredna vrijednost kod aritmetičko-logičkih naredaba procesora ARM može se zapisati kao broj širine **\_8\_** bitova koji se rotira u desno za **\_PARAN\_** broj bitova.
- **2.c.** Koji sklop kod procesora ARM omogućuje da se drugi operand pomakne ili rotira za proizvoljan broj bitova prije aritmetičko-logičkih operacije: \_BARREL-SHIFTER\_.
- **2.d.** Nabrojite dvije naredbe za pristup registrima stanja procesora ARM: \_MRS\_, \_MSR\_.
- **2.e.** Nakon uključenja procesor ARM izvodi programski odsječak s desne strane. Nakon izvođenja odsječka, u registru RO se nalazi podatak **\_88776655\_**, a u registru R1 podatak **\_100\_**.

`ORG 0 MOV R1,#1<8 LDR R0,[R1,#4] `ORG 100 DB 11, 22, 33, 44, 55, 66, 77, 88, 99, AA

**2.f.** Neka priručna memorija ima **32**<sub>10</sub> bloka i direktno preslikavanje. Za zadane adrese blokova u radnoj memoriji (zadane su <u>heksadekadski</u>) odredite u kojem bloku priručne memorije će se nalaziti:

Adresa bloka u radnoj	Adresa bloka u priručnoj
memoriji	memoriji
0x2	0x2
0x21	0x1
0x22	0x2
0x153	0x13 (ili 19 <sub>10</sub> )

- **2.g.** Kod ARM-a, GPIO i RTC se spajaju na sabirnicu\_APB\_. Memorija i procesor ARM se spajaju sa sabirnicom \_AHB\_. Između ovih dvaju sabirnica nalazi se sklop koji se zove\_MOST (APB-AHB MOST)\_.
- **2.h.** Dvije osnovne metode predviđanja grananja su: \_STATIČKA\_ i \_DINAMIČKA\_. Metoda kod koje se ispituje da li je adresa grananja \_MANJA\_ od PC-a te se tada pretpostavlja da će doći do grananja je \_STATIČKA\_ metoda predviđanja.
- 2.i. Podatkovni hazard može se javiti na arhitekturi ARM 9. Dopunite naredbu tako da dođe do podatkovnog

hazarda: ADD R1, R2, R3

SUB R5, \_R1\_, R7

- **2.j.** Na stog podatke spremamo podatke naredbom STMFD. Ako ih želimo pročitati sa stoga u iste registre trebamo koristiti naredbu: \_LDMFD (ILI LDMIA)\_.
- **1.** Za procesor ARM napišite programski odsječak koji izvodi predznačno proširenje broja u registru R0 iz 24-bitnog zapisa 2'k, na 32 bita. Upotrijebite dvije naredbe MOV.

**MOV RO, RO LSL #8** 

**MOV RO, RO ASR #8** 

- 2. Kod procesora ARM7 postoje tri različite grupe naredaba s obzirom na način kako se naredbe izvode. To su naredbe za: \_OBRADU PODATAKA, AL NAREDBE\_, \_PRIJENOS PODATAKA, LOAD-STORE, MEMORIJSKE\_ i \_GRANANJE, UPRAVLJAČKE .
- **3.** Procesor ARM9 uvodi \_HARVARDSKU\_ arhitekturu memorijskog pristupa. Time se izbjegava \_STRUKTURNI\_ hazard. Međutim, zbog razdvajanja razine izvođenja na 3 nove protočne razine dolazi do mogućnosti pojave \_PODATKOVNOG\_ hazarda.
- **4.** Dvije osnovne metode predviđanja grananja su: \_STATIČKA\_ i \_DINAMIČKA\_ . Metoda kod koje se ispituje da li je adresa grananja \_MANJA\_ od PC-a te se tada pretpostavlja da će doći do grananja je \_STATIČKA \_ metoda predviđanja.

- **5.** Je li broj 204<sub>16</sub> moguće upisati kao neposrednu vrijednost kod aritmetičke naredbe procesora ARM? **Da** Ne **6.**Na stog podatke spremamo podatke naredbom STMFD. Ako ih želimo pročitati sa stoga u iste registre trebamo koristiti naredbu:\_LDMFD, LDMIA\_.
- 7. Nastavak S u naredbi SUBS PC, R14, #4 znači da treba registar \_SPSR\_upisati u registar \_CPSR\_.
- **8.** Kod procesora FRISC, uvjetno izvođenje naredbi moguće je za \_UPRAVLJAČKE\_ naredbe. Kod procesora ARM, uvjetno izvođenje naredbi moguće je za \_SVE ili SKORO SVE\_ naredbe.
- 9. Za sklop FRISC-PIO vrijedi (zaokružite točne tvrdnje Da ili Ne

u ula	aznom	u načinu	·	u izlazno	m načinu	može postaviti		može postati		može se slati	
načinu	rada čita	ispitivanj	a bitova	rada mo	že postati	zahtjev za prekid		spreman u načinu		maska tijekom	
se cij	e cijeli bajt e neki se bitovi		itovi	spremar	1	u izlaznom načinu		postavljanja		inicijaliza	acije u
		mogu čit	ati, a			rada		bitova		načinu	
		neki pisa	ti							ispitivan	ja bitova
Da	Ne	Da	Ne	Da	Ne	Da	Ne	Da	Ne	Da	Ne
upra	vljački	nakon št	o u	priključci READY i		prilikom	ì	priključci READ		nakon št	o u
registri	ICR i OCR	izlaznom	načinu	STROBE koriste se inicija		inicijaliz	acije u	STROBE ne	<u>;</u>	izlaznom	načinu
zauzin	naju istu	FRISC po	šalje	u ulazno	m načinu	načinu		koriste se		rada PIO	pošalje
ad	resu	podatak	PIO-u,			postavlj	anja	samo u načinu		podatak	
		PIO aktiv	PIO aktivira		ivira bitova može se		nože se	postavljan	ja	vanjskon	n svijetu,
		STROBE				slati ma	ska	bitova		postavlja	1
										stanje sp	remnosti
Da	Ne	Da	Ne	Da	Ne	Da	Ne	Da	Ne	Da	Ne

- **10.** Procesor FRISC u fazi dohvata dohvaća \_**STROJNI KOD ili NAREDBU**\_ (što) iz \_**MEMORIJE**\_ (odakle) sa adrese koja je u adresni registar AR kopirana iz registra \_**PC**\_. Ono što je dohvatio, procesor sprema u registar \_**IR**\_.
- 11. Kod FRISC-a se potprogram poziva naredbom \_CALL\_, a kod ARM-a naredbom \_BL\_. Kod FRISC-a se povratna adresa iz potprograma sprema \_NA STOG\_ (gdje), a kod ARM-a se sprema \_U LR ili R14\_ (gdje). Kod FRISC-a se povratak iz potprograma ostvaruje naredbom \_RET\_, a kod ARM-a naredbom \_MOV PC, LR ili MOV PC, R14\_.
- **12.** Bistabil stanja postoji u (zaokružite točne tvrdnje **Da** ili **Ne** Bezuvjetne vanjske jedinice **NE**
- UVJ, PVJ, FRISC-CT, FRISC-PIO, FRISC-DMA DA
- **13.** Napišite primjer naredbe FRISC-a koja koristi apsolutno procesorsko adresiranje i **zaokružite** u naredbi dio koji se odnosi na to adresiranje: **npr. LOAD R0**, (1000) ili STORE, JP, CALL.
- **14**. Zadan je podatak 6. Njegov prikaz u 5-bitnom formatu NBC izgleda ovako: \_00110\_ (prikažite binarno), a prikaz u 6-bitnom formatu 2'k izgleda ovako: \_000110 (prikažite binarno).
- **15.** Zadan je podatak -7. Njegov prikaz u 5-bitnom formatu 2'k izgleda ovako: \_**11001**\_ (prikažite binarno), a prikaz u 6-bitnom formatu s bitom za predznak izgleda ovako: \_**100111**\_ (prikažite binarno).
- **1.** Zadan je binarni broj 1011<sub>2</sub>. Ako je to zapis u 4-bitnom NBC-u, onda je to zapis broja **\_11**\_. Ako je to zapis u 4-bitnom formatu dvojnog komplementa, onda je to zapis broja **\_-5**\_.
- 2. 01011<sub>2</sub> je 5-bitni prikaz u formatu dvojnog komplementa. Prikažite taj broj u 6-bitnom formatu s bitom za predznak\_001011\_. 110112 je prikaz u 5-bitnom formatu dvojnog komplementa. Prikažite taj broj u 4-bitnom formatu jediničnog komplementa 1010 .
- **3.** Pojava kad procesor u određenom trenutku ne može izvesti sve faze onih naredaba koje se nalaze u protočnoj strukturi, jer sklopovlje procesora ne omogućuje istodobno izvođenje svih tih faza, naziva se <u>strukturni hazard</u>.

FΒ itd 4. Neki procesor ima SP koji pokazuje na prvo slobodno mjesto na stogu, a stog raste prema višim adresama. Procesor adresira bajtove, a prilikom operacija FC 00 PUSH i POP čita i piše 32- bitne riječi u formatu little-endian. Početno stanje FD 00 registra SP je 100, a u memorijskim lokacijama su ništice. Na desnoj slici upišite 00 FΕ vrijednosti u SP i memorijske lokacije nakon izvođenja naredaba: FF 00 100 **78** PUSH 12345678<sub>16</sub> PUSH 99AABBCC<sub>16</sub> 101 **56** POP 102 34 12 103 104 CC 105 BB AA 106 SP -> \_**104**\_ 107 99 108 00 109 itd 5. Rad procesora odvija se u tri osnovna koraka koji se stalno ponavljaju. To su: \_dohvat\_, \_dekodiranje\_, \_izvođenje\_.

- **5**. Rad procesora odvija se u tri osnovna koraka koji se stalno ponavljaju. To su: \_dohvat\_, \_dekodiranje\_, \_izvođenje\_. Od ova tri koraka, procesor sigurno ne pristupa memoriji u koraku \_dekodiranje\_, u koraku \_dohvata\_ sigurno pristupa memoriji, a u koraku \_izvođenja\_ može i ne mora pristupati memoriji.
- **6**. Neki procesor ima 16 registara opće namjene i 18 različitih ALU naredaba i sve one imaju tri operanda koji mogu biti isključivo registri opće namjene. Za kodiranje ALU naredaba, strojni kod mora biti širok barem \_17\_\_ bitova.
- **7**. Za pitanja o priključcima i sabirnicama procesora FRISC s lijeve strane, označite znakom "x" točan odgovor u pojedinim sivim kućicama (može biti više točnih odgovora).

izlazni dvosmjerni Priključak READ je: ulazni Adresni priključci su: ulazni izlazni dvosmjerni Podatkovni priključci su: ulazni izlazni dvosmjerni Adresne priključke FRISC postavlja u high Z onda kada: čita podatak piše podatak se obavlja DMA prijenos Priključak IACK se koristi kod (prekida): maskirajućih nemaskirajućih svih Sabirnica kod FRISC-a je: sinkrona niti jedno asinkrona nemultipleksirana Sabirnica kod FRISC-a je: multipleksirana niti jedno Koji od ovih priključaka su nužni za komunikaciju s memorijom: **READ** SIZE **ADR** 

- 8. Kada u sklopu FRISC-CT brojilo odbroji zadani broj ciklusa, događa se sljedeće (bilo je ponuđeno, pa sam napisao točna rješenja, nije bitan redoslijed događanja): \_u brojilo se automatski upiše vrijednost iz LR, brojilo automatski nastavlja s brojenjem, CT generira impuls na priključku ZC, CT može generirati zahtjev za prekid i CT postaje spreman ako je prethodno bio poslužen do kraja .
- **9**. Priključci READY i STROBE nazivaju se priključcima za <u>sinkonizaciju (rukovanje, handshaking)</u>, a od FRISCovih vanjskih jedinica ima ih sklop <u>PIO</u>.
- 10. Procesor ARM povratnu adresu iz potprograma sprema u \_LR (R14)\_.
- **11.** Nakon uključenja procesor ARM treba izvesti program od sljedećih 6 naredaba. Koliko vremenskih perioda treba da se izvedu sve naredbe uključujući i zadnju naredbu ADD? Rješenje:\_**12**\_.

'ORG 0 MOV R0,#2 A ADDNE R2,R2,R2 SUBS R0,R0,#1 BNE A ADD R0,R0,#1

- **12.** Procesor ARM izvršava naredbu **RSB RO, RO, RO LSL #4**. Navedena naredba ima funkciju <u>množenja registra RO sa</u> **15** .
- **13.** Kod ARM-a, GPIO i RTC se spajaju na sabirnicu <u>APB</u>. Memorija i procesor ARM se spajaju sa sabirnicom <u>AHB</u>. Između ovih dvaju sabirnica nalazi se sklop koji se zove<u>most</u>.
- **14.** U sustavu procesora ARM signali *HADDR* su dio sabirnice \_AHB\_ i širine su \_32\_ bita.
- Nabrojite dvije naredbe za pristup registrima stanja procesora ARM: \_MRS\_, \_MSR\_.
- **16.** Nakon uključenja procesor ARM izvodi programski odsječak s desne strane. Nakon izvođenja odsječka, u registru R0 se nalazi podatak **\_\_88776655\_**, a u registru R1 podatak **\_\_104\_**.

`ORG 0 MOV R1,#1<8 LDR R0,[R1,#4]! `ORG 100 DB 11, 22, 33, 44, 55, 66, 77, 88, 99, AA **17.** Nakon uključenja procesor ARM izvodi programski odsječak s desne strane. Nakon izvođenja odsječka, u registru R0 se nalazi podatak **\_11\_**, a u registru R1 podatak **\_104\_**.

```
`ORG 0
MOV R1,#1<8
LDRSB R0,[R1],#4
`ORG 100
DB 11, 22, 33, 44, 55, 66, 77, 88, 99, AA
```

- **1 a)** Zadan je podatak -3. Njegov prikaz u 5-bitnom formatu 2'k izgleda ovako:\_**11101**\_ (prikažite binarno), a prikaz u 6-bitnom formatu s bitom za predznak izgleda ovako \_**100011**\_ (prikažite binarno).
- **1 b)** Kod arhitekture registar-registar (load-store), u ALU-naredbama se prvi operand nalazi u **\_registru\_**, drugi operand u **\_registru\_**.
- **1 c)** Troprolazni asembleri, za razliku od dvoprolaznih asemblera, mogu prevoditi programe koji koriste **makronaredbe** .
- **1 d)** U stogovnom okviru FRISC-a nalaze se povratna adresa (A), parametri (B), spremljeni registri (C). Počevši od viših adresa poredajte ove tri vrste podataka (A, B i C): \_B\_ , \_A \_ i na najnižoj adresi \_C\_.
- **1 e)** Osim CLOCK-a, FRISC kod pristupa memoriji koristi i priključke: \_ADR\_ , \_DATA\_ , \_READ\_ , \_WRITE\_ , WAIT i SIZE .
- **1 f)** FRISC-ov sklop PIO može raditi u sljedeća četiri načina rada: \_ulazni način\_, \_ispitivanje bitova\_, \_izlazni način\_ i \_postavljanje bitova\_. Maska se koristi samo u jednom od tih načina rada i to u \_ispitivanju bitova\_.
- 1 g) DMA može obavljati prijenos na četiri načina. Njihovi nazivi su: \_krađa ciklusa\_, \_zaustavljanje procesora\_, blokovski prijenos i multipleksirani prijenos .
- 1 h) Dopunite sljedeće korake kod prihvaćanja IRQ na ARM-u:

```
__R14_irq__
              ← R15
                                                   // upisati ime registra
SPSR_irq
               ← CPSR
                                                   // upisati ime registra
              ← ____način rada IRQ
CPSR [4:0]
                                                   // ne upisivati broj, već što taj broj znači, kao u ovom primjeru
              ← ____način rada ARM_____
CPSR [5]
                                                   // bit T
CPSR [6]
               ← ____ne mijenja se_____
                                                   // bit F
                                                   // bit I
CPSR [7]
                 ____zabrani IRQ_____
PC
                     18 (heksa)____
                                                   // upisati adresu
```

1 i) Za ARM-ove vanjske jedinice zaokružite točne odgovore.

SUB R5, \_R1\_, R7

Ima li GPIO ima sinkronizacijske priključke?

Može li GPIO postaviti zahtjev za prekid?

Koliko se u GPIO-u bitova koristi u registrima smjera GPIODDR?

1 bit 8 bita

Može li RTC nakon odbrojavanja jednog ciklusa automatski nastaviti s brojenjem sljedećeg ciklusa?

da ne

Može li RTC postaviti zahtjev za prekid?

da ne

- 1 j) Koliko ukupno perioda traje izvođenje pojedinih naredaba na arhitekturi ARM 7, tj. koliko perioda se izvodi naredba ne računajući preklapanje u protočnoj strukturi? LDR traje \_5\_ perioda. BL traje \_5\_ perioda. ADD traje \_3\_ perioda. ADDEQ traje \_3\_ perioda.
- **1 k)** Podatkovni hazard može se javiti na arhitekturi ARM 9. Dopunite naredbu tako da dođe do podatkovnog hazarda:

  ADD R1, R2, R3
- **1 l)** Kod statičkog predviđanja grananja se predviđanje ostvaruje usporedbom dvaju podataka (tj. adresa). Zapravo se uspoređuju **programsko brojilo (ili PC ili R15)** i **adresa skoka (ili odredište skoka)** .
- **1 m)** Nakon uključenja procesor ARM treba izvesti programski odsječak s desne strane. Koliko vremenskih perioda traje izvođenje ovog programskog odsječka:\_**11**\_

`ORG 0 MOV RO, #2 LAB SUBS RO,RO,#1 BNE LAB STR RO,[R1]

- 1 n) (0,5 boda) Vrijeme pristupa memorije obično se izračunava za čitanje podatka. Pri tome se gleda razdoblje od trenutka kada \_ procesor postavi upravljačke signale i adresu (ili započne s pristupom)\_ pa do trenutka kada memorija obavi traženu operaciju (ili memorija obavi čitanje/pisanje).
- **1 o)** (0,5 boda) U sustavu je memorija s 8-strukim preplitanjem. Neka postavljanje adrese i upravljačkih signala traje 1 takt, vrijeme pristupa je 6 taktova, a čitanje/pisanje podatka traje 1 takt. Izračunajte koliko taktova će trajati pristup do 5 slijednih podataka. Pristup će trajati **\_12**\_ taktova.

**1 p)** Neka priručna memorija ima 16<sub>10</sub> blokova i direktno preslikavanje. Za zadane adrese blokova u radnoj memoriji (zadane su heksadekadski) odredite u kojem bloku priručne memorije će se nalaziti:

sad 2006 pa meduispite

Adresa bloka u radnoj	Adresa bloka u priručnoj
memoriji	memoriji
0x2	0x2
0x21	0x1
0x22	0x2
0x153	0x3