
- 1.(2b) Navedi i ukratko objasni **razine** primjene formalnih metoda u razvoju programske potpore
- 2.(2b) Navedi uobičajenu arhitekturu compilera (navesti sve faze prevođenja) haha nabrajalice
- 3.(3b) Definiraj formalni logički sustav. Objasni i na primjeru nekog pravila zaključivanja pokaži što je to teorem formalnog logičkog sustava.
- 4.(3b) Pretvori u CNF: (P=>Q)=>((Q=>R)=>(P=>R))
- 5.(2b) U FOPL: "Ivan ima samo jednog brata, a taj brat je Marko."
- 6.(3b) U CTL, ali samo smiješ koristiti EX, EG, EU
- a) Lift će se uvijek konačno naći na petom katu, ako će se naći na prvom katu i ako je pritisnuta tipka "5".
- b) U početnom stanju vrijedi "req", a postoji put na kojem on vrijedi i dalje sve dok ne počne vrijediti "ack".
- 7.(2b) Nacrtajte primjer Kripkeove strukture koja bi pokazala da formula CTL logike AF AGp nije jednaka LTL formuli FGp. Obrazloži zašto je tako.
- 8. (2b)Zaokruži ispravne LTL formule:
- a) F(rUa)
- b) $AF(r^!a)$
- c) XurUa
- d) r
- e) X(r*XFGr)
- f) XEG!a
- g) Gr = > F!r
- 9.(2b) Neka je zadan skup stanja S={s0,s1,s2} za funkciju F(Y)=(YU{s0}) presjek {s1,s2} zadanu nad elementima skupa stanja pokažite je li monotona i ako jest pronađite njenu najveću i najmanju fiksnu točku
- 10.(4b) Ukratko objasni koji je cilj sustava kontrolera semafora (traffic light controller) obrađenog u okviru VIS/verilog. Koji su moduli potrebni za njegovo ostvarenje i kako su oni povezani? Kako izgleda redosljed i trajanje paljenja i gašenja semafora na glavnoj i sporednoj cesti? Na koji se način modelira (crta) funkcioniranje pojedinih komponenti sustava? Nije potreban kod ili pseudokod.
- 11.(3b) Ukratko objasni tri načina na koja JPF nastoji doskočiti problemu eksplozije broja stanja koji se događa u programima.

12.(4b)



Napiši modul stages u NuSMV za Kripke strukturu. Napiši ograničenja pravednosti kojim bi se osiguralo da se sustav beskonačno često nađe u stanju out=TRUE, step=THREE. Inicijalni nedeterminizam za out riješiti implicitno.


13.(2b) Detaljno opiši funkcioniranje svake od Promela naredbi:

```
a) mtype:
mtype={DATA,ACK,REQ,RDY}
b) chan:
chan a2b=[3] of {bit,byte,bit,byte}
c) else:
do
:: x==2 -> goto L1;
:: x==2 -> goto L2;
:: else -> goto L3;
od
d) atomic:
y=1;
atomic {y--; goto L3; y++}
```

14.(2b) Točno/netočno + obrazloži odgovore

- u jeziku Promela moguće je definirati model s beskonačno mnogo procesa.
- Buchi automat može prihvatiti beskonačne sekvence labela L
- u Promela jeziku nema razlike između uvjeta i naredbi, sve su naredbe ili izvršne ili blokirane
- u Promela jeziku naredba assert{} promatra skup naredbi kao da su nedjeljive.
- Spin preslikava formulu CTL u Buchi automat

15.(4b)



a) Napisati naredbe za Promela procese ako su A2B i B2A sinkroni kanali. Aserver{

```
}
Bclient{
```

b) za sinkroni produkt C (index FSA) = Aserver X Bclient = (C.S,C.s0, C.L, C.T, C.F) odredi sva globalna stanja C.S, početno stanje C.s0, C.L, C.T iz stanja (s0,s0), te sve prijelaze prema globalnom stanju (s0,s0), te konačno stanje C.F

- c) Nadopuni sekvencu po volji odabranog ekspandiranog produkta za prvih deset članova (A, A2B!req), (B,),
- d) Ako umjesto sinkronih kanala uvedeno asinkrone kapaciteta 4 obrazloži koje je naredbe potrebno

modificirati. Objasni sličnosti i razlike ekspandiranog asinkronog produkta za sinkrone i asinkrone kanale, te kako bi provjerili dolazi li do zastoja (deadlock) u oba slučaja.

```
16.(4b) Promela:

int x=3;

active proctype A() {

do

:: x==3->x=2;

::x==2->x=3;

od;}

active proctype B() {


L1: if

:: x++;

fi; }
```


- a) Nacrtaj FSA za A i B
- b) Da li je moguć slučaj u kojem se proces B nikad ne izvede? Obrazloži i navedi odgovarajuću sekvencu kao primjer: (proces, vrijednost od x),
- c) Uvedi naredbe u proc B kojom se omogućuje dolazak procesa B u završno stanje. Kako bi primjenom naredbe assert provjerili dolazi li B u završno stanje?
- d) Napiši LTL za "proces B eventualno dolazi u završno stanje".

17.(2b) Na slici je ekspandirani asinkroni produkt. Zaokruži T/N



Obrazloži postupak određivanja istinosti za jednu po volji LTL formulu.

18.(1b) Buchi



- a) Napiši temporalnu formulu koju takav automat realizira.
- b) Napiši never{} blok sa Promela instrukcijama za dotični automat
- 19.(3b) Za funkciju F=abc + a'd' izgradi ROBDD primjenom ITE algoritma (rekurzivni postupak uz potrebna pojednostavljenja) i uz a
b<c<d.
- 20.(3b) Napiši pseudokod algoritma za simboličku provjeru ekvivalentnosti produktnog stroja.

Algoritam prima BDD početnog stanja S0 i BDD funkcije svih sljedećih stanja H dostupnih u jednom koraku, a vraća boolean odgovor jesu li dva Mealyjeva stroja ekvivalentna. Objasni ključnu liniju algoritma.

21.(3b) Za zadanu bazu klauzula provedi osnovni DPLL algoritam i pronađi odgovor na pitanje je li

baza klauzula zadovoljiva (SAT). Ako je napiši konačno rješenje.

K6: X2 V X4
47° X1VX3VX4
KB: X2 V X6 VX7
K9: X5 V X7
K10: X1 VX4 VX5 V X7