
TOBUS - sabirnički sustav u TRON arhitekturi (32- i 64-bitna arhitektura procesora)


- porazdijeljeno upravljanje sabirnicom tri razine sabirničke arbitraže (distribuirana sabirnička arbitraža) <-> centralizirano upravljanje
- asinkroni protokol prijenosa podataka <-> sinkroni protokol
- tipovi prijenosa podataka
 - o Tobus data transfer One-to-one transfer
 - Broadcast transfer
 - 32-bita (50 Mbajta/s)
 - 64-bita (100 Mbajta/s)
- Tobus multipleksira adresne linije s linijama podataka

Sabirničke strukture

- <u>Sabirnica</u> (engl. *Bus*) podsustav za prijenos podataka između komponenti računala (ili računalnog sustava) i/ili između dvaju računala
- važna značajka sabirnice: različiti uređaji (moduli) s različitim karakteristikama mogu komunicirati preko tog zajedničkog puta (sabirnice)
- generički oblik sabirnice/sabirničke strukture:




- <u>sabirnica za prijenos podataka</u> (engl. *Data transfer bus*) prijenos podataka između procesora (CPU) i memorije i/ili periferije
- arbitražna sabirnica dopušta da jedan ili više CPU-a zahtjeva pristup sabirnici
- prekidna sabirnica namijenjena je rukovanju zahtjeva generiranom od periferije (prekidi)
- u **ranoj fazi razvoja** sabirnica računala tzv. "<u>paralelna električna sabirnica</u>" (engl. *parallel electrical bus*): Zašto?



Ograničenje: broj priključaka na integriranom kućištu! Rješenje:

- serijski prijenos (a)
- multipleksiranje prijenosnih putova (vremensko dijeljenje prijenosnih putova) (b)



Power PC System Architecture

PCI - Peripheral Component Interconnect (33 MHz -> 132 MB/s, 66MHz -> 264 MB/s)

SCSI - Small Computer System Interface

ISA - (8.33 MHz / 2 cycles per data transfer - 8.33 MB/s)


EISA - (8.33 MHz / 1 cycle per data transfer - 33 MB/s)

VESA - Video Electronics Strandards Association (VL bus - 386/486 bus structure)

MicroChannel - 40 MB/s (10 MHz clock, 4 bytes); 80MB/s; 160 MB/s 64bit

- A. Serijski prijenos n bitova koji se obavlja u t vremenskih jedinica zahtijeva n/t priključaka
 - a. sabirnice su obično optimizirane u skladu sa specifičnom primjenom, npr.
 - i. brzina (propusnost engl. throughput)
 - ii. funkcionalnost
 - iii. cijena
 - b. računalni sustavi imaju različite sustave sabirnica (hijerarhija sabirnica)
 - c. **Most** (engl. *bridge*) dopušta transformaciju signala jedne sabirnice u signale druge sabirnice

Primjer: Sabirnice osobnih računala



XT bus / Intel 8088 - proces 16-bitne interne strukture i 8-bitne vanjske sabirnice podataka

ISA - 8 i 16-bitna sabirnica (Industrial Standard Architecture)

IBM - MicroChannel Architecture (MCA)

EISA - Extended ISA

VESA - Video Electronics Standard Association

PCI - Peripheral Component Interconnect (propusnost 528 MB/s)


PCI-X - PCI eXtended (propusnost 1,066 GB/s)

PCI-Express - serijska sabirnica - 4,266GB/s

AGP - Accelerated Graphic Port (point-to-point channel) - propusnost 2,133 GB/s


<u>Primjer</u>: Sklopovlje kojim je ostvareno interno sabirničko sučelje u osobnim računalima naziva se **čipset** (engl. *Chipset*) - skup integriranih sklopova

Intel 875 čipset




ATA - Advanced Tehnology Attachment -> Serial ATA 3 ili 6 Gbitova/s


A. <u>otvorena petlja prijenosa podataka</u> (engl. *Open-loop data transfer*)



B. <u>zatvorena petlja prijenosa podataka</u> (engl. *Closed-loop data transfer*)




• varijanta potpuno (ili koordiniranog) prijenosa podataka (eng. Fully Interlocked






- <u>CPU sabirnica</u> sve linije koje su <u>izravno</u> povezane na mikroprocesorske priključke. Zbog ograničenja broja priključaka neke linije su multipleksirane
- sabirnica sustava linije nakon demultipleksiranja CPU sabirnice
 - izdvojene po funkcijama, ne multipleksirane grupe linija koje prenose adrese, podatke i upravljačke signale
 - MULTIBUS (Intel); S-100; Z-bus (Zilog)
 - adresna, podatkovna, upravljačka, arbitražna i prekidna sabirnica

CPU sabirnica



Vremenski dijagrami ta intel 8080A



DO/INTA - potvrda zahtjeva za prekid

D1/!W0 - određuje operaciju čitanja ili ulaznog postupka (!WO = 1) ili operacije upisivanja adrese izlaznog postupka (!WO = 0)

D2/STACK - pokazuje da je na adresnoj sabirnici adresa stoga


D3/HLTA - signal potvrde za instrukciju HALT


D4/OUT - pokazuje da je na adresnoj sabirnici adresa izlaznog modula

D5/M1 - mikroprocesor u fazi PRIBAVI - prvi bajt instrukcije


D6/INP

D7/MEMR







Intel 8085 - multipleksiranje adresnih linija s linijama podataka





Intel 8086 - multipleksiranje

- 16-bitnih adresnih linija s linijama podataka
- 4-adresne linije sa 4 status bita












Sabirnica sustava



- demultipleksiranje
- privremeno pohranjivanje
- dekodiranje informacija





KLASIFIKACIJA MODULA PRIKLJUČENIH NA SABIRNICU

Uređaji priključeni na sabirnicu mogu se po funkciji podijeliti u dvije grupe:

- vodeći (bus masters) modul
- prateći (bus slaves) modul

Vodeći modul

- ima upravljanje sabirnicom i odgovoran je za inicijalizaciju svih sabirničkih aktivnosti : generira sve signale potrebne za adresiranje "pratećih"; prenosi podatke od/ka adresiranih "pratećih"
- trajno vodeći (permanent bus master) modul (npr. CPU) ima najveći prioritet u sustavu
- <u>privremeno vodeći</u> (*temporaty master*) modul zahtjeva upravljanje sabirnicom od trajno vodećeg za izvjestan broj ciklusa (npr. DMA upravljački sklop)

Prateći moduli

- prate sve cikluse i adresibilni su od strane "vodećih"
- ako su adresirani za vrijeme odgovarajućih ciklusa (sabirničkih) oni prihvaćaju ili šalju podatke na sabirnicu podataka
- nemaju mogućnosti ni sposobnost upravljanja sabirnicom

Prema načinu djelovanja sabirnice mogu biti:

SINKRONE

- o svi događaji se odvijaju u točno određenim vremenskim periodima
- signali vremenskog vođenja i upravljački signali se upotrebljavaju za SINKRONIZACIJU
 VODEĆEG I PRATEĆIH

ASINKRONE


 temelje se na procesu rukovanja u kojem "prateći" generira signal potvrde !XACK kao odgovor na naredbu ČITAJ (READ) ili PIŠI (WRITE) koju je primio od "vodećeg"

Odnos: sinkrono djelovanje <-> asinkrono djelovanje


- 32-bitni i APX-432 asinkrona sabirnica za prijenos packet-based informacija
- 32-bitni mikroprocesor TRON arhitekture (Japan) upotrebljava asinkronu sabirnicu Tobus

Vremenski dijagram stanja na sabirnici

- asinkrona sabirnica




- sinkrona sabirnica



KLASIFIKACIJA SABIRNIČKIH SUSTAVA


Sabirnički sustav - skup sabirnica koje povezuju različite elemente sustava u računalni sustav - sabirnički sustav sastoji se od sabirnica u različitim hijerarhijskim razinama:



- <u>razina tiskane pločice</u> (borad level): primjer VMX
 - o povezuje elemente sustava (komponente, npr. čipove) smještene na jednoj ili više tiskanih pločica -> LOKALNA SABIRNICA
 - dodatna funkcija prenose "housekeeping" signale (npr. signali za osvježavanje dinamičke memorije; refresh timer <-> memory array)
- <u>razina matične ploče</u> (backplane level): primjer VME
 - o povezuje i omogućava saobraćanje između elemenata sustava (tiskanih pločica)
 - o primjeri: VME (motorola), serijska sabirnica VMS, Multibus II (Intel), Nubus (Texas Instruments)
- razina UI sučelja
 - zajednički komunikacijski put između UI uređaja (disk, pisač, čitač traka, ...) i drugih dijelova sustava
 - o primjer: <u>SCSI</u> -Small Computer System Interconnect


Klasifikacija sabirnica prema namjeni

1. namjenske (dedicaded) - izvodi samo jednu funkciju



PREDNOST: velika propusnost - istovremene aktivnosti na različitim namjenskim sabirnicama


2. nenamjenske



Klasifikacija s obzirom na grupiranje funkcija

Namjenska sabirnica:


a) grupiranje funkcija prema resursima



- a. glavne značajke
 - i. jednoprocesorski orijentirani sustavi
 - 1. vodeći modul: CPU
 - ii. memorijsko orijentirana sabirnica CPU <-> memorija
 - 1. prijenos jednog podatka (umjesto prijenosa bloka podataka)
 - kratak sabirnički ciklus (dok CPU čeka na podatke iz memorije obično ništa ne "radi") -> sabirnica tako oblikovana da je sabirnički ciklus kratak
 - a. izdvojeni putovi za adrese i podatke
 - b. jednostavan sabirnički protokol

- b. sabirnički protokol
 - metoda signaliziranja adresa, naredbi, podataka i statusnih informacija na sabirnici
 - ii. nema provjere ispravnosti prijenosa
 - iii. asinkrone operacije prilagođene različitim brzinama CPU-a (npr. 4.77, 8, 12, 16 i 25 MHz) i različitim brzinama memorijskih modula
- c. optimalno podudaranje CPU-a i signala na sabirnici; sabirnica zavisi od arhitekture procesora

b) grupiranje prema funkcijama




- a. višeprocesorski orijentirana sabirnica
- b. saobraćanje između inteligentnih uređaja odvija se <u>porukama</u> (message oriented) prijenos poruka i lokalna obrada odvijaju se paralelno
- c. prenose se blokovi podataka
- d. visoka brzina prijenosa poruka
- e. složeni sabirnički protokol (multipleksiranje linija podataka i linija koje prenose adresu)
- f. detekcija pogrešaka (sabirnice su vrlo često sinkrone)
- g. sabirnički sustav je vrlo često nezavisan od vrste procesora

Primjer: MULTIBUS II (Intel)

- grupiranje finkcija
- prosljeđivanje poruka između tiskanih pločica
 - o djelomično uz pomoć sistemskog sabirničkog sučelja
 - o djelomično pomoću MPC (Message Passing coprocessor) koprocesora
- circuit/message switchig protokol
- poruka
 - o adresa odredišta i izvora (1+1 bajt)
 - o 2 bajta informacije o "kvalifikaciji" (npr. prioritet)
 - o do 28 bajtova podataka

PRIJENOS PODATAKA


- izmjena skupa upravljačkih signala, izmjena podataka između vodećeg modula i jednog ili više pratećih modula
- tipovi prijenosa podataka
 - operacija upisivanja
 - o multipleksirana operacija




o nemultipleksirana operacija




- operacija čitanja
 - multipleksirana operacija




o nemultipleksirana operacija



- operacija čitanja-promjene i ponovnog upisa (read-modify-write) Nonmodifiable
 - o multipleksirano



o nemultipleksirano



• operacija čitanja nakon upisa (read-after write) - Nonmodifiable




• prijenos bloka podataka - jedan adresni ciklus i n ciklusa podataka



- "raspršeni" prijenosi podataka (split data transfers)
 - operacija čitanja
 - o dugo vrijeme pristupa
 - o sabirnica se oslobađa za to vrijeme i drugi moduli je upotrebljavaju za prijenos
 - prijenos podataka se pobuđuje kasnije i u tom slučaju prateći modul ima "ulogu" vodećeg modula
 - o message ili packet switching <-> circuit switching veze ostaju uspostavljene

ADRESIRANJE

- adresiranje tiskane pločice (board addressing)
- adresiranje elemenata (podataka) na pločici
- značajniji bitovi adrese -> tiskana pločica; manje značajni bitovi adrese -> adresiranje podataka
- adresiranje pratećeg (slave) modula = adresiranje tiskane pločice
- logičko adresiranje
 - svaka pločica ima jedinstvenu adresu ili grupu adresa (obično se specificira preklopkama na pločici)
 - ta adresa ne zavisi od tipa pločice niti od njene pozicije na matičnoj ploči



- geografsko adresiranje
 - tiskana pločica je adresirana fizičkom lokacijom = slot number

Geografsko adresiranje može se upotrijebiti u fazi inicijalizacije sustava za postavljanje <u>logičkih adresa</u> (Multibus II, Fastbus i Nubus koriste takav koncept)

BROJ PRATEĆIH MODULA UKLJUĆENIH U PRIJENOS PODATAKA


- jedan prateći modul
- više pratećih modula
- R i W operacije s više pratećih modula -> koncept broadcell (read) i broadcast (reset)
- Fastbus upotrebljava koncept broadcast

PRIJENOS BLOKA PODATAKA

Single cycle transfer:



Burst transfer:



- samo početna adresa
 - o duljina poruke
 - čvrsta (1, 2, 4, 8 i 16 riječi npr za Nubus)
 - promjenjiva
- nedostatak kada prijenos započne, vodeći moduli moraju čekati na njegov završetak
- pre-emtion (istiskivanje) rješenje tog problema
 - o trenutni vodeći modul prima signal kojim vodeći modul višeg prioriteta zahtjeva sabirnicu, <u>tada</u> trenutni vodeći modul prekida "burst" prijenos i oslobađa sabirnicu


VME sabirnica

- dopušta brzi prijenos podataka, tj. prijenos bloka podataka
- prijenos se odvija na uobičajen način uz potrebu POSEBNOG KODA NA AM LINIJAMA

Sabirnički protokol

Sinkrona sabirnica - svi događaji odvijaju se u "čvrstim" vremenskim momentima **Asinkrona sabirnica**


- vremensko vođenje (asynchronous bus timing)
- a. "nepovezani" sabirnički protokol (non-interlocked bus protocol)



- t₂ "čvrsto" trajanje DR (Data Ready)
- t₄ "čvrsto" trajanje DA (Data Accepted) / DE (Data Error)
- brzina odredišta proizvoljna (t₃); t₃ = suma internog i sabirničkog kašnjenja
- problem: t₂ i t₄ su fiksni! ne zavise od vremenskih događaja komunikacijskih partnera
- u slučaju <u>brzog izvora</u> (kratko vrijeme t_5) slijedeći sabirnički ciklus može započeti dok je DA/DE signal još uvijek u visokom! -> POVREDA SABIRNIČKOG PROTOKOLA
- -djelomično rješenje problema: vremenski interval t₂ promjenjiv!
- b. "polupovezani" sabirnički protokol (half-interlocked bus protocol)
 - -DR signal prelazi u <u>nisko</u> prednjim bridom signala DA/DE -> <u>ZNAČAJKA "POLUPOVEZANOG"</u> SABIRNIČKOG PROTOKOLA
 - slijedeći ciklus može još uvijek započeti <u>prerano</u> jer izvor ne zna kada je odredište postavelo DA/DE signal u <u>nisko</u>
- c. "potpuno povezani" sabirnički protokol (fully interlocked bus protocol)
 - protokol je "potpuno povezan" (fully interlocked) kada se SVI PRIJELAZI UPRAVLJAČKIH SIGNALA DOGAĐAJU KAO ODGOVOR NA PRIJELAZE partnerovih upravljačkih signala => **HANDSHAKING**


SVI UPRAVLJAČKI SIGNALI u tom protokolu imaju promjenjivu duljinu trajanja Protokol rukovanja (npr. za operaciju upisa):


- 1. Prednji brid (rising edge) signala DR pokazuje prisutnost valjanog podatka
- 2. Prednji brid signala DA pokazuje da je odredište prihvatilo podatak
- 3. Zadnji brid (falling edge) signala DR pokazuje da je izvor primio signal potvrde odredišta i da izvor može maknuti podatak sa sabirnice te se pripremiti za slijedeći ciklus
- 4. Zadnji brid DA signala pokazuje da je sabirnica slobodna za slijedeći sabirnički prijenos



IEEE 488 SABIRNIČKI STANDARD

Primjer:





OPERACIJE:

- i vodeći modul postavlja podatak na sabirnicu
- ii vodeći modul provjerava da li su svi prateći moduli pripravni (RDY=HIGH) i postavlja DR u visoko (1)
- iii prateći moduli kao odgovor na 1 postaju nepripravni i postavljaju liniju RDY u nisko (2). Budući da je RDY <u>wired AND</u> upravljačka linija, RDY postaje nisko odmah sa najbržim pratećim modulom koji je RDY postavio u nisko
- iv kao odgovor na zadnji brid signala RDY svi prateći moduli započinju prijem podataka. Kada prateći modul primi podatak on postavlja svoju liniju DA u visoko. Budući da je DA wired-AND DA postaje visoko kada SVI prateći moduli <u>prihvate</u> podatak (3)
- v postavljanjem DA u visoko svi prateći moduli oslobađaju sabirnicu. Kada i najsporiji prateći modul oslobodi sabirnicu, linija RDY će postati visoko (4)
- vi vodeći modul detektira prednji brid signala RDY i postavlja DR u nisko (5) te otklanja podatke sa sabirnice i priprema sabirnicu za slijedeći ciklus
- vii kao odgovor na zadnji brid signala DR, svi prateći moduli postavljaju DA signal u nisko (6) pripremajući se za slijedeći sabirnički ciklus

SABIRNIČKA ARBITRAŽA (POSREDOVANJE)

- sabirnički sustavi sa više potencijalno vodećih modula
- sabirnica se može dodijeliti samo jednom od potencijalnih vodećih modula SABIRNIČKA ARBITRAŽA mehanizam koji garantira da će se dodjeljivanje obaviti bez konflikata
 - jedan vodeći modul upravlja sabirnicom u zadanom vremenu
 - vlasništvo nad sabirnicom se prenosi između potencijalno vodećih modula

• STATIČKA

o raspodjela sabirničkih prijenosa između potencijalno vodećih modula na unaprijed utvrđen način, npr: prateći moduli M1, M2, M3, M4

M1: T1 M2: T2 i T3 M3: T4 M4: T5, T6 nakon toga M1: T7 itd

- o ako vodeći modul nema potrebu za saobraćanjem: NOP no-operation
- o upotrebljava se za sinkrone i asinkrone protokole

- većina sustava koji upotrebljavaju statičku arbitražu upotrebljavaju sinkroni sabirnički protokol (broj sabirničkih prijenosa u jedinici vremena (bus bandwidth) je osiguran za svakog potencijalnog vodećeg)
- jednostavnost sklopovske izvedbe i osiguran broj sabirničkih prijenosa u jedinici vremena
- nedostatak: "izgubljeno" vrijeme ako potencijalno vodeći nema potrebe za prijenosom
- broj sabirničkih prijenosa za svaki potencijalno vodeći modul temelji se na maksimalnom broju -> veliko gubljenje ako vodeći nema portebe za prijenos:

M1: T1,T2, T3, T4, T5 -> vršna vrijednost

stvarna: M1: T1

DINAMIČKA

- vlasništvo nad sabirnicom prenosi se dinamički
- o potencijalno vodeći modul generira zahtjev za sabirnicu
- o načini dodjeljivanja sabirnice
 - na temelju prioriteta
 - potencijalno vodeći moduli imaju "čvrsti" prioritet
 - 8 ili 16 razina prioriteta
 - na temelju nepristranosti
 - potencijalno vodeći moduli imaju jednak prioritet
 - garancija da će sabirnica biti dodijeljena svakom vodećem modulu prije negoli se drugi put dodijeli nekom drugom modulu
 - kombinacija ta 2 pristupa
 - viši prioritetni zahtjevi
 - niži prioritetni zahtjevi
- o načini oslobađanja sabirnice
 - vodeći modul oslobađa sabirnicu u korist drugih potencijalnih vodećih modula
 - oslobađanje sabirnice na zahtjev
 - tekući vodeći modul ima pristup sabirnici sve dok nema drugih zahtjeva, čak i ako tekući vodeći modul ne koristi sabirnicu
 - jednoprocesorski sustavi: CPU-DMA
 - oslobađanje nakon izvršenja
 - sabirnica se oslobađa nakon sabirničkog prijenosa
 - vodeći moduli moraju zahtijevati sabirnicu za svaki prijenos
 - oslobađanje istiskivanjem
 - zahtijevanjem vodećeg modula koji ima viši prioritet tekući vodeći modul se prisiljava da "oslobodi" sabirnicu prije negoli je završio sabirnički prijenos (prekid prijenosa velikih blokova podataka)


IZVEDBA (SKLOPOVSKA) SABIRNIČKE ARBITRAŽE

• <u>centralizirana arbitraža</u>

- o sklopovi za sabirničku arbitražu su smješteni na jednom mjestu
 - na jednom modulu u sustavu
 - na posebnom modulu sabirničkom arbitru


porazdijeljena arbitraža

Centralizirana arbitraža: Shared request with daisy-chain




<u>BR* su wired-OR</u> - BR* je aktivan (nisko!) kada bilo koji od potencijalno vodećih modula postavi zahtjev za sabirnicom

Centralizirana arbitraža: Nezavisni zahtjevi i potvrde



Centralizirana arbitraža: kombinacija prva dva načina (gore)



TRI TEHNIKE DODJELJIVANJA SABIRNICE:

- I. PRIORITY BASED ALLOCATION
 - BRO* najniži prioritet
 - BR3* najviši prioritet
- II. ROUND ROBIN ALLOCATION
 - BRm* trenutno upotrebljava sabirnicu
 - u slijedećem ciklusu arbitraže daisy-chain m-1 (BR(m-1)*) imat će najviši prioritet
- III. SINGLE LEVEL ALLOCATION
- arbitar odgovara samo na zahtjeve na liniji BR3* i samo jedna linija ulančavanja postoji BCLR* (bus clear) za izvedbu oslobađanja sabirnice istiskivanjem

RASPODIJELJENA ARBITRAŽA

- ne postoji središnji arbitar
- primjer: VAX (11/780) sabirnička struktura
- SBI Synchronous Backplane Interconnect
- ima 16 prioritetnih linija za zahtijevanje sabirnice TRO-TR15
- svaka linija odgovara jednom uređaju (modulu)
- svaki modul koji želi sabirnicu postavlja zahtjev na svoju liniju za zahtijevanje sabirnice
- <u>SVI</u> MODULI NADGLEDAVAJU <u>SVE</u> LINIJE ZA ZAHTIJEVANJE SABIRNICE
- na kraju svakog sabirničkog ciklusa svaki modul zna da li je on onaj s najvećim prioritetom, odnosno da li mu je dopušteno upravljanje sabirnicom u slijedećem sabirničkom ciklusu