PROJEKTIRANJE UGRADBENIH RAČUNALNIH SUSTAVA

Materijali za predavanja

MODELIRANJE DIGITALNIH SUSTAVA

Zašto je potrebno modelirati digitalni sustav?

Krajnji cilj razvojnog rada

zaraditi novac <=> biti konkurentan na tržištu

Kako postići taj cilj?

napraviti sustav koji dobro služi nekoj svrsi => functionality

• razviti sustav u što kraćem vremenu => time to market

• postići najveću moguću pouzdanost => reliability

• napraviti što manje grešaka => debuging

• po mogućnosti, prodati pojedine dijelove sustava više puta => reuse

Vrijeme razvoja posljednjih godina ima sve veću težinu; short time to market

Modeliranje digitalnih sustava pomoću jezika za opis sklopovlja omogućuje

- "brušenje" tehničkog zahtjeva
- provjeru (simulacijom) da li sustav opisan tehničkim zahtjevom zadovoljava (u interakciji s okolinom)
- djelomično automatiziranje pojedinih faza dizajna
- verificiranje dizajna (npr. provjere kašnjenja razvijenog sklopa)
- jednostavniju izradu dokumentacije
- korištenje pojedinih podsustava u drugim projektima
- modeliranje je formalno
- sustav se modelira hijerarhijski
 - => smanjuje se broj detalja u pojedinim dijelovima razvoja (slično kao u jeziku C)

JEZICI ZA OPIS DIGITALNIH SUSTAVA

 $HDL \rightarrow Hardware Description Language(s)$

• služe za formalno modeliranje digitalnih sustava

Popularni jezici: VHDL, Verilog, System C, Abel

 $VHDL \rightarrow VHSIC HDL$

 \downarrow

Very High Speed Integrated Circuits

Povijesni razvoj VHDL jezika

1981. - začetak VHDL-a u sklopu VHSIC programa USA-DoD

- nastalo zbog potrebe da standardizira opis sklopova, dokumentacija i verifikacija

1983. - počeo projekt izrade prve verzija VHDL jezika - IBM, TI i Intermetrics

1985. - gotova prva verzija VHDL jezika

1986. - IEEE (*The Institute of Electrical and Electronic Engineers*) počeo izradu standarda

1987. - IEEE Standard 1076-1987 => VHDL87


1988. - USA mil. std. 455 - traži od proizvođača ASIC komponenata VHDL

1993. - IEEE Standard 1174-1993 => **VHDL93**

itd.


RAZVOJ DIGITALNIH SUSTAVA POMOĆU JEZIKA VHDL

system levels design



VHDL - OSNOVNI POJMOVI

Građa digitalnog sustava i njegova veza s okolinom




Primjer

- okolina => računalni sustav s mikrokontrolerom (RAM, ROM, izvor takta i dr.)
- digitalni sustav => mikrokontroler
- podsustavi => instrukcijski registar, programsko brojilo, itd.

Osnovni pojmovi

- entitet (entity) abstraktni model sustava odnosno podsustava
- ispitno okruženje (test bench) apstraktni model okoline
- za opis entiteta koriste se slijedeće cjeline (design units):
 - deklaracija entiteta (entity declaration)
 - arhitektura entiteta (architecture body)
 - deklaracija konfiguracije (configuration declaration)
 - deklaracija paketa (package declaration)
 - sadržaj paketa (package body)


Ilustracija opisa digitalnog sustava



Osnovna građa datoteke koja sadrži VHDL model


- navođenje korištenih paketa
- deklaracija entiteta
- arhitektura entiteta

Primjer 1.



```
-- Deklaracija entiteta.
entity Selector is
   port ( A : in BIT;
        B : in BIT;
        Z1 : out BIT;
        Z2 : out BIT);
end Selector;
```

Primjer 2.



```
-- Primjer arhitekture koja koristi opis entiteta -- ravnopravnim jednadzbama.
```


```
architecture Arh2 of Selector is
    signal TEMP: BIT;
```

begin

-- ravnopravne jednadzbe (concurrent statements)


```
TEMP <= not B;
Z1 <= A and B;
Z2 <= A and TEMP;
```

end Arh2;



- sve jednadžbe predstavljaju signale
- pojedina jednadžba se "računa" onda kad se promijeni neki argument na njenoj desnoj strani
- izračunata izlazna vrijednost se dodjeljuje nakon vremena Δ (oznaka \leq =)

Primjer 3.




-- Primjer arhitekture koja koristi sekvencijalni opis entiteta.

```
architecture Arh3 of Selector is
```

begin

```
process (A, B) is
   variable TEMP: BIT; -- deklaracija lokalne varijable
begin -- pocetak procesa
   TEMP := not B;
   Z1 <= A and B;
   Z2 <= A and TEMP;
end process; -- kraj procesa</pre>
```

end Arh3;



- kad se promijeni bilo koji argument procesa <u>sve</u> jednadžbe se "računaju" u <u>tom</u> trenutku, redom kojim su napisane
- pritom se vrijednosti varijabli mijenjaju u trenutku promjene (:=), a signala nakon vremena Δ (<=)

Primjer 4.

```
-- Primjer arhitekture koja koristi strukturni opis entiteta.
architecture Arh1 of Selector is
   -- Deklaracija komponenata.
   -- Ovdje su deklarirane koristene komponente s opisom njihovih
   -- sucelja.
   component INV
      port (A: in BIT; Z: out BIT);
   end component;
   component AND2
      port (X,Y: in BIT; Z: out BIT);
   end component;
   -- Specifikacija konfiguracije.
   -- Za gore deklarirane komponente koriste se slijedeci entiteti:
   for I1: INV
      use entity WORK.INV;
   for A1, A2 : AND2
      use entity WORK.AND2;
   signal TEMP: BIT;
begin
   -- Formiranje liste spajanja (net-list):
   I1: INV port map (B, TEMP);
   A1: AND2 port map (A, B, Z1);
   A2: AND2 port map (A, TEMP, Z2);
end Arh1;
                                                 -⊳ Z1
                  В ъ
                                                 → Z2
```

ELEMENTI JEZIKA VHDL

Poznavanje jezika pokriva

- formalni dio
 - sučelje prema čovjeku
 - skup znakova (*character set*)
 - elementi jezika (*lexical elements*); identifikatori, rezerviranje riječi itd.
 - sintaksa (*syntax*); gramatika jezika
 - semantika (*semantics*); značenje pojedinih dijelova koda, tj. "ono što kod radi"
- primjena
 - => stvarno "kreativno" pisanje (modeliranje)

U daljnjem tekstu neće biti rađena ovako stroga podjela

- => primjeri
- **=> VHDL93**
- => formalni aspekti i primjena bit će obrađivani paralelno

VHDL87 - nešto jednostavniji i danas se manje koristi

Komentari

počinje znakom "--" i završava krajem reda

Primjer 5.

```
-- ovo je komentar
ovo nije komentar
-- ovo je opet komentar
```

Identifikatori

Imena (identifikatori) sastoje se od

- slova (a-z, A-Z)
- brojeva, tj. znamenki (0-9)
- znaka "_"

Pri tome mora biti zadovoljeno

- ime mora početi slovom (a ne brojem ili znakom " ")
- ime ne smije završiti znakom "_"
- dva znaka "_" ne smiju doći u imenu neposredno jedan iza drugog
- kao ime ne smije biti upotrijebljena neka od rezerviranih riječi

Velika i mala slova se NE razlikuju.

Primjer 6.

```
-- pravilno nazvani identifikatori
RESET -- isto sto i reset ili ReSeT
A
Ulaz14
privremena_memorija
```

Primjer 7.

```
-- NEpravilno nazvani identifikatori
RESET#
A_
2Ulaz14
privremena__memorija
```

Rezervirane riječi - ima ih 97 (VHDL93)

abs, access, after, alias, all, and, architecture, array, assert, attribute begin, block, body, buffer, bus case, component, configuration, constant disconnect, downto else, elsif, end, entity, exit file, for, function generate, generic, group, guarded if, impure, in, inertial, inout, is label, library, linkage, literal, loop map, mod nand, new, next, nor, not, null of, on, open, or, others, out package, port, postponed, procedure, process, pure range, record, register, reject, rem, report, return, rol, ror select, severity, signal, shared, sla, sll, sra, srl, subtype then, to, transport, type unaffected, units, until, use variable wait, when, while, with xnor, xor

(Riječi koje nisu podcrtane uključene su u VHDL87)

Objekti

- objekt (object) svaka jedinica opisana tipom i vrijednošću
- postoje 4 klase (*class*) objekata
 - konstante (*constants*)
 - varijable (*variables*)
 - signali (*signals*)
 - datoteke (*files*)

Konstante

Glavne značajke konstanti:

- u toku simulacije NE može se promijeniti vrijednost
- vrijednost se dodjeljuje prije početka simulacije

Deklaracija konstante:

```
-- deklaracija jedne konstante
constant ImeKonstante: TipKonstante:= VrijednostKonstante;

-- deklaracija vise konstanti istog tipa i vrijednosti
constant ImeK1, ImeK2, ...: TipKonstante:= VrijednostKonstanti;
```

Primjer 8.

```
-- deklaracija pojedinacnih konstante
constant ADRESA: integer:= 256;
constant EUR2DEM: real:= 1.955830;
constant Pauza: time:= 12 ms; -- obavezno razmak ispred ms
-- deklaracija vise konstanti istog tipa i vrijednosti
constant F1, F2: integer:= 2*ADRESA; -- vrijednost je izraz
-- deklaracija bez dodjeljivanja vrijednosti
constant REGISTAR1: integer; -- vidi slijedeca poglavlja
```

Varijable

Glavne značajke varijabli:

- u toku simulacije može se promijeniti vrijednost
- vrijednost se može dodijeliti i prije početka simulacije

Deklaracija varijable:

```
-- deklaracija jedne varijable
variable ImeVarijable: TipVarijable:= VrijednostVarijabli;
-- deklaracija vise varijabli istog tipa i pocetne vrijednosti
variable ImeV1, ImeV2,...: TipVarijable:= VrijednostVarijabli;
```

Primjer 9.

```
-- deklaracija pojedinacnih varijabli
variable BROJAC: integer:= 0;
variable Izlaz: real:= 123.4;
variable POCETAK_MJERENJA: time:= 0 us;
-- deklaracija vise varijabli istog tipa i vrijednosti
variable Suma1, Suma2, Suma3: integer:= 0;
-- deklaracija bez dodjeljivanja pocetne vrijednosti
variable Pribrojnik1: integer;
variable C1,C2: bit;
```

- ako se izostavi VrijednostVarijable
 - ⇒ uzima se predefinirana vrijednost definirana u deklaraciji tipa

Promjena vrijednosti varijabli (variable assignment):

```
-- opci slucaj; labela sluzi za oznacavanje ove linije koda
labela: ImeVarijable:= VrijednostVarijable;

-- uobicajeno; bez labele
ImeVarijable:= VrijednostVarijable;
```

• VrijednostVarijable je izraz


Primjer 10.

Uočiti

za dodjeljivanje vrijednosti varijabli koristi se znak :=

Što će učiniti simulator?

• vrijednost varijable promijenit će se trenutno



• simulator pamti samo trenutnu vrijednost varijable

Signali

Glavne značajke signala:

- sadrži sva prošla stanja i trenutno stanje
- predstavlja valni oblik
- dodjeljuje mu se **buduća** vrijednost
- tipična primjena ⇒ "žice u uređaju"

Deklaracija signala:

```
-- deklaracija jednog signala
signal ImeSignala: TipSignala:= PocetnoStanje;
-- deklaracija vise signala istog tipa i pocetne vrijednosti
signal Sig1, Sig2, Sig3: TipSignala:= PocetnoStanje;
```

Primjer 11.

```
-- deklaracija pojedinacnih signala
signal GlavniTakt: bit:= '0';
signal IZLAZ1: std_logic:= '1';
signal Operand1: integer:= 100;
-- deklaracija vise signala istog tipa i vrijednosti
signal Rx, Tx: bit:= '0';
-- deklaracija bez dodjeljivanja pocetne vrijednosti
signal Rx, Tx, S1, S2, S3, S4: bit;
signal GlavniTakt: bit;
```

- ako se izostavi PocetnoStanje
 - ⇒ uzima se predefinirana vrijednost definirana u deklaraciji tipa

Promjena stanja signala (signal assignment):

```
-- opci slucaj; labela sluzi za oznacavanje ove linije koda
labela: ImeSignala <= ValniOblik;

-- uobicajeno; bez labele
ImeSignala <= ValniOblik;</pre>
```

• izraz određuje valni oblik signala nakon trenutka njegovog izvršavanja

Primjer 12.

Uočiti

- za dodjeljivanje stanja signalu koristi se znak <=
- za dodjeljivanje početnog stanja signalu koristi se znak :=


Što će učiniti simulator?

- početno stanje bit će dodijeljeno prije početka simulacije
- simulator pamti cijelu povijest signala
- vrijednost signala računa se u nekom određenom trenutku T1
- izrazom je određena "budućnost" signala nakon trenutka T1


Primjer 13.

Slijedeći izrazi definiraju valni oblik signala nakon trenutka T1. (Stanje prije trenutka T1 je pretpostavljeno.)


S2 <= not S1; -- izraz se racuna u T1, a S2 se postavlja u T1+ Δ



S3 <= not S1 after 1 us; -- "not S1" se racuna u T1,
-- a S3 se postavlja u T1+1us



S4 <= S1, '0' after '1' us, '1' after 3 us;



Datoteke

- veza između VHDL dizajna i programske okoline
- služi za učitavanje i spremanje ispitnih vektora i sl.

Deklaracija datoteke:

```
file LogickoImeDatoteke: TipDatoteke is "FizickoImeDatoteke";
```

- **LogickoImeDatoteke** je ime pod kojim se datoteka prepoznaje unutar VHDL dizajna.
- FizickoImeDatoteke je ime datoteke pod kojim ju prepoznaje operacijski sustav.
- **TipDatoteke** opisuje tip objekata koji se nalaze u datoteci.

Primjer 14.

```
-- deklaracija datoteke
file IzlazniPodaci: CjelobrojniTip is "d:\users\proj4\rez1.int";
```

• više o datotekama ⇒ vidi daljnji tekst

Zajedničko dosad spomenutim objektima


tip

⇒ operacije s pojedinim tipovima

Tipovi objekata

• tip (type) - definiraju skup vrijednosti pojedinog objekta


Pregled tipova



Uočiti:

- integer, real, bit, boolean itd. su imena tipova
- razlikovati *integer types* od integer
 (integer je samo jedan tip koji pripada grupi cjelobrojnih tipova)

Standardni tipovi



Deklaracija novog tipa:

type ImeTipa is DefinicijaTipa;

- ImeTipa koristi se u deklaraciji objekta ⇒ vidi prethodni tekst
 (TipVarijable, TipKonstante, itd.)
- DefinicijaTipa opisuje dotični tip ⇒ vidi daljnji tekst

Skalarni tipovi objekata Cjelobrojni tipovi

Deklaracija cjelobrojnog tipa:

```
type ImeCjTipa is range DonjaGranica to GornjaGranica;
type ImeCjTipa is range GornjaGranica downto DonjaGranica;
```

- DonjaGranica i GornjaGranica su CIJELI brojevi (izrazi)
- vrijednost koja slijedi nakon **range** je predefinirana vrijednost koja se uzima kao inicijalno stanje varijabli, konstanti i signala (vidi deklaracije konstanti i varijabli)

Primjer 15.

```
-- deklaracija novih tipova
                                          -- rastuci interval
type BrojBodova is range 0 to 25;
                                           -- rastuci interval
type Ocjena is range 1 to 5;
type GodinaRodenja is range 1900 to 2100; -- rastuci interval
type Odbrojavanje is range 10 downto 0; -- padajuci interval
Primjer 16.
-- ISPRAVNA upotreba deklariranih tipova
type Ocjena is range 1 to 5;
                                           -- rastuci interval
constant PadNaIspitu: Ocjena:= 1;
constant Izvrstan: Ocjena:= 5;
-- pocetna vrijednost ovih varijabli iznosi 1, jer nema ":=..."
variable SeminarPeric: Ocjena;
variable SeminarPetrovic: Ocjena;
-- ispravno dodjeljivanje vrijednosti varijabli
SeminarPeric:=Izvrstan; -- isto kao da pise SeminarPeric:=5;
SeminarPetrovic:=PadNaIspitu;
```

Primjer 17.

```
-- NEISPRAVNA upotreba deklariranih tipova

type BrojBodova is range 0 to 25;
type Ocjena is range 1 to 5;

constant Dovoljan: Ocjena:= 2;

variable SeminarPeric: Ocjena;
variable BodovaPeric: BrojBodova:=0;

-- NEISPRAVNO jer je 26 izvan intervala tipa BrojBodova
BodovaPeric:=26;

-- ISPRAVNO jer je 2 cjelobrojna vrijednost unutar intervala
-- tipa BrojBodova
BodovaPeric:=2;

-- NEISPRAVNO jer je Dovoljan konstanta "pogresnog" tipa
BodovaPeric:=Dovoljan;
```

Predefiniran cjelobrojni tip

```
-- ovaj tip deklariran je u bilioteci STD, paketu STANDARD type integer is range -2147483648 to 2147483647;
```

Uočiti

- predefinirana vrijednost tipa (default value) je broj koji slijedi nakon range
- dva različito deklarirana tipa se NE mogu "miješati" iako su oba npr. cjelobrojna
- integer je samo jedan naziv cjelobrojnog tipa koji je predefiniran!

Operacije nad cjelobrojnim tipovima

OPED A TOP	DDIMIED	ODIC
OPERATOR	PRIMJER	OPIS
+	х+у	2+3=5
_	х-у	2-3=-1
*	х*у	2*3=6
/	ж/у	cjelobrojno dijeljenje
		zaokružuje se prema 0
		12/6=2, $14/6=2$, $(-14)/6=-2$, $14/(-6)=-2$
**	x**y	2**4=16, 10**2=100
		(y mora biti pozitivan, tipa integer)
	x mod y	$x \mod y = x - y*floor(x/y)$, $y \neq 0$
		$8 \mod 3 = 2$,
		$8 \mod (-3) = -1$
mod		$(-8) \mod 3 = 1$
		$(-8) \mod (-3) = -2$
		(predznak rezultata je predznak od y)
	x rem y	$x rem y = x - y*fix(x/y), y \neq 0$
		8 rem 3 = 2
		8 rem (-3) = 2
rem		(-8) rem 3 = -2
		(-8) rem (-3) = -2
		(predznak rezultata je predznak od x)
abs	abs(x)	abs(4)=4, $abs(-6)=6$, $abs(0)=0$

- operandi i rezultat moraju biti ISTOG tipa
- rem i mod daju isti rezultat ako je sign(x)=sign(y)
- kod potenciranja, integer označava predefinirani, a ne proizvoljan cjelobrojni tip

Realni tipovi

predstavljaju aproksimacije realnih brojeva

Deklaracija realnog tipa:

```
type ImeReTipa is range DonjaGranica to GornjaGranica;
type ImeReTipa is range GornjaGranica downto DonjaGranica;
```

- DonjaGranica i GornjaGranica su REALNI brojevi (izrazi)
- vrijednost koja slijedi nakon **range** je predefinirana vrijednost koja se uzima kao inicijalno stanje varijabli, konstanti i signala (vidi deklaracije konstanti i varijabli)

Primjer 18.

```
-- deklaracija novih tipova

type SrednjaOcjena is range 2.0 to 5.0; -- rastuci interval
type OcitanjePoDanu is range 0.0 to 5000.0; -- rastuci interval

type RV is range 10.0 downto -10.0; -- padajuci interval
```

Primjer 19.

```
-- ISPRAVNA upotreba deklariranih tipova

type SrednjaOcjena is range 2.0 to 5.0;

constant StariProsjek: SrednjaOcjena:= 4.99;

-- pocetna vrijednost varijabli iznosi 2.0

variable NoviProsjek, Razlika: SrednjaOcjena;

-- ispravno dodjeljivanje vrijednosti varijabli
Razlika:=NoviProsjek-StariProsjek;
StariProsjek:=NoviProsjek;
```

Primjer 20.

```
-- NEISPRAVNA upotreba deklariranih tipova

type SrednjaOcjena is range 2.0 to 5.0;
type SrednjaOcjena1 is range 2.0 to 5.0;
type Ocjena is range 1 to 5;

variable Var1: SrednjaOcjena;
variable Var2: SrednjaOcjena1;
variable Var3: Ocjena;

-- NEISPRAVNO dodjeljivanje vrijednosti varijablama
Var1:=Var2;
Var1:=Var3;
```

Predefiniran realni tip

```
-- ovaj tip deklariran je u bilioteci STD, paketu STANDARD type real is range -1.0E308 to 1.0E308;
```

Uočiti

- predefinirana vrijednost tipa (default value) je broj koji slijedi nakon range
- dva različito deklarirana tipa se NE mogu "miješati"
- real je samo jedan naziv realnog tipa, koji je predefiniran!

Operacije nad realnim tipovima

OPERATOR	PRIMJER	OPIS
+	х+у	2.0+3.0=5.0
_	x-y	2.0-3.0=-1.0
*	x*y	2.0*3.0=6.0
/	ж/у	dijeljenje
		12.0/5.0=2.4, (-12.0)/5.0=-2.4
**	ж**У	2.3**4=23.4256, 10.0**2=100.0
		(y mora biti tipa integer)
abs	abs(x)	abs(4.23)=4.23
		abs(-6.8)=6.8
		abs(0.0)=0.0

- operandi i rezultat moraju biti ISTOG tipa
- kod potenciranja, integer označava predefinirani, a ne proizvoljan cjelobrojni tip

Enumeracijski tipovi

služi za opis signala simboličkim imenima

Deklaracija enumeracijskog tipa:

• prva vrijednost u zagradi je predefinirana vrijednost koja se uzima kao inicijalno stanje varijabli, konstanti i signala

Primjer 21.

```
-- deklaracija novih tipova
-- dani u tjednu
type Dani is (PON, UTO, SRI, CET, PET, SUB, NED);
-- heksadecimalne znamenke
type HexaBroj is ('0','1','2','3','4','5','6','7','8',
                  '9','A','B','C','D','E','F');
Primjer 22.
-- ISPRAVNA upotreba deklariranih tipova
type Dani is (PON, UTO, SRI, CET, PET, SUB, NED);
type HexaBroj is ('0','1','2','3','4','5','6','7','8',
                  '9','A','B','C','D','E','F');
variable Praznik: Dani:= UTO;
variable Indikator: HexaBroj:='0';
-- ispravno dodjeljivanje vrijednosti varijabli
Praznik := NED; -- NEMA navodnika
Indikator := '9'; -- IMA navodnika
```

Predefinirani enumeracijski tipovi

```
-- ovi tipovi deklarirani su u bilioteci STD, paketu STANDARD
type bit is ('0', '1');
type boolean is (false, true);
type character is (
   nul, soh, stx, etx, eot, enq, ack, bel,
   bs, ht,
             lf, vt, ff, cr, so, si,
   dle, dc1, dc2, dc3, dc4, nak, syn, etb,
             sub, esc, fsp, gsp, rsp, usp,
   can, em,
   1 1, 1!1, 1"1, 1#1, 1$1, 1%1, 1&1, 111,
   '(', ')', '*', '+', ',', '-', '-', '.', '/',
   '0', '1', '2', '3', '4', '5', '6', '7'
   181, 191, 1:1, 1;1, 1<1, 1=1, 1>1, 1?1,
   '@', 'A', 'B', 'C', 'D', 'E', 'F', 'G',
   'H', 'I', 'J', 'K', 'L', 'M', 'N', 'O',
   'P', 'Q', 'R', 'S', 'T', 'U', 'V', 'W',
   'X', 'Y', 'Z', '[', '\', ']',
                                 141, 1_1,
   '`', 'a', 'b', 'c', 'd', 'e', 'f', 'g',
   'h', 'i', 'j', 'k', 'l', 'm', 'n', 'o',
   'p', 'q', 'r', 's', 't', 'u', 'v', 'w',
   'x', 'y', 'z', '{', '|', '}', '~', del,
   -- u nekim standardima ovdje postoji i nastavak, tj.
   -- karakteri ciji je ASCII kod veci od 127 );
type severity level is (note, warning, error, failure);
```

Uočiti

- predefinirana vrijednost tipa (default value) je prva vrijednost u zagradi
- dva različito deklarirana tipa se NE mogu "miješati"
- predefinirani tipovi su: bit, boolean, character, severity_level

Ostali standardni enumeracijski tipovi

• često korišten paket, kompatibilan sa IEEE standardom 1164

Primjer 23.

- std_ulogic ⇒ modelira "stvarni" digitalni signal
- nužan je za pisanje fizički ostvarivog modela (*RTL model*)

```
-- ovaj tip deklariran je u bilioteci IEEE,
-- paketu std_logic_1164
type std_ulogic is ( 'U',
                             -- Uninitialized
                       'X',
                             -- Forcing
                                         Unknown
                       '0',
                             -- Forcing
                                          0
                       111,
                             -- Forcing
                                          1
                       'Z',
                             -- High Impedance
                             -- Weak
                                          Unknown
                       'L',
                             -- Weak
                                          0
                       'H',
                             -- Weak
                                          1
                             -- Don't care );
```

Operacije s enumeracijskim tipovima

Relacije

OPERATOR	PRIMJER	OPIS
		(jednako)
=	х=у	2 = 5
		Praznik = NED
		(različito)
/=	x/=y	2 /= 5
		Indikator /= 'D'
<	ж<у	2 < 5
		<pre>character('b') < character('B')</pre>
<=	ж<=у	2 <= 5
		Praznik <= SUB
>	ж>у	2 > 5
		Praznik > NED
>=	ж>=у	2 >= 5
		Praznik >= PON

- operandi mogu biti svi (istovrsni) tipovi osim datoteka
- svi operatori u izlazu moraju biti istog tipa
- izlaz je uvijek tipa boolean, tj. false ili true

Logičke operacije

OPERATOR	PRIMJER	OPIS
and	ж and у	'1' and '0' = '0',
		true and false = false
or	ж or y	'1' or '0' = '1',
		true and false = true
nand	ж nand y	'1' nand '0' = '1',
		true nand false = true
nor	x nor y	'1' nor '0' = '0',
		true nor false = false
xor	x xor y	'1' xor '1' = '0',
		true xor true = false
xnor	x xnor y	'1' xnor '1' = '1',
		true xor true = true
not	not y	not '0' = '1',
		not false = true

- operandi su tipa boolean ili bit
- svi operatori u izrazu moraju biti istog tipa

Primjer 24.

```
-- izrazi mogu biti slozeni
variable a, b, c: bit;
variable d: boolean;
d := (a and b) /= c;
```

Fizikalni tipovi

• služi za predstavljanje stvarnih fizikalnih veličina

Deklaracija fizikalnog tipa:

- DonjaGranica i GornjaGranica su brojevi (izrazi)
- vrijednost koja slijedi nakon range je predefinirana vrijednost koja se uzima kao inicijalno stanje
- razlučivost jedinice jednaka je osnovnoj jedinici

Primjer 25.

```
-- deklaracija novog tipa
type Napon1 is range -1000.0 to 1000.0
   units
                       -- mikrovolt
      uV;
      mV = 1000 uV;
                       -- milivolt
      V = 1000 \text{ mV};
                       -- volt
   end units Napon1;
-- deklaracija varijable
variable NaponNapajanja, U1,U2: Napon1;
-- ISPRAVNO dodjeljivanje vrijednosti varijabli
NaponNapajanja := 5 V; -- izmedu 5 i V mora biti razmak
U1 := 982 \text{ mV};
-- NEISPRAVNO dodjeljivanje vrijednosti varijabli
U2 := 1001 mV; -- jer je izvan dopustenih granica
```

Primjer 26.

```
-- ilustracija razlucivosti
type Napon2 is range -1e8 to 1e8
   units
      uV;
                       -- mikrovolt
      mV = 1000 uV;
                       -- milivolt
      V = 1000 \text{ mV};
                       -- volt
   end units Napon2;
variable U3: Napon2;
-- zaokruzivanje (odsjecanje) zbog razlucivosti
U3 := 3.456 \text{ uV};
                     -- bit ce zaokruzeno na 3 uV
U3 := 0.123456789 V; -- bit ce zaokruzeno na 0.123456 V
Predefiniran fizikalni tip
-- ovaj tip deklariran je u bilioteci STD, paketu STANDARD
type time is range -2147483647 to 2147483647;
   units
      fs;
      ps = 1000 fs;
      ns = 1000 ps;
      us = 1000 \, ns;
      ms = 1000 us;
      sec = 1000 ms;
      min =
              60 sec;
         =
              60 min;
```

Uočiti

- predefinirana vrijednost tipa (default value) je broj koji slijedi nakon range
- razlučivost je određena osnovnom jedinicom

end units time;

Podtipovi

- služe za opis objekata koji imaju točno određen skup vrijednosti
- podtip (*subtype*) izvodi se iz prethodno deklariranog osnovnog tipa (*base type*)

Deklaracija podtipa:

```
subtype ImePodtipa is ImeOsnovnogTipa range DoGr to GoGr;
subtype ImePodtipa is ImeOsnovnogTipa range GoGr downto DoaGr;
```

- **DoGr** i **GoGr** su brojevi (izrazi)
- vrijednost koja slijedi nakon **range** je predefinirana vrijednost koja se uzima kao inicijalno stanje

```
Primjer 27.
```

```
-- deklaracija podtipa
subtype HI is integer range 0 to 15;
subtype c4 is integer range 128 to 255;
Primjer 28.
-- deklaracija osnovnog tipa
type Napon1 is range -1000 to 1000
   units
                       -- mikrovolt
      uV;
      mV = 1000 uV;
                       -- milivolt
      V = 1000 \text{ mV};
                       -- volt
   end units Napon1;
-- deklaracija podtipa
subtype NaponSuma is Napon1 range 0 to 10 mV;
-- deklaracija varijable
variable SumUlaz1: NaponSuma;
               -- s podtipom se radi kao i s osnovnim tipom
```

Paket "STANDARD"

```
-- Ovo je primjer paketa STANDARD. U praksi se moze naici na
-- manje razlike u odnosu na dani kod, ovisno o koristenom
-- standardu
package standard is
   type integer is range -2147483648 to 2147483647;
   type real is range -1.0E308 to 1.0E308;
                      -- preciznost ovisi o softvareu
   type bit is ('0', '1');
   type boolean is (false, true);
   type character is (
      nul, soh, stx, etx, eot, enq, ack, bel,
          ht,
               lf, vt, ff, cr, so,
      dle, dc1, dc2, dc3, dc4, nak, syn, etb,
      can, em,
               sub, esc, fsp, gsp, rsp, usp,
      1 1, 1!1, 1"1, 1#1, 1$1, 1%1, 1&1, 111,
      '(', ')', '*', '+', ',', '-', '-', '/',
      '0', '1', '2', '3', '4', '5', '6', '7',
      181, 191, 1:1, 1;1, 1<1, 1=1, 1>1, 1?1,
      '@', 'A', 'B', 'C', 'D', 'E', 'F', 'G',
      'H', 'I', 'J', 'K', 'L', 'M', 'N', 'O',
      'P', 'Q', 'R', 'S', 'T', 'U', 'V', 'W',
      'X', 'Y', 'Z', '[', '\', ']', '^', ' ',
      '`', 'a', 'b', 'c', 'd', 'e', 'f', 'g',
      'h', 'i', 'j', 'k', 'l', 'm', 'n', 'o',
      'p', 'q', 'r', 's', 't', 'u', 'v', 'w',
      'x', 'y', 'z', '{', '|', '}', '~', del,
       -- u nekim standardima ovdje postoji i nastavak, tj.
       -- karakteri ciji je ASCII kod veci od 127
       );
   type severity level is (note, warning, error, failure);
```

```
type time is range -2147483647 to 2147483647;
      units
         fs;
         ps = 1000 fs;
         ns = 1000 ps;
         us = 1000 ns;
         ms = 1000 us;
         sec = 1000 ms;
         min = 60 sec;
         hr = 60 min;
      end units;
   subtype delay_length is time range 0 fs to time'high;
   impure function now return delay_length;
   subtype natural is integer range 0 to integer'high;
   subtype positive is integer range 1 to integer high;
   type string is array (positive range <>) of character;
   type bit_vector is array (natural range <>) of bit;
   type file_open_kind is (
      read_mode,
     write_mode,
      append mode);
   type file_open_status is (
      open_ok,
      status error,
     name_error,
     mode_error);
   attribute foreign : string;
end standard;
```

Pretvorbe tipova


- pretvorba tipa (*type conversion*) koristi se kad se u istom izrazu različiti tipovi objekata
- rade se pretvorbe koje "imaju smisla" ⇒ tipovi moraju biti "slični"

Primjer 29.

```
-- pretvorba real -> integer
integer(3.14); -- dolazi do pogreske zbog zaokruzivanja
-- pretvorba integer -> real
real(725);
```

Atributi

Pregled atributa prema objektima na koje se odnose



Atributi tipova

• daju informacije o vrijednostima definiranim u tipu

Primjer 30.

```
-- vrijednosti atributa za dane tipove
type Ocjena is range 1 to 5;
-- vrijednosti atributa
      -- Ocjena'left=1
      -- Ocjena'right=5
      -- Ocjena'low=1
      -- Ocjena'high=5
      -- Ocjena'ascending=true
Primjer 31.
-- vrijednosti atributa za dane tipove
type Napon1 is range -1000.0 to 1000.0
   units
      uV;
                       -- mikrovolt
                      -- milivolt
      mV = 1000 uV;
      V = 1000 \text{ mV};
                       -- volt
   end units Napon1;
-- vrijednosti atributa
      -- Napon1'left=-1000.0
      -- Napon1'right=1000.0
      -- Napon1'low=-1000.0
      -- Napon1'high=1000.0
      -- Napon1'ascending=true
      -- Napon1'image(2 mV)="2000 uV"
      -- Napon1'value("2 mV")=2000 uV
```

Primjer 32.

Predefinirani atributi za skalarne tipove objekata


Atribut	Opis	Primjenjiv na tip	
Tip'left	lijeva vrijednost u definiciji tipa	cjelobrojni realni enumeracijski fizikalni	
Tip'right	desna vrijednost u definiciji tipa		
Tip'low	najmanja vrijednost u definiciji tipa		
Tip'high	najveća vrijednost u definiciji tipa		
Tip'ascending	true za rastući interval (to)		
Tip'image(x)	string koji predstavlja x		
Tip'value(s)	vrijednost objekta predstavljena stringom s		
Tip'pos(x)	pozicija vrijednosti x u definiciji tipa		
Tip'val(n)	vrijednosti na n -toj poziciji	cjelobrojni	
Tip'succ(x)	vrijednosti na prvoj većoj poziciji u odnosu na x		
Tip'pred(x)	vrijednosti na prvoj manjoj poziciji u odnosu na x	enumeracijski fizikalni	
Tip'leftof(x)	vrijednosti na prvoj lijevoj poziciji u odnosu na x		
Tip'rightof(x)	vrijednosti na prvoj desnoj poziciji u odnosu na x		

Atributi signala

- postoje dva tipa atributa signala
 - implicitni signali
 - vrijednosti određenih parametara signala

Primjer 33.


Signal'delayed(T)



• Signal'delayed(4 us) predstavlja signal S1 pomaknut za 4 μs

Primjer 34.


Signal'stable(T)



• Signal'stable(3 us) postaje true 3 μs nakon brida (promjene) signala S1

Primjer 35.


Signal'quiet(T)



• **Signal'quiet (1.5 us)** postaje **true** 1.5 μs nakon dodjeljivanja vrijednosti signalu S1

Primjer 36.


Signal'transaction



• **Signal'transaction** mijenja stanje nakon svakog dodjeljivanja vrijednosti signalu S1

Primjer 37.

• atributi koji predstavljaju vrijednosti određenih parametara signala



-- vrijednosti atributa

```
-- Signal'event = false

-- Signal'active = true

-- Signal'last_event = 1 us


-- Signal'last_active = 1 us

-- Signal'last_value = '1'
```

Predefinirani atributi signala

Atribut	Rezultat	Tip rezultata	Opis
Signal'delayed(T)	implicitni signal	isti tip kao Signal	signal pomaknut za vrijeme T (kašnjenje za T)
Signal'stable(T)	implicitni signal	boolean	true ako se tokom vremena T nije dogodila PROMJENA vrijednosti signala
Signal'quiet(T)	implicitni signal	boolean	true ako tokom vremena T nije bilo DODJELJIVANJE vrijednosti signalu (<=)
Signal'transaction	implicitni signal	bit	alternira vrijednosti (toggle) '0' i '1' svaki put kad se signalu dodijeli vrijednost
Signal'event	skalar	boolean	true ako se u promatranom trenutku dogodila PROMJENA vrijednosti signala
Signal'active	skalar	boolean	true ako se u promatranom trenutku dogodilo DODJELJIVANJE vrijednosti signalu
Signal'last_event	vrijeme	time	vrijeme prije kojeg je došlo do posljednje PROMJENE vrijednosti signala
Signal'last_active	vrijeme	time	vrijeme prije kojeg je došlo do posljednjeg DODJELJIVANJA vrijednosti signalu
Signal'last_value	skalar	isti tip kao Signal	vrijednost signala prije njegove posljednje promjene

Građa VHDL modela



Osnovni oblik deklaracija entiteta

- služi za vanjski opis priključaka
- ne govori ništa o funkcionalnosti entiteta


Osnovni oblik deklaracije entiteta:

```
entity ImeEntiteta is
   port (
        ImePina1: ModPina1 TipPina1:= PocetnoStanje1;
        ImePina2, ImePina3: ModPina23 TipPina23:= PocetnoStanje23;
        -- itd.
        ImePinaN: ModPinaN TipPinaN:= PocetnoStanjeN -- bez ;
        );
end entity ImeEntiteta;
```

ModPina može biti

in
out
inout
buffer

Primjer 38.



```
-- deklaracija entiteta
```

```
entity Sklop1 is
    port ( A, B : in bit;
        CLK : in bit;
    Q : out bit;
    Q_N : out bit);
end entity Sklop1;
```

Arhitektura

- opisuje unutrašnjost sustava
- razlikujemo dva pristupa pisanju arhitektura (vidi uvodna poglavlja)
 - opis ponašanja (behavioral modeling)
 - ⇒ temeljen na ravnopravnim jednadžbama i slijednom opisu
 - opis veza između podsustava (structural modeling)
 - ⇒ opis strukture (lista spajanja, *net-list*)


Osnovna građa arhitekture

```
-- Oblik arhitekture koja predstavlja opis ponasanja sustava.
architecture ImeArhitekture of ImeEntiteta is
   -- deklaracije lokalnih tipova i objekata
         -- tipova
         -- konstanti
         -- signala
         -- komponenata
         -- itd.
         -- NE MOGU SE DEKLARIRATI varijable
begin
   -- Opis sustava.
   -- Linije u ovom bloku predstavljaju RAVNOPRAVNE jednadzbe.
   -- Npr.:
         -- dodjeljivanje vrijednosti signalu
         -- proces
         -- blok
         -- opis spajanja komponente
         -- poziv potprograma
         -- zahtjev za provjeru
end architecture ImeArhitekture;
```

Vočiti

- arhitektura predstavlja niz ravnopravnih jednadžbi (izraza)
 - ⇒ IZVRŠAVAJU SE PARALELNO
 - ⇒ redoslijed jednadžbi (izraza) u tijelu arhitekture je PROIZVOLJAN
- opis strukture je također građen od ravnopravnih jednadžbi (izraza)

Primjer 39.



```
-- arhitektura koja opisuje ponasanje sklopa
architecture OpisPonasanja of Sklop1 is
    signal B_N, F1: bit;
begin
-- jednadzbe i proces obraduju se PARALELNO

B_N <= not B;

F1 <= A and B_N;

process (CLK) is -- za proces vidi slijedeca poglavlja begin
    if ( CLK='1' ) then
        Q <= F1;
        Q_N <= not F1;
    end if;
end process;
end architecture OpisPonasanja;</pre>
```

Proces


- služi za opis funkcionalnosti
- proces se izvodi slijedno

Osnovna građa procesa

```
-- Oblik procesa.
labela: process (AktivacijskiSignal1, AS2, ...) is
           -- deklaracije lokalnih tipova i objekata
                -- tipova
                -- konstanti
                -- varijable
                -- itd.
                -- NE MOGU SE DEKLARIRATI signali
        begin
           -- Opis procesa.
           -- Linije u ovom bloku su SLIJEDNI izrazi.
           -- Npr.:
                -- dodjeljivanje vrijednosti signalu
                -- dodjeljivanje vrijednosti varijabli
                -- uvjeti
                -- petlje
                -- odgoda izvrsavanja
                -- poziv potprograma
                -- zahtjev za provjeru
        end process labela;
```

- aktiviranje procesa
 - ako postoji aktivacijska lista (sensitivity-list)
 - ⇒ krene automatski na početku simulacije
 - ⇒ kad dođe do kraja, proces stane i čeka novu aktivaciju (odgađanje (suspend))
 - ⇒ nova aktivacija je promjena vrijednosti barem jednog aktivacijskog signala
 - ako ne postoji aktivacijska lista
 - ⇒ krene automatski na početku simulacije
 - ⇒ stane kad naiđe na uvjet za odgodu ,"wait uvjet"
 - ⇒ kad se ispuni uvjet, nastavi dalje
 - ⇒ kad dođe do kraja, krene iz početka

Primjer 40.



```
-- deklaracija entiteta
entity D_Bistabil is
   port ( D : in bit;
          CLK: in bit;
             : out bit;
          Q_N : out bit);
end entity D_Bistabil;
-- primjer arhitekture koja koristi proces
architecture PonasanjeDB of D_Bistabil is
begin
   process (CLK) is
                                             odgoda do
      -- lokalna varijabla
                                            promjene CLK
      variable TEMP: bit;
   begin
                                               CLK=1
      -- slijedni izraz 1
      if CLK='1' then
         TEMP := D;
                                                  TEMP zadržava
                                       TEMP=D
      end if;
                                                    staro stanje
      -- slijedni izraz 2
      Q \leftarrow TEMP;
                                              postavi Q
      -- slijedni izraz 3
                                             postavi Q N
```

end architecture PonasanjeDB;


Q_N <= not TEMP;

end process;

Što će učiniti simulator?

```
process (CLK) is
    -- lokalna varijabla
    variable TEMP: bit;
begin
    -- slijedni izraz 1
    if CLK='1' then
        TEMP := D;
    end if;
    -- slijedni izraz 2
    Q <= TEMP;
    -- slijedni izraz 3
    Q_N <= not TEMP;</pre>
```

end process;



Uočiti

- kad se promijeni bilo koji argument procesa <u>sve</u> jednadžbe se "računaju" u <u>tom</u> trenutku, redom kojim su napisane
- pritom se vrijednosti varijabli mijenjaju u trenutku promjene (:=), a signala nakon vremena Δ (<=)

Napomene

- proces mora imati ili aktivacijsku listu ili barem jedan wait, ali NE OBOJE
- lokalne varijable zadržavaju staru vrijednost pri ponovnom aktiviranju procesa

Slijedni izrazi

- ispitivanje uvjeta
- odgoda izvršavanja
- petlje

Ispitivanje uvjeta

- if naredba
- case naredba

Ispitivanje uvjeta pomoću if naredbe

- koristi se za ispitivanje uvjeta
- uvjet može biti složen

Sintaksa **if** naredbe

Primjer 41.

Napisati VHDL model dvopoložajnog regulatora s histerezom, koji se koristi za regulaciju temperature. Ulazi u model su željena temperatura, izmjerena temperatura i histereza, a izlaz iz modela je kontrolni signal kojim se uključuje grijanje.

```
-- Dvopolozajni regulator temperature s histerezom
entity RegulatorTemperature is
   port (ZeljenaT, MjerenaT, Histereza: in integer;
         Grijanje: out bit);
end entity RegulatorTemperature;
architecture PrincipRada1 of RegulatorTemperature is
begin
   process (ZeljenaT, MjerenaT, Histereza) is
   begin
      if MjerenaT<=(ZeljenaT-Histereza) then</pre>
                                                  -- donji prag
         Grijanje <= '1';</pre>
      elsif MjerenaT>=(ZeljenaT+Histereza) then -- gornji prag
         Grijanje <= '0';</pre>
      end if;
   end process;
end architecture PrincipRada1;
```

Napomene:

- izraz koji se ispituje (BooleanIzraz) mora kao rezultat vraćati tip boolean
- elsif i else su opcionalni
- ugnježđivanje **if** naredbi je dozvoljeno, ali se ne preporučuje u fizički ostvarivim modelima
- naredbom **if-elsif** ispituju se redom uvjeti; kad se naiđe na PRVI istinit (**true**), izvrše se odgovarajući slijedni izrazi, te prekine ispitivanje preostalih uvjeta

Ispitivanje uvjeta pomoću case naredbe

- koristi se za ispitivanje rezultata jedne operacije
- različiti rezultati uzrokovat će različite akcije

Sintaksa case naredbe

```
labela: case Izraz is -- labela nije obavezna

when Izbor1 => -- ekvivalentno Izraz=Izbor1
-- slijedni izrazi

when Izbor2 => -- slijedni izrazi

when Izbor3 => -- slijedni izrazi

-- itd.

when others => -- when others nije obavezno
-- slijedni izrazi

end case labela;
```

- znak => označava preusmjeravanje (redirection) na željene slijedne izraze
- ako pojedini slučaj izbora "ne radi ništa", tj. ne sadrži slijedne izraze, koristi se slijedni izraz null

```
when Izbor2 =>
   null;
when Izbor3 =>
   -- slijedni izrazi
```

Primjer 42.

Napisati VHDL model dekodera za pogon 7-segmentnog pokaznika ako se na njemu žele prikazivati dekadske znamenke. Pretpostaviti da su znamenke predstavljene BCD kodom.

```
-- Dekoder BCD u 7-segmentni pokaznik
entity bcd2pokaznik is
   port (BCD
                    : in
                           integer range 0 to 9;
          Pokaznik: out integer range 0 to 127);
end entity bcd2pokaznik;
architecture PrincipRada2 of bcd2pokaznik is
begin
   process (BCD) is
   begin
      case BCD is
                                         -- 1111110
          when 0 => Pokaznik<=126;</pre>
          when 1 => Pokaznik<=12;</pre>
                                         -- 0001100
          when 2 => Pokaznik<=91;</pre>
                                         -- 1011011
          when 3 => Pokaznik<=31;</pre>
                                         -- 0011111
          when 4 => Pokaznik<=37;</pre>
                                         -- 0100101
          when 5 => Pokaznik<=55;</pre>
                                         -- 0110111
          when 6 => Pokaznik<=119;</pre>
                                         -- 1110111
          when 7 => Pokaznik<=28;</pre>
                                         -- 0011100
                                         -- 1111111
          when 8 => Pokaznik<=127;</pre>
          when 9 => Pokaznik<=63;</pre>
                                         -- 0111111
      end case;
   end process;
end architecture PrincipRada2;
```

Primjer 43.

Napisati VHDL model cjelobrojne aritmetičke jedinice procesora kojom se izvršavaju zbrajanje, oduzimanje, množenje i dijeljene. Pretpostaviti da je enumeracijski tip koji opisuje skup instrukcija procesora deklariran u odgovarajućem paketu.

```
-- cjelobrojna aritmeticka jedinica
-- ovaj tip nalazi se u korisnikovom paketu:
-- type SkupInstrukcija is (LOAD, ADD, SUB, MUL, DIV, NOP, STORE);
entity aritmeticka_jedinica is
   port (Instrukcija : in SkupInstrukcija;
                      : in integer;
         Rezultat
                    : out integer);
end entity aritmeticka_jedinica;
architecture PrincipRada3 of aritmeticka_jedinica is
begin
   process (Instrukcija) is
   begin
      case Instrukcija is
         when ADD => Rezultat<=A+B;</pre>
         when SUB => Rezultat<=A-B;</pre>
         when MUL => Rezultat<=A*B;</pre>
         when DIV => Rezultat<=A/B;</pre>
         when NOP => null;
                               -- ne radi nista
                                 -- ne radi nista
         when others => null;
      end case;
   end process;
end architecture PrincipRada3;
```

Napomene

- slijedni izrazi mogu se koristiti samo UNUTAR PROCESA
- ako se umjesto **case** koristi **if**, rezultat će funkcijski biti isti, ali se može razlikovati vrijeme potrebno za simulaciju
- ⇒ prije početka rada s nekim paketom potrebno se je upoznati sa svojstvima tog paketa

Odgoda izvršavanja

- koristi se za odgađanje procesa do ispunjenja zadanog uvjeta
- nakon odgode proces nastavlja s izvršavanjem

Oblici i sintaksa wait naredbe

Primjer 44.

```
wait for 10 ns; -- cekaj 10 ns
wait on A, B; -- cekaj do promjene stanja signala A ili B
wait until RESET='0'; -- cekaj dok RESET postane neaktivan
wait; -- cekaj zauvijek

-- Cekaj do promjene stanja signala CLK,
-- uz uvjet da u trenutku promjene CLKEN bude jednak 1.
wait on CLK until CLKEN='1';


-- Cekaj do promjene stanja signala Ulaz42.
-- Ako se promjena ne dogodi u narednih 10 ms, idi dalje.
wait on Ulaz42 for 10 ms;

-- Cekaj do promjene stanje signala Ulaz42, uz uvjet
-- da u trenutku promjene ENABLE bude jednak 1.
-- Ako se promjena ne dogodi u narednih 10 ms, idi dalje.
wait on Ulaz42 until ENABLE='1' for 10 ms;
```

Primjer 45.

Pomoću odgovarajućeg procesa modelirati izvor signala takta frekvencije 20 MHz.

```
process is
begin
   TAKT <= '0';
   wait for 25 ns;
   TAKT <= '1';
   wait for 25 ns;
end process;</pre>
```




Primjer 46.

```
-- proces bez aktivacijske liste mora imati barem jedan wait
process is
begin
    -- slijedni izrazi
    wait on A, B; -- aktivacijski signali ne idu u zagrade
end process;
-- gornji proces ekvivalentan je slijedecem procesu
process (A, B) is
begin
    -- slijedni izrazi
end process;
```

Primjer 47.

Napisati VHDL model D bistabila opisanog slijedećom tablicom istinitosti

D	CE	CLK	Qn	$\overline{\mathrm{Q}}_{\mathrm{n}}$
X	0	X	Q_{n-1}	\overline{Q}_{n-1}
0	1	\uparrow	0	1
1	1	\uparrow	1	0



```
-- Referentni model D_Bistabila s kontrolom upisa
entity D_Bistabil is
    port ( D
               : in bit;
                            -- Clock Enable
           CE : in bit;
           CLK : in bit;
               : out bit;
           Q_N : out bit );
end entity D_Bistabil;
architecture bistabil_s_CE of D_Bistabil is
begin
   process is
   begin
      Q
          \leq D;
      Q_N <= not D;
      wait on CLK until (CLK='1' and CE='1');
   end process;
end architecture bistabil_s_CE;
```

Napomene:

- wait for se koristi u generiranju ispitnog okruženja
- wait for se ne koristi u opisu sklopovlja
 - ⇒ ova naredba vremenski suspendira proces, a ne "gasi" sklop

Petlje

- tipovi petlji
 - *loop* beskonačna petlja
 - for loop petlja s određenim brojem prolaza
 - while loop petlja s ispitivanjem uvjeta

Loop - beskonačna petlja

Osnovni oblik beskonačne petlje

Primjer 48.

Napisati VHDL model generatora adresa za prozivnu tabelu (*look-up-table*). Generator na svom izlazu daje 16-bitnu adresu koja ponovo kreće od 0 nakon što dođe do posljednje adrese. Povećanje adrese izvesti na rastući brid signala takta.

```
entity GeneratorAdresa is
             : in bit;
   port ( CLK
         -- 16 bitna ROM adresa
         Adresa : out integer range 0 to 65535
       );
end entity GeneratorAdresa;
architecture GA ReferentniModel of GeneratorAdresa is
begin
   process is
      variable Brojac: integer range 0 to 65535:=0;
   begin
      100p
         wait on CLK until (CLK='1'); -- cekaj rastuci brid CLK
         Adresa <= Brojac;
         Brojac:=Brojac+1; -- novo stanje programskog brojila
                            -- nakon 65535 slijedi 0
      end loop;
   end process;
end architecture GA_ReferentniModel;
```

For loop - petlja s određenim brojem prolaza

Osnovni oblik petlje

for I in 15 downto 0 loop -- I poprima vrijednosti od 15 do 0
 -- slijedni izrazi
end loop;

Primjer 50.

end loop;

Uočiti

- Parametar ne treba eksplicitno deklarirati
- tip parametra određen je DISKRETNIM intervalom koji slijedi nakon in
- parametar se ne može mijenjati unutar petlje (ponaša se kao konstanta)

While loop - petlja s određenim brojem prolaza

Osnovni oblik petlje

- petlja se izvršava dok je **Uvjet** ispunjen
- Uvjet je izraz koji daje tip boolean
- unutar petlje može se mijenjati neki parametar koji sačinjava uvjet

Primjer 51.

Exit - izlaz iz petlje

Sintaksa exit naredbe -- bezuvjetni izlaz iz petlje exit; exit labela; -- uvjetni izlaz iz petlje exit when Uvjet; exit labela when Uvjet; • **Uvjet** je izraz koji daje tip **boolean** Primjer 52. -- Ilustracija izlaska iz jedne ili vise petlji -- Ilustracija upotrebe labela petlja1: loop exit; -- izadi iz petlje pet1ja2: loop exit; -- izadi samo iz unutrasnje petlje exit when C>0; -- ako je C>0, izadi iz unutrasnje petlje exit petlja1; -- izadi iz vanjske i unutrasnje petlje exit petlja1 when C>0; -- ako je C>0, izadi iz obje petlje

end loop petlja2;

end loop petlja1;

nastavak: A<=B;</pre>

-- itd.

Napomena

• exit se može primijeniti na sve oblike petlji (loop, for loop i while loop)

Uočiti

• slijedeći izrazi su ekvivalentni

```
exit when Uvjet;
if Uvjet
    exit;
end if;
```

• izlaziti se može iz jedne ili više petlji istovremeno

Next - prekid tekućeg prolaza petlje

• next prekida tekući prolaz petlje i započinje novi prolaz

Sintaksa next naredbe

```
-- bezuvjetni prekid prolaza
next;
next labela;
-- uvjetni prekid prolaza
next when Uvjet;
next labela when Uvjet;
```

• Uvjet je izraz koji daje tip boolean

Primjer 53.

Napomena

• treba IZBJEGAVATI prekid prolaza više petlji istovremeno (nepregledno je !!!)

Uočiti

• slijedeći izrazi su ekvivalentni

```
next when Uvjet;
if Uvjet
   next;
end if;
```

• next i exit imaju "jednaku" sintaksu

Kašnjenje

- Δ kašnjenje
- kašnjenje tipa inertial
- kašnjenje tipa transport

Kašnjenje tipa inertial

• služi za modeliranje kašnjenja digitalnih sklopova


Sintaksa kašnjenja tipa inertial

```
-- izlazni signal jednak je ulaznom zakasnjenom za Vrijeme
-- izlazni signal "potisnut" je ako je impuls kraci od Vrijeme
IzlazniSig <= inertial UlazniSig after Vrijeme;
-- rijec inertial moze se izostaviti
IzlazniSig <= UlazniSig after Vrijeme;
-- izlazni signal jednak je ulaznom zakasnjenom za Vrijeme
-- izlazni signal "potisnut" je ako je impuls kraci od Vrijeme1
IzlazniSig <= reject Vrijeme1 inertial UlazniSig after Vrijeme;</pre>
```

Primjer 54.

```
-- pretpostavka da su A i B signali tipa bit process (A) is begin
```

B <= inertial not A after 10 ns;
end process;</pre>




Primjer 55.

-- pretpostavka da su A i B signali tipa bit

```
process (A) is
begin
```

B <= reject 5 ns inertial not A after 10 ns;
end process;</pre>



Uočiti

- kašnjenje tipa inertial ne "propušta" prekratke impulse
 ⇒ događaji moraju biti razmaknuti u vremenu više nego što je specificirano vrijeme
- slijedeći izrazi su ekvivalentni

```
B <= A after 10 ns;
B <= inertial A after 10 ns;
B <= reject 10 ns inertial A after 10 ns;</pre>
```

• kašnjenje za Δ se podrazumijeva

• stanje signala B u trenutku t=0 određeno je inicijalnim stanjem (*default*) enumeracijskog tipa (u ovom slučaju je to bit)

Kašnjenje tipa transport

• "obično" kašnjenje; izlaz kasni za ulazom određeno vrijeme

Sintaksa kašnjenja transport

```
-- izlazni signal jednak je ulaznom zakasnjenom za Vrijeme
-- nema potiskivanja bez obzira koliko su kratki impulsi
```


IzlazniSignal <= transport UlazniSignal after Vrijeme;</pre>

Primjer 56.

-- pretpostavka da su A i B signali tipa bit

```
process (A) is
begin
```


B <= transport not A after 10 ns;
end process;</pre>



• obrada međusobno proturječnih zahtjeva

Primjer 57.

```
-- tHL razlicito od tLH
-- pretpostavka da su A i B signali tipa bit
process (A) is
begin
   if A='1' then
        B <= transport not A after 10 ns; -- tHL
else
        B <= transport not A after 15 ns; -- tLH
end if;
end process;</pre>
```



Zahtjevi za provjeru

- služe za provjeru ispravnosti dizajna
 - funkcijska provjera
 - provjera vremenskih odnosa

Sintaksa zahtjeva za provjeru

- ako je **BooleanIzraz=false**, ispisuje se poruka i greška opisuje odgovarajućom težinom (vidi tip **severity_level**)
- ako je izostavljen report, ispisuje se "Assertion violation."
- ako je izostavljen severity, uzima se severity error
- simulator se može podesiti da prekine simulaciju ovisno o postavljenoj vrijednosti **TezinaGreske**


Zahtjev za provjeru može biti izveden kao

- dio procesa, tj. kao slijedni izraz
- jedna od ravnopravnih jednadžbi

Primjer 58.

Napisati VHDL model D bistabila opisanog slijedećom tablicom istinitosti

S	R	D	CLK	Qn	$\overline{\mathbf{Q}}_{\mathbf{n}}$
0	0	0	↑	0	1
0	0	1	↑	1	0
0	1	X	↑	0	1
1	0	X	↑	1	0
1*	1*	X	↑		



```
entity Bistabil is
   port ( CLK, D, R, S: in bit;
          Q, Q_N: out bit );
end entity Bistabil;
architecture OpisRada of Bistabil is
begin
   process is
   begin
      assert (not(R='1' and S='1')) -- assert kao dio procesa
         report "Zabranjena kombinacija na bistabilu!"
         severity ERROR;
      if R='1' then
                           -- "reset" bistabila
         Q <= '0';
         Q_N <= '1';
      elsif S='1' then
                           -- "set" bistabila
            <= '1';
         Q_N <= '0';
                           -- upis u bistabil
             <= D;
         Q_N \ll not D;
      end if;
      wait until CLK='1';
      -- isto sto i wait on CLK until CLK='1';
   end process;
end architecture OpisRada;
```

^{*} zabranjena kombinacija


Primjer 59.

U VHDL model dekodera za pogon 7-segmentnog pokaznika ugraditi provjeru pojave nule.

```
entity bcd2pokaznik is
   port (BCD
                    : in
                         integer range 0 to 9;
          Pokaznik: out integer range 0 to 127);
end entity bcd2pokaznik;
architecture PrimjerBCD of bcd2pokaznik is
begin
   -- assert kao ravnopravan izraz
   assert (not (BCD=0))
      report "Pojavio se BCD broj jednak nuli!"
      severity NOTE;
   process (BCD) is
   begin
      case BCD is
          when 0 => Pokaznik<=126;</pre>
                                         -- 1111110
         when 1 => Pokaznik<=12;</pre>
                                         -- 0001100
         when 2 => Pokaznik<=91;</pre>
                                         -- 1011011
         when 3 => Pokaznik<=31;</pre>
                                         -- 0011111
         when 4 => Pokaznik<=37;</pre>
                                         -- 0100101
         when 5 => Pokaznik<=55;</pre>
                                         -- 0110111
         when 6 => Pokaznik<=119;</pre>
                                         -- 1110111
         when 7 => Pokaznik<=28;</pre>
                                         -- 0011100
         when 8 => Pokaznik<=127;</pre>
                                         -- 1111111
         when 9 => Pokaznik<=63;</pre>
                                         -- 0111111
      end case;
   end process;
end architecture PrimjerBCD;
```

Složeni tipovi objekata

Pregled tipova



- polje skup objekata istog tipa
 - ⇒ npr. polje integera, polje bitova, i sl.
- zapis skup objekata različitog tipa
 - ⇒ npr. vrijeme, integer, bit

Polja

- prema dimenziji
 - jednodimenzionalna polja
 - višedimenzionalna polja
- prema veličini
 - neograničena polja
 - ograničena polja

Deklaracija tipa koji predstavlja OGRANIČENO POLJE:

```
type ImeTipa is
    array (TipIndeksa range DoGr to GoGr) of TipElementa;

type ImeTipa is
    array (TipIndeksa range GoGr downto DoGr) of TipElementa;
```

- **DoGr** i **GoGr** predstavljaju donju i gornju graničnu vrijednost indeksa
- TipIndeksa mora odgovarati DISKRETNOM SKALARNOM TIPU

Primjer 60.

Primjer 61.

• podaci se mogu unositi

```
B"0101_0101" -- binarno
O"77" -- oktalno
X"8F" -- heksadecimalno
```

Primjer 62.

• slično se radi i za ostale tipove polja

Primjer 63.

```
-- deklaracija tipa polja, ako je indeks ENUMERACIJSKOG tipa
type Ulazi is (UL0,UL1,UL2,UL3,UL4);
type BrojacImpulsa is
    array (Ulazi range UL2 to UL4) of natural;

variable BrojImpulsa: BrojacImpulsa;

BrojImpulsa(UL4) := 0;
BrojImpulsa(UL2) := BrojacImpulsa(UL2)+1;
```

Primjer 64.

Napisati VHDL model ROM memorije koja sadrži 16 riječi širine 8 bitova. Pretpostaviti da su izlazna pojačala na podatkovnim linijama uvijek otvorena.

• slučaj koji obuhvaća stanje visoke impedancije podatkovnih linija izvodi se pomoću priključaka tipa **std_logic** (vidi daljnji tekst)

Deklaracija tipa koji predstavlja NEOGRANIČENO POLJE:

```
type ImeTipa is
    array (TipIndeksa range <>) of TipElementa;
```

- TipIndeksa mora odgovarati DISKRETNOM SKALARNOM TIPU
- oznaka <> označava da će range biti definiran kasnije (npr. u deklaraciji varijable)

Primjer 65.

```
-- deklaracija tipova koji predstavljaju neogranicena polja
type BlokBitova is
    array (natural range <>) of bit;

type BlokBajtova is
    array (natural range <>) of integer range 0 to 255;

-- deklaracija varijabli

variable UlazniRegistar: BlokBitova(0 to 7);
    -- varijabla UlazniRegistar je polje od 8 bitova:
    -- UlazniRegistar(0),...,UlazniRegistar(7)
variable Stog: BlokBajtova(15 downto 0);
    -- varijabla Stog je polje od 16 bajtova:
    -- Stog(15),..., Stog(0)
```

Predefinirani tipovi polja

```
-- ovaj tip deklariran je u bilioteci STD, paketu STANDARD
type string is array (positive range <>) of character;
type bit_vector is array (natural range <>) of bit;
-- ovaj tip deklariran je u bilioteci IEEE,
-- paketu std_logic_1164
type std_ulogic_vector is
    array (natural range <>) of std_ulogic;
```

Uočiti

- polja su opisana pomoću
 - indeksa
 - elemenata
- indeksi mogu biti BILO KOJEG SKALARNOG TIPA
- elementi mogu biti BILO KOJEG TIPA

Atributi polja

• Predefinirani atributi jednodimenzionalnih polja

Atribut	Opis	
Tip'left	lijeva granica vrijednosti indeksa	
Tip'right	desna granica vrijednosti indeksa	
Tip'low	najmanja vrijednost indeksa	
Tip'high	najveća vrijednost indeksa	
Tip'range	interval indeksa	
Tip'reverse_range	reverzirani interval indeksa	
Tip'length	broj elemenata indeksa	
Tip'ascending	true za rastući interval (to)	

• atributi mogu biti primijenjeni ne samo na tip nego i na objekt

Primjer 66.

Rad s komponentama

- služi za spajanje prethodno definiranih komponenata
- "ugradnja" komponente u model sastoji se od
 - deklaracije komponente (component declaration)
 - liste spajanja komponente (component instantiation)

Osnovna sintaksa spajanja komponente u model


```
architecture SintaksaSpojaKomponente of X is

.
.
.- DEKLARACIJA KOMPONENTE
.- Ako se deklaracija nalazi u paketu koji je ukljucen
.- kroz neku od biblioteka, ova deklaracija se izostavlja.
component ImeKomponente
    port(OpisPrikljucaka);
end component;
.
.
begin
.
.
.- SPAJANJE KOMPONENTE
labela: component ImeKomponente port map (ListaSpajanja);
.
end architecture SintaksaSpojaKomponente;
```

Primjer 67.


Napisati VHDL model 3-bitnog sinkronog brojila s kontrolom upisa i sinkronim brisanjem. Koristiti strukturni stil, uz korištenje postojećeg T-bistabila i dvoulaznih I vrata. Dani su shema sklopa i tablica istine T-bistabila.

Т	R	CE	CLK	Qn	$\overline{\mathrm{Q}}_{\mathrm{n}}$
X	1	X	\uparrow	0	1
X	0	0	X	Q_{n-1}	$\overline{\mathbf{Q}}_{n-1}$
0	0	1	↑	Q_{n-1}	\overline{Q}_{n-1}
1	0	1	↑	\overline{Q}_{n-1}	Q _{n-1}



-- deklaracija brojila

```
entity Sinkrono_brojilo is
   port ( CE : in bit;
        CLK : in bit;
        R : in bit;
        B : out bit_vector(2 downto 0) ); -- B(2) je MSB
end entity Sinkrono_brojilo;
```




```
-- arhitektura brojila
architecture Brojilo_3b of Sinkrono_brojilo is
   component T_Bistabil
                               -- radi na rastuci brid CLK
      port ( T
                 : in bit;
                 : in bit;
                              -- CLK Enable
             CE
             C
                 : in bit;
             R
                 : in bit;
             Q
                 : out bit;
             Q_N : out bit );
   end component;
   component AND2
      port ( A, B : in bit;
                  : out bit );
   end component;
   signal S1: bit;
   signal Q : bit vector(2 downto 0); -- Q(2) je MSB
begin
   A0: component AND2 port map (Q(0),Q(1),S1);
          -- labele su ovdje obavezne
   T0: component T_Bistabil port map ('1', CE, CLK, R, Q(0), open);
          -- open znaci da prikljucak nije spojen
   T1: component T_Bistabil port map (Q(0),CE,CLK,R,Q(1),open);
   T2: component T_Bistabil port map (S1,CE,CLK,R,Q(2),open);
   B \le Q;
end architecture Brojilo_3b;
```

• drugi način spajanja komponente (preglednije)

DIZAJN DIGITALNOG SKLOPOVLJA POMOĆU JEZIKA VHDL

Postupak razvoja



Dizajn digitalnog sustava

⇒ tokom razvoja potrebno je izraditi slijedeće VHDL modele

- referentni model (Behavioral Model)
- ispitno okruženje (*Test Bench*)
- fizičko ostvariv model (Register Transfer Level Model, RTL model)
- isto ispitno okruženje koristi se za referentni i RTL model
- deklaracija entiteta za referentni i RTL model MORA biti jednaka
- RTL model će poslužiti za realizaciju
 - ⇒ koristiti priključke tipa **std_ulogic** ili ekvivalentne subtipove

Primjer 68.

Potrebno je "razviti" sklop invertora ako je on zadan statičkim i dinamičkim karakteristikama.

Input: A	Output: A_N		
1	0		
0	1		

parameter	min max		unit	
tpLH	0	15	ns	
tpHL	0	10	ns	

Referenti model

- piše se na visokom stupnju apstrakcije
- ne vodi računa o stvarnom sklopovlju
- vrlo rijetko se može izravno implementirati

```
-- *************** KONTEKST ****************
-- ovo treba jer je tu deklariran tip std_ulogic
library IEEE;
                            -- biblioteka
use IEEE.STD_LOGIC_1164.all; -- jedan paket iz IEEE biblioteke
-- Bilioteka STD, paket STANDARD i TEXTIO su uvijek ukljuceni,
-- pa ih ne treba ovdje navoditi.
-- *********** DEKLARACIJA ENTITETA ***************
entity Invertor is
   port ( A : in std_ulogic;
          A_N : out std_ulogic );
end entity Invertor;
-- ************** ARHITEKTURA ***************
architecture REFERENTNI_MODEL of Invertor is
   constant tpLH_typ: time := 10 ns; -- prosjecna propagacija
   constant tpHL_typ: time := 5 ns; -- prosjecna propagacija
begin
  process (A) is
   begin
     case A is
        when '0' =>
           A_N <= inertial (not A) after tpLH_typ;</pre>
        when 'L' =>
           A_N <= inertial (not A) after tpLH_typ;
        when '1' =>
           A_N <= inertial (not A) after tpHL_typ;
        when 'H' =>
           A_N <= inertial (not A) after tpHL_typ;</pre>
        when others =>
           A N \le 'X';
     end case;
   end process;
end architecture REFERENTNI_MODEL;
```

Uočiti


- propagacije u referentnom modelu nemaju utjecaj na funkciju
- propagacije se često dodaju zbog lakšeg uhodavanja ispitnog okruženja

Ispitno okruženje

• Nicklaus Wirth (computer scientist):

"Testing can reveal the presence of bugs, not their absence."

Spoj ispitnog okruženja i testirane komponente



Ispitno okruženje sadrži

- specifikaciju zahtjeva
- generiranje pobudnog signala
- spajanje (ugradnja) sustava koji testiramo
- provjeru ispravnosti

```
-- ***************** ARHITEKTURA *****************
architecture ProvjeraRada of Invertor_TB is
   component Invertor
   port ( A : in std_ulogic;
          A_N : out std_ulogic );
   end component;
   signal D, D N: std ulogic;
   -- ====== SPECIFIKACIJA ZAHTJEVA. =======
   constant tpLH_max: time := 15 ns; -- maksimalna propagacija
   constant tpHL_max: time := 10 ns; -- maksimalna propagacija
begin
   -- ====== GENERIRANJE POBUDNOG SIGNALA. =======
   D <= '0','1' after 40 ns,
        '0' after 100 ns, '1' after 150 ns,
        '0' after 210 ns, '1' after 290 ns;
   -- === SPAJANJE KOMPONENTE (SUSTAVA) KOJA SE TESTIRA. ===
   -- Mora postojati labela uut sto znaci Unit Under Test.
   uut:component Invertor port map (D, D_N);
   -- ====== PROVJERA ODZIVA TESTIRANE KOMPONENTE. ======
                    trajanja '0' i '1' u pobudnom signalu su
   -- PRETPOSTAVKA:
                     puno veca od propagacija
   process (D_N) is
   begin
      if ((D N = '1') or (D N = 'H')) then
         assert ( D'last_event <= tpLH_max )</pre>
            report "Propagacija L->H je veca od dopustene!"
            severity FAILURE;
      elsif ((D_N = '0') \text{ or } (D_N = 'L')) then
         assert ( D'last event <= tpHL max )</pre>
            report "Propagacija H->L je veca od dopustene!"
            severity FAILURE;
      end if;
   end process;
end architecture ProvjeraRada;
```

Uočiti

- entitet ispitnog okruženja nema ulaznih niti izlaznih priključaka
- ispitivana komponenta MORA imati labelu "uut" ("dut" ili sl. ovisi o simulatoru)
- ispitivanje odziva se izvodi pomoću naredbe assert
- isto ispitno okruženje koristi se i za testiranje RTL modela

Fizički ostvariv model

- primarna namjena je implementacija
- razmjerno nizak stupanj apstrakcije
- kod pisanja RTL modela sagledavaju se konkretni zahtjevi koje postavlja tehnologija
- podložan intenzivnoj optimizaciji tokom razvoja

```
__ ***************** KONTEKST *****************
-- ovo treba jer je tu deklariran tip std_ulogic
library IEEE;
use IEEE.STD_LOGIC_1164.all;
-- Bilioteka STD, paket STANDARD i TEXTIO su uvijek ukljuceni,
-- pa ih ne treba ovdje navoditi.
 entity Invertor is
   port ( A
           : in std_ulogic;
        A_N : out std_ulogic );
end entity Invertor;
 architecture RTL MODEL of Invertor is
begin
  A_N \le not A;
end architecture RTL_MODEL;
```


Napomene

- U praksi je referentni model jednostavniji i lakši za razumijevanje nego RTL model. Ovdje to nije slučaj jer se radi o trivijalnom primjeru.
- Kod kombinacijskih funkcija referentni i RTL model ne razlikuju se bitno.

Pogon signal iz više izvora

Problem

Kako odrediti vrijednost signala kad "istu žicu pogoni više sklopova"?



```
architecture Ilustracija of VisestrukiIzvor is
begin
   .
   .
   .
   .-- dva "driver-a" pogone jedan signal
   E <= A or B;
   ...E <= C and D;
   .
   .
end architecture Ilustracija;</pre>
```

Rješenje

- da bi se odredila vrijednost signala E, potrebno je definirati takozvanu
 rezolucijsku funkciju
- ⇒ više o rezolucijskim i drugim funkcijama vidi kasnija poglavlja
- do sada smo spominjali enumeracijske tipove iz IEEE Standarda 1164

• IEEE Standard 1164 sadrži i slijedeće enumeracijske tipove

```
-- ovi tipovi deklarirani su u bilioteci IEEE,
-- paketu std_logic_1164

subtype std_logic is resolved std_ulogic;

type std_logic_vector is array ( natural range <>) of std_logic;

⇒ ovi nazivi imaju slijedeće značenje

std_logic => Standard Unresolved Logic

std_logic_vector => Standard Unresolved Logic Vector
```

Što znači "resolved"?

- resolved je ime rezolucijske funkcije
- funkcija **resolved** je deklarirana i definirana na slijedeći način:

```
-- deklaracija
function resolved ( s : std_ulogic_vector ) return std_ulogic;
```

funkcija resolved prema tabeli određuje vrijednost signala koji se pogoni iz više izvora

```
constant resolution_table : stdlogic_table := (
                     1
                          Z
                                        Н
                               W
                                    L
    ( 'ט', 'ט', 'ט', 'ט', 'ט', 'ט',
                              יטי,
                                   יטי,
                                        יטי,
                                               ), --
                        'X',
               'X',
    ( 'U', 'X',
                    'X',
                              'X',
                                  'X',
                                        'X',
                                            'X'
                                        '0',
    ( 'U', 'X', 'O', 'X', 'O',
                              '0', '0',
                                            'X' ),
    ( 'U', 'X', 'X', '1', '1',
                              '1', '1',
                                        '1',
                                            'X' ),
          'X',
               '0',
                    '1',
                        'Z',
                                        'H',
                              'W',
                                  'L',
                                            'X' ), --
                                        'W',
    ( 'U', 'X', 'O', '1', 'W',
                              'W', 'W',
                                            'X' ), --
    ( 'U', 'X', '0', '1', 'L',
                              'W',
                                  'L',
                                        'W',
                                            'X' ), --
                                        'H',
    ( 'U', 'X', 'O', '1', 'H',
                              'W',
                                  'W',
                                            'X' ), --
    );
```

• tijelo funkcije resolved

```
function resolved ( s : std_ulogic_vector ) return std_ulogic is
   variable result : std_ulogic := 'Z'; -- weakest state default
begin
   -- the test for a single driver is essential otherwise the
   -- loop would return 'X' for a single driver of '-' and that
   -- would conflict with the value of a single driver
   -- unresolved signal.
   if (s'LENGTH = 1) then
      return
               s(s'LOW);
   else
      for i in s'RANGE loop
          result := resolution_table(result, s(i));
      end loop;
   end if;
   return result;
end resolved;
```

Uočiti

- Ukoliko je signal E iz gornjeg primjera signal tipa **std_logic**, određivanje vrijednosti signala E događa se "samo od sebe".
- Svaki put kod obrade signala tipa **std_logic**, poziva se (u pozadini) funkcija **resolved**.
- Rad s objektom tipa **std_logic** za računalo je vremenski zahtjevniji nego npr. **std ulogic**.

Napomene

• Implementacija na sklopovlju za potrebe simulacije uvijek vraća signale tipa std_logic. Da bi simulacija radila s prethodno napravljenim ispitnim okruženjem, PREPORUČUJE SE u deklaraciji entiteta koristiti tip std_logic.

Primjer 69.

Potrebno je razviti 4 bitno sinkrono brojilo čiji je rad opisan tablicom

R	CE	CLK	B _n
1	X	↑	0
0	0	X	B_{n-1}
0	1	↑	B _{n-1} +1

Pretpostaviti da najveća frekvencija takta iznosi svega 1 MHz. Tokom brojenja vrijeme od rastućeg brida takta do promjene stanja izlaza je kritično i iznosi maksimalno tpCLK_B_max = 15 ns.

```
-- Tip modela: referentni
-- Sklop:
               4-bitno sinkrono brojilo
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity Sinkrono_brojilo is
   port ( CE, CLK, R : in std_logic;
                     : out std_logic_vector(3 downto 0) );
end entity Sinkrono_brojilo;
architecture REFERENTNI MODEL of Sinkrono brojilo is
begin
   process is
      variable Brojac,Pomocna: integer range 0 to 15 :=0;
   begin
      wait until rising_edge(CLK);
      if ( To_X01(R)='1' ) then
         Brojac := 0;
      elsif ( To X01(CE)='1' ) then
         Brojac := Brojac+1;
      end if:
      -- Pretvorba integera u std_ulogic_vector
      -- OVO JE SAMO PRIMJER I U PRAKSI SE IZVODI JEDNOSTAVNIJE.
      Pomocna := Brojac;
      for i in 0 to 3 loop
         B(i) <= To_stdulogic(bit'val(Pomocna rem 2));</pre>
         Pomocna := Pomocna/2;
      end loop;
   end process;
end architecture REFERENTNI_MODEL;
```

```
-- Tip modela: ispitno okruzenje
               4-bitno sinkrono brojilo
-- Sklop:
-- Provjerava se vrijeme postavljanja brojila tokom brojenja
library ieee;
use ieee.std_logic_1164.all;
entity sink_br_tb is
end entity sink_br_tb;
architecture ProvjeraRada of sink_br_tb is
   constant tpCLK_B_max: time := 15 ns; -- zadano u specif.
   component Sinkrono_brojilo
      port( CE, CLK, R : in std_logic;
                       : out std_logic_vector(3 downto 0) );
            В
   end component;
   signal CE, CLK, R: std_logic;
   signal B: std_logic_vector(3 downto 0);
begin
   -- === SPAJANJE KOMPONENTE (SUSTAVA) KOJA SE TESTIRA. ===
   uut: component Sinkrono_brojilo port map (CE,CLK,R,B);
   -- ====== GENERIRANJE POBUDNIH SIGNALA. ======
   CE <= '0', '1' after 160 ns;
   R <= '0', '1' after 50 ns, '0' after 150 ns;
   process is
   begin
      CLK <= '0';
     wait for 100 ns;
     CLK <= '1';
      wait for 100 ns;
   end process;
```

```
-- ====== PROVJERA ODZIVA TESTIRANE KOMPONENTE. ======
  process is
      variable Brojac, Pomocna: integer range 0 to 15;
  begin
     wait until rising_edge(CLK);
     wait for tpCLK_B_max;
      if R='1' then
        Brojac:=0;
      else
        Brojac := Brojac+1; -- simulator brojila
      end if;
        -- Pretvorba integera u std_ulogic_vector
      Pomocna := Brojac;
      for i in 0 to 3 loop
         assert (B(i) = To_stdulogic(bit'val(Pomocna rem 2)))
            report "Ovaj sklop ne zna niti brojiti!";
         Pomocna := Pomocna/2;
      end loop;
   end process;
end architecture ProvjeraRada;
```


```
-- Tip modela: RTL
-- Sklop:
               4-bitno sinkrono brojilo
library IEEE;
use IEEE.STD_LOGIC_1164.all;
entity Sinkrono_brojilo is
   port ( CE, CLK, R : in std logic;
                      : out std_logic_vector(3 downto 0) );
end entity Sinkrono_brojilo;
architecture RTL_MODEL of Sinkrono_brojilo is
   component T_Bistabil
                          -- radi na rastuci brid CLK
                 : in std_logic;
      port ( T
                 : in std_logic;
             CE
             CLK : in std_logic;
                 : in std_logic;
                 : out std_logic;
             Q_N : out std_logic );
   end component;
   signal S1,S2: std_logic;
   signal Q: std_logic_vector(3 downto 0);
begin
   S1 \le Q(0) \text{ and } Q(1);
   S2 \leftarrow Q(0) and Q(1) and Q(2);
   T0: component T_Bistabil port map ('1',CE,CLK,R,Q(0),open);
   T1: component T_Bistabil port map (Q(0),CE,CLK,R,Q(1),open);
   T2: component T_Bistabil port map (S1,CE,CLK,R,Q(2),open);
   T3: component T_Bistabil port map (S2,CE,CLK,R,Q(3),open);
   B \le Q;
end architecture RTL MODEL;
```

```
-- Tip modela: referentni i RTL
-- Sklop:
               T bistabil
-- U ovom primjeru vidljivo je da se referentni model moze
-- uspjesno koristiti u realizaciji kao RTL model.
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity T_Bistabil is
   port (T
             : in std_logic;
          CE : in std_logic;
          CLK: in std_logic;
             : in std logic;
          Q : out std_logic;
          Q_N : out std_logic );
end entity T_Bistabil;
architecture OpisRada of T_Bistabil is
begin
   process (CLK) is
      variable QT: std_logic :='0';
      variable QT_N: std_logic :='1';
   begin
      if rising_edge(CLK) then
         if ( To_X01(R)='1' ) then
            QT := '0';
            QT N := '1';
         elsif (To_X01(T) = '1' and To_X01(CE) = '1') then
            QT := not QT;
            QT_N := not QT_N;
         end if;
         Q \leq QT;
         Q_N \leftarrow QT_N;
      end if;
   end process;
end architecture OpisRada;
```

ORGANIZACIJA KODA

Potprogrami

- služe za razbijanje programa u manje cjeline koje obrađuju ciljani skup podataka (slično većini klasičnih programskih jezika)
- izbjegavanje višestrukog ponavljanja istog koda



Procedure

procedura je skup slijednih izraza

=> procedura predstavlja generalizaciju izraza

Osnovna građa procedure BEZ parametara

```
-- DEKLARACIJA procedure
procedure ImeProcedure is
   -- deklaracije lokalnih tipova i objekata
begin
   -- slijedni izrazi
end procedure ImeProcedure;
-- POZIV procedure
labela: ImeProcedure; -- labela nije obavezna
Primjer 70.
-- primjer procedure bez parametara
process (CLK) is
   variable a,b,c: integer;
   procedure KvadrirajZbroj is
      variable d: integer; -- lokalna varijabla procesa
   begin
      d := a+b;
      c := d**2;
   end procedure KvadrirajZbroj;
begin
   -- razni slijedni izrazi
   KvadrirajZbroj;
   -- razni slijedni izrazi
   KvadrirajZbroj;
   -- razni slijedni izrazi
end process;
```

Osnovna građa procedure s parametrima

```
-- DEKLARACIJA procedure

procedure ImeProcedure

(-- parametri

KlasaParl ImeParl: ModParl TipParl := PocetnaVrl;

-- itd.

KlasaParN ImeParN: ModParN TipParN := PocetnaVrN)

is

-- deklaracije lokalnih tipova i objekata
begin

-- slijedni izrazi
end procedure ImeProcedure;

-- POZIV procedure

labela: ImeProcedure(Parl,...,ParN); -- labela nije obavezna
```

- u deklaraciji procedure parametri su zadani na sličan način kao i priključci u deklaraciji entiteta
- ako se ne navede klasa parametra u modu **in**, podrazumijeva se da se radi o klasi **constant**
- ako se ne navede klasa parametra u mod out, podrazumijeva se da se radi o klasi variable

Primjer 71.

Napomene:

- Procedura mora biti deklarirana unutar deklaracijskog dijela arhitekture ili procesa.
- Lokalne varijable u proceduri se kreiraju i inicijaliziraju kod SVAKOG poziva procedure (ZA RAZLIKU od procesa).
- Unutar procedure dopušteno je pozivati drugu proceduru.

Uočiti:

- Lokalne varijable procedure nisu "vidljive" izvan procedure.
- Procedura "vidi" objekte (signale, varijable, konstante) deklarirane izvan procedure => te objekte procedura obrađuje.
- Procedura završava izvršavanjem posljednjeg slijednog izraza ili izrazom return.

```
labela: return; -- labela nije obavezna
```

• Osim kao slijedni izraz, procedura može stajati i kao ravopravni izraz.

Primjer 72.

```
-- Poziv procedure kao ravnopravan izraz:
ProvjeraVremena(X,Y,tp_max);
-- ekvivalentan je slijedecem procesu:
process is
begin
    ProvjeraVremena(X,Y,tp_max);
    wait on X,Y;
end process;
```

Funkcije

- služe za definiranje novih operacija koje se mogu koristiti u izrazima
 => funkcija predstavlja generalizaciju operatora
- Osnovni oblik deklaracije funkcije

- Ulazni parametri funkcije NE SMIJU biti deklarirani kao klasa variable.
- Ako se ne navede klasa, podrazumijeva se da se radi o klasi **constant**.
- Ulazni parametar funkcije MORA biti tipa **in**. Ako on nije naveden eksplicitno, podrazumijeva se da je on tipa **in**.
- U funkciji MORA postojati barem jedan **return**.
- Vrijeme izvođenja funkcije je 0, a ne Δ (zero simulation time).

Primjer 73.

• Funkcije F1 i F2 su ekvivalentne. U njih se prenosi TRENUTNA vrijednost objekata A, B i C. Objekti A, B i C mogu biti bilo koje klase, tipa **integer**.

```
function F1(A,B,C: integer) return boolean -- itd.
function F2(constant A,B,C: integer) return boolean -- itd.
```

• U funkciju F3 prenosi se CIJELA povijest signala A, B i C. Objekti A, B i C moraju pripadati ISKLJUČIVO klasi **signal**, tipa **integer**.

```
function F3(signal A,B,C: integer) return boolean -- itd.
```

Ovakva deklaracija funkcije nije dopuštena.

```
function F4(variable A, B, C: integer) return boolean -- itd.
```

Primjer 74.

```
-- Funkcija koja provjerava je li temperatura unutar zadanog
-- intervala.
function Grijanje (Temp, MinT, MaxT: integer) return integer is
begin
   if Temp < MinT then</pre>
      return (-1);
   elsif Temp > MaxT then
      return (1);
   else
      return (0);
   end if;
end function Grijanje;
-- Poziv funkcije
-- T1 može pripadati bilo kojoj klasi, tipu "integer"
Stanje1 := Grijanje(T1, 30, 32);
           -- Stanjel pripada klasi "variable", tipu "integer".
Stanje2 <= Grijanje(T1, 30, 32);</pre>
           -- Stanje2 pripada klasi "signal", tipu "integer".
```

Modovi funkcija

- razlikujemo dva moda
 - **pure** ("prave" funkcije) izlaz ovisi isključivo o ulaznim i lokalnim parametrima (objektima)
 - **impure** ("neprave" funkcije) osim o ulaznim i lokalnim parametrima, izlaz ovisi i o nekim parametrima koji su deklarirani izvan funkcije

Navođenje moda u deklaraciji funkcije

• Deklaracija funkcije moda pure

```
pure function F1( .... -- itd.
```

• Ako mod nije naveden, podrazumijeva se mod pure

```
function F2( .... -- itd.
```

• Deklaracija funkcije moda **impure**

```
impure function F3( .... -- itd.
```

• Funkcija moda pure pokazana je u prethodnom primjeru.

Primjer 75.

```
-- Primjer rada funkcije moda impure.
-- Paljenje lampe ovisno o pozadinskoj rasvjeti i nekom senzoru.
process is
   variable PozadinskaRasvjeta: integer;
   impure function Svjetlo(Senzor1, Prag: integer) return bit is
   begin
      if (PozadinskaRasvjeta+Senzor1) > Prag then
         return ('1');
      else
         return ('0');
      end if;
   end function Svjetlo;
begin
   PozadinskaRasvjeta := 5;
   Lampa <= Svjetlo(7,10);</pre>
                                 -- daje '1'
   PozadinskaRasvjeta := 2;
                                 -- daje '0'
   Lampa <= Svjetlo(7,10);</pre>
end process;
```

Uočiti

- Za isti skup ulaznih parametara funkcija moda **pure** uvijek daje isti rezultat. Kod funkcije moda **impure** to nije slučaj.
- Funkcije su poopćeni operatori. Smiju se koristiti i u slijednim izrazima i u ravnopravnim izrazima.

- U nastavku su dane često korištene predefinirane i standardne funkcije u obliku
 - ime i opis funkcije
 - biblioteka i paket koje je potrebno učitati
 - deklaracija funkcije
 - primjer korištenja funkcije

Predefinirane funkcije

```
• now Funkcija koja vraća vrijeme proteklo od početka simulacije.
```

```
-- biblioteka STD, paket STANDARD => ucitava se automatski
impure function now return delay_length;
assert (NOW < 1 us)
   report "Uspjesno zavrsen prvi strojni ciklus."
   severity NOTE;</pre>
```

Neke standardne funkcije

• **rising_edge** Funkcija za detekciju rastućeg brida signala. Rastući brid je prijelaz iz '0' ili 'L' u '1' ili 'H'.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

FUNCTION rising_edge (SIGNAL s : std_ulogic) RETURN BOOLEAN;
wait until rising_edge(CLK);
```

• **falling_edge** Funkcija za detekciju padajućeg brida signala. Padajući brid je prijelaz iz '1' ili 'H' u '0' ili 'L'.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

FUNCTION falling_edge (SIGNAL s : std_ulogic) RETURN BOOLEAN;

if falling_edge(CLK) then
    -- slijedni izrazi
end if;
```

```
Funkcije za pretvorbu objekta tipa std_logic odnosno
  To_****
                  std_logic_vector u objekt tipa bit odnosno bit_vector, i
                 obratno.
  library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
  FUNCTION To_bit (s : std_ulogic; xmap : BIT := '0')
            RETURN BIT;
  FUNCTION To_StdULogic (b : BIT) RETURN std_ulogic;
  FUNCTION To_bitvector (s: std_logic_vector; xmap: BIT := '0')
            RETURN BIT_VECTOR;
  FUNCTION To_StdLogicVector (b : BIT_VECTOR)
            RETURN std_logic_vector;
  if To_bit(R)='1' then
         Q <= '0';
         Q N <= '1';
  end if;
  -- X je signal tipa std_logic_vector, Y je tipa bit_vector
  X <= To_stdlogicvector(Y);</pre>
                 Funkcije za pretvorbu objekata različitih tipova u tip std_logic
• To_X01
                 odnosno std_logic_vector. Pretvorba ima oblik
                    '0', 'L' => '0';
                    '1', 'H' => '1'
                    ostalo => 'X'
  library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
  FUNCTION To_X01 (s: std_logic_vector) RETURN std_logic_vector;
  FUNCTION To_X01 (b: BIT_VECTOR) RETURN std_logic_vector;
  -- A je objekt tipa std_logic_vector(3 downto 0)
  wait until To_X01(A) = "0101";
```

• To_X01Z

Funkcije za pretvorbu objekata različitih tipova u tip **std_logic** odnosno **std_logic_vector**. Pretvorba ima oblik

```
'0', 'L' => '0';
'1', 'H' => '1'
'Z' => 'Z'
ostalo => 'X'
```

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

FUNCTION To_X01Z (s:std_logic_vector) RETURN std_logic_vector;
FUNCTION To_X01Z (b:BIT_VECTOR) RETURN std_logic_vector;

-- A je objekt tipa std_logic_vector(3 downto 0)
wait until To_X01Z(A)="00ZZ";
```

• conv_std_logic_vector Funkcija za pretvorbu objekta tipa integer u std_logic_vector. Pri tome je vektor predstavljen nizom '0' i '1'.

```
Funkcija za pretvorbu objekta tipa std_logic_vector u
 conv_integer
                  integer. Pretvorba ima oblik
                    '0', 'L' => '0';
                    '1', 'H' => '1'
                    ostalo => '0'
  library IEEE;
  use IEEE.STD_LOGIC_UNSIGNED.ALL;
  -- Funkcija conv_integer nalazi se i u paketu STD_LOGIC_ARITH,
  -- ali se razlikuje od iste u paketu STD_LOGIC_UNSIGNED.
  function CONV_INTEGER(ARG: STD_LOGIC_VECTOR) return INTEGER;
  -- X je signal tipa integer, Y je objekt tipa std_logic_vector
  X <= conv integer(Y);</pre>
  -- Primjer: Y="1001" -> X=9 . Uociti da funkcija ne prepoznaje
  -- predznak tj. dvojni komplement.
                  Funkcija za pretvorbu predznacenog (s predznakom, tj. dvojni
• to_integer
                  komplement) objekta tipa std_logic_vector u prirodni ili
                  cijeli broj. Pretvorba ima oblik
                    '0', 'L' => '0';
                    '1', 'H' => '1'
                    ostalo \Rightarrow '0'
  library IEEE;
  use IEEE.NUMERIC_STD.ALL;
  -- Paket NUMERIC_STD ne smije dolaziti zajedno s paketom
  -- STD LOGIC ARITH.
  -- U paketu NUMERIC_STD deklarirani su i tipovi
  -- type UNSIGNED is array (NATURAL range <>) of STD_LOGIC;
  -- type SIGNED is array (NATURAL range <>) of STD_LOGIC;
  function TO INTEGER (ARG: UNSIGNED) return NATURAL;
  function TO_INTEGER (ARG: SIGNED) return INTEGER;
  -- X je signal tipa integer,
  -- Y je objekt tipa std_logic_vector
  X <= to_integer(signed(Y));</pre>
                                  -- pretvorba tipova je nuzna
                                   -- Primjer: Y="1001" -> X=-7
```

X <= to_integer(unsigned(Y)); -- Primjer: Y="1001" -> X=9

Preklapanje (overloading)

- postoje funkcije koje imaju isto ime, ali različite tipove ulaznih parametara
 tijela takvih funkcija su također različita
- razlikovanje funkcija obavlja se automatski, ovisno u tipu ulaznih parametara

Primjer 76.

```
FUNCTION To_X01 (s: std_logic_vector) RETURN std_logic_vector;
FUNCTION To_X01 (b: BIT_VECTOR) RETURN std_logic_vector;

B := To_X01(A);
-- ako je A tipa std_logic_vector, bit ce pozvana prva funkcija
-- ako je A tipa bit_vector, bit ce pozvana druga funkcija
```

• opisani postupak zove se preklapanje (*overloading*)

Paketi i biblioteke

• Što predstavlja dio VHDL koda koji smo uvijek uključivali u model?

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
```

- za opis entiteta koriste se slijedeće cjeline (*design units*):
 - deklaracija entiteta (entity declaration)
 - arhitektura entiteta (architecture body)
 - deklaracija konfiguracije (configuration declaration)
 - deklaracija paketa (package declaration)
 - sadržaj paketa (package body)
- paketi služe za grupiranje komponenata, potprograma, tipova, konstanti i globalnih signala koji se koriste u nekom dizajnu
- deklaracija paketa sadrži vanjski pogled na jedinice koje grupiramo
- sadržaj paketa čine tijela jedinica koje grupiramo

Sintaksa paketa:

```
-- Deklaracija paketa
package ImePaketa is
   -- deklaracije tipova i subtipova
   -- deklaracija konstanti (sa ili bez dodjele vrijednosti)
   -- deklaracija signala
   -- deklaracije procedura i funkcija (samo sucelje)
   -- deklaracije komponenata
   -- itd.
end package ImePaketa;
-- Sadržaj paketa
package body ImePaketa is
   -- dodjela vrijednosti konstantama
   -- deklaracije procedura i funkcija (cijela tijela)
   -- itd.
end package body ImePaketa;
Primjer 77.
-- Primjer paketa
package uP_NARDS is
   type OP_CODE is (nop,load,store,add,sub);
   subtype ALU OP CODE is OP CODE range add to sub;
   constant T_CLK: time := 10 ns;
   constant T RESET: time;
   function ModifyPC(Offset, PC: integer) return integer;
end package uP_NARDS;
package body uP_NARDS is
   constant T_RESET: time := 100 ms;
   function ModifyPC(Offset, PC: integer) return integer is
      variable PC_tmp: integer;
   begin
      PC_tmp:= PC+Offset;
      return PC_tmp;
   end function ModifyPC;
end package body uP_NARDS;
```

Upotreba paketa:

- Paket ili više srodnih paketa uključuju se u korisničku biblioteku (*user library*). Ovu akciju obavlja programski paket s kojim radimo (project manager).
- Paket će se napraviti dostupnim nekom VHDL modulu pomoću naredbi library i use.

Sintaksa uključivanja paketa

```
-- Ukljucivanje dijela paketa u VHDL modul
library ImeBiblioteke;
use ImeBiblioteke.ImePaketa.ElementPaketaKojiUkljucujemo;
-- Ukljucivanje cijelog paketa u VHDL modul
library ImeBiblioteke;
use ImeBiblioteke.ImePaketa.ALL;
Primjer 78.
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
-- Pretpostavimo da je paket uP_NARDS uključen u biblioteku
-- NARDS.
library NARDS;
use NARDS.uP_NARDS.ALL; -- uključuje cijeli paket
entity uP is
   port (
   -- itd.
Primjer 79.
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library NARDS;
use NARDS.uP_NARDS.ModifyPC; -- uključuje funkciju iz paketa
entity uP is
   port (
   -- itd.
```

Primjer 80.

- pretpostavimo da u nekom dizajnu koristimo gotovu komponentu SUMATOR
 - => potrebno ju je deklarirati u deklaracijskom dijelu arhitekture

```
architecture OpisRada of ALU is

-- DEKLARACIJA KOMPONENTE
  component SUMATOR
    port (A, B: in integer; S: out integer);
  end component;

begin
  -- ...
end;
```

- Deklaraciju komponente možemo uključiti u paket uP NARDS1
- Paket uP_NARDS1 i komponentu (entitet) SUMATOR potrebno je uključiti u istu korisničku biblioteku, na primjer NARDS

```
package uP_NARDS1 is

-- DEKLARACIJA KOMPONENTE
   component SUMATOR
      port (A, B: in integer; S: out integer);
   end component;

end package uP_NARDS1;
```

• Paket uP_NARDS1 potrebno je napraviti dostupnim u dizajnu pomoću naredbi

```
library NARDS;
use NARDS.uP_NARDS1.SUMATOR;
architecture OpisRada of ALU is
    -- DEKLARACIJA KOMPONENTE OVDJE NIJE POTREBNA
begin
    -- ...
end;
```

Komponente i konfiguracije

- Pretpostavimo da je u nekom projektu napravljeno mnogo komonenata (entiteta). Da bi se olakšalo snalaženje odnosno pronalaženje neke komponente, poželjno je srodne komponente grupirati u odgovarajuće korisničke biblioteke (*user libraries*). Ovu akciju obavlja programski paket s kojim radimo (project manager), prema uputama korisnika.
- Da bi tako grupirane komponente bile dostupne VHDL kodu, koriste se
 - specifikacija konfiguracije

ili

deklaracija konfiguracije.

Primjer 81.

• Pretpostavimo da su u entitetu SELECTOR korištene komponente INV i AND2 koje se nalaze u biblioteci KOMPONENTE

```
-- Primjer koristenja SPECIFIKACIJE KONFIGURACIJE.
```

```
architecture Arh1 of SELECTOR is
   component INV
      port (A: in BIT; Z: out BIT);
   end component;
   component AND2
      port (X,Y: in BIT; Z: out BIT);
   end component;
   -- SPECIFIKACIJA KONFIGURACIJE
   for I1: INV
      use entity komponente. INV;
   for A1, A2: AND2
      use entity komponente.AND2;
   signal TEMP: BIT;
begin
   I1: INV port map (B, TEMP);
   A1: AND2 port map (A, B, Z1);
   A2: AND2 port map (A, TEMP, Z2);
end architecture Arh1;
```

- Umjesto SPECIFIKACIJE KONFIGURACIJE pokazane u prošlom primjeru može se koristiti DEKLARACIJA KONFIGURACIJE.
- Deklaracija konfiguracije obično se stavlja iza tijela arhitekture.
- Deklaracija konfiguracije je složeniji, ali tehnički korektniji pristup.

Primjer 82.

```
-- Primjer koristenja DEKLARACIJE KONFIGURACIJE.

configuration Selector_confg of Selector is

for Arh1

for I1: INV
    use entity komponente.INV;
end for;


for A1, A2: AND2
    use entity komponente.AND2;
end for;

end for;

end configuration Selector_confg;
```

RAD S DATOTEKAMA

- Datoteke služe
 - kao izvor podataka koji se koriste u simulaciji
 - za spremanje rezultata simulacije
- Postupak deklaracije datoteke je sličan deklaraciji ostalih objekata
 - 1. deklarirati tip objekta, tj. tip datoteke



2. deklarirati objekt klase **file**, tj. datoteku

Sintaksa korištena kod deklaracija datoteka

Predefinirani modovi datoteka

• definirani su tipom file_open_kind

```
-- ovaj tip deklariran je u bilioteci STD, paketu STANDARD
type file_open_kind is (read_mode, write_mode, append_mode);
```

Primjer 83.

```
-- Datoteke tipa Rezultat sadrzavat ce podatke tipa bit.
type Rezultat is file of bit;
-- Datoteka Dat1 bit ce tipa Rezultat. U VHDL modelu, datoteci
-- se pristupa preko njezinog (simbolickog) imena Dat1. Fizicko
-- ime datoteke "na disku" nije zadano, pa će ga dodijeliti
-- operacijski sustav racunala na kojem se nalazi simulator.
file Dat1: Rezultat;
-- Datoteka Dat2 bit ce tipa Rezultat. U VHDL modelu, datoteci
-- se pristupa preko njezinog imena Dat2. "Na disku" ce podaci
-- biti premljeni u datoteci pod imenom Izlaz2Test.dat .
file Dat2: Rezultat is "Izlaz2Test.dat";
-- Datoteka Dat3 bit ce otvorena u modu "write", tj. u nju će se
-- moći samo pisati.
file Dat3: Rezultat open write_mode is "Izlaz3Test.dat";
-- Ako ModDatoteke nije naveden, podrazumijeva se mod "read".
file Dat4: Rezultat open read mode is "Pobuda.dat";
   -- je isto sto i
file Dat4: Rezultat is "Pobuda.dat";
```

Čitanje iz datoteke

• koriste se implicitno deklarirana (ugrađena) procedura i funkcija za detekciju kraja -- Citanje iz datoteke jednog elementa. procedure read(file f: ImeTipaDatoteke; value:out TipObjekataUDatoteci); -- Provjera je li ucitani element EOF (End of File). function endfile(file f: ImeTipaDatoteke) return boolean; Primjer 84. -- CITANJE IZ DATOTEKE process is -- Iz datoteke Ulaz_za_DAC.dat citat ce se integer-i. type Pobuda is file of integer; file FID: Pobuda open read_mode is "Ulaz_za_DAC.dat"; -- Procitani integer-i bit ce spremljeni u polje DAC. -- Radi jednostavnosti primjera pretpostavit cemo da nikad -- nece biti vise od 1000 brojeva type PoljeIntegera is array (natural range <>) of integer; variable DAC: PoljeIntegera(0 to 999); variable i: integer; begin for i in 0 to 999 loop if endfile(FID) then exit; end if; -- je li kraj datoteke? read(FID,DAC(i)); end loop; end process;

Pisanje u datoteku

• koristi se implicitno deklarirana (ugrađena) procedura -- Pisanje u datoteke jednog elementa. procedure write(file f: ImeTipaDatoteke; value:in TipObjekataUDatoteci); Primjer 85. -- PISANJE U DATOTEKU process is -- U datoteku Memorija.dat upisat ce se integer-i koji -- predstavljaju sadrzaj memorije. type File_Bajt is file of integer range 0 to 255; file FID: FileBajt open write_mode is "Memorija.dat"; -- Memoriju predstavlja polje M koje sadrzi 1024 bajta. -- Sadrzaj polja bit ce upisan u datoteku. type MemorijaX8 is array (natural range <>) of integer range 0 to 255; variable M: MemorijaX8(0 to 1023); variable i: integer; begin

for i in 0 to 1023 loop
 write(FID,M(i));

end loop;

end process;

Eksplicitno otvaranje i zatvaranje datoteke

• otvorena datoteka automatski se zatvara kad proces završi ili kad se on zauvijek suspendira pomoću

wait;

• moguće je i eksplicitno otvoriti odnosno zatvoriti datoteku pomoću implicitno deklariranih procedura

```
-- Otvaranje datoteke.
procedure
   file_open(file f: ImeTipaDatoteke;
             FizickoImeDatoteke: in string;
             ModDatoteke: in file_open_kind := read_mode);
-- Zatvaranje datoteke.
procedure
   file_close(file f: ImeTipaDatoteke);
Primjer 86.
-- EKSPLICITNO OTVARANJE I ZATVARANJE DATOTEKE
process is
   -- Deklaracija tipa
   type Pobuda is file of integer;
   -- Deklaracija objekta tj. datoteke
   file FID: Pobuda;
                   -- UOCITI: ovdje ne dolazi "open"
begin
   file_open(FID, "Ulaz_za_DAC.dat", read_mode);
   file_close(FID);
end process;
```

Rad sa stringovima

- objekti različitih tipova mogu biti pohranjeni u tekstualnom (ASCII) formatu ili čitani iz tekstualnih datoteka
- pisanje i čitanje izvodi se pomoću procedura opisanih u biblioteci STD, paketu TEXTIO

Paket "TEXTIO"

```
-- Ovo je primjer deklaracije paketa TEXTIO. U praksi se moze naici na
-- manje razlike u odnosu na dani kod, ovisno o koristenom standardu.
-- Deklaracija paketa TEXTIO.
package TEXTIO is
  type LINE is access string;
  type TEXT is file of string;
  type SIDE is (right, left);
  subtype WIDTH is natural;
  file input : TEXT open read_mode is "STD_INPUT";
  file output : TEXT open write_mode is "STD_OUTPUT";
 procedure READLINE(file f: TEXT; L:out LINE);
 procedure READ(L:inout LINE; VALUE:out bit; GOOD:out BOOLEAN);
  procedure READ(L:inout LINE; VALUE:out bit);
 procedure READ(L:inout LINE; VALUE:out bit_vector;GOOD:out BOOLEAN);
  procedure READ(L:inout LINE; VALUE:out bit_vector);
 procedure READ(L:inout LINE; VALUE:out BOOLEAN; GOOD:out BOOLEAN);
  procedure READ(L:inout LINE; VALUE:out BOOLEAN);
 procedure READ(L:inout LINE; VALUE:out character; GOOD:out BOOLEAN);
  procedure READ(L:inout LINE; VALUE:out character);
 procedure READ(L:inout LINE; VALUE:out integer; GOOD:out BOOLEAN);
  procedure READ(L:inout LINE; VALUE:out integer);
 procedure READ(L:inout LINE; VALUE:out real; GOOD:out BOOLEAN);
 procedure READ(L:inout LINE; VALUE:out real);
 procedure READ(L:inout LINE; VALUE:out string; GOOD:out BOOLEAN);
  procedure READ(L:inout LINE; VALUE:out string);
```

```
procedure READ(L:inout LINE; VALUE:out time; GOOD:out BOOLEAN);
 procedure READ(L:inout LINE; VALUE:out time);
 procedure WRITELINE(file f : TEXT; L : inout LINE);
 procedure WRITE(L : inout LINE; VALUE : in bit;
                  JUSTIFIED: in SIDE := right;
                  FIELD: in WIDTH := 0);
 procedure WRITE(L : inout LINE; VALUE : in bit_vector;
                  JUSTIFIED: in SIDE := right;
                  FIELD: in WIDTH := 0);
 procedure WRITE(L : inout LINE; VALUE : in BOOLEAN;
                  JUSTIFIED: in SIDE := right;
                  FIELD: in WIDTH := 0);
 procedure WRITE(L: inout LINE; VALUE: in character;
                  JUSTIFIED: in SIDE := right;
                  FIELD: in WIDTH := 0);
 procedure WRITE(L : inout LINE; VALUE : in integer;
                  JUSTIFIED: in SIDE := right;
                  FIELD: in WIDTH := 0);
 procedure WRITE(L : inout LINE; VALUE : in real;
                  JUSTIFIED: in SIDE := right;
                  FIELD: in WIDTH := 0;
                  DIGITS: in NATURAL := 0);
 procedure WRITE(L : inout LINE; VALUE : in string;
                  JUSTIFIED: in SIDE := right;
                  FIELD: in WIDTH := 0);
 procedure WRITE(L : inout LINE; VALUE : in time;
                  JUSTIFIED: in SIDE := right;
                  FIELD: in WIDTH := 0;
                  UNIT: in TIME := ns);
end;
```

NEKI ASPEKTI PRIMJENE JEZIKA VHDL

Revizija pojmova

- VHDL je objektno orijentiran jezik
- pojmovi se malo razlikuju od klasičnih pojmova u objektno orijentiranim jezicima
- objekt svaka jedinica opisana tipom i vrijednostima
- tip definira skup vrijednosti pojedinog objekta
- kod tipova razlikujemo
 - skalarne tipove
 - složene tipove
 - pokazivačke tipove
 - tipove datoteka
- postoje 4 klase (vrste) objekata
 - konstante (*constants*)
 - varijable (*variables*)
 - signali (signals)
 - datoteke (files)

Primjer 87.

Generički entiteti

- entiteti čija svojstva ovise o tzv. generičkim konstantama
- služe pisanju familija istovrsnih sklopova s različitim svojstvima

Sintaksa deklaracije generičkog entiteta

```
entity ImeEntiteta is

generic(
    GenKonstanta1: TipGenKonstante1;
    GenKonstanta2: TipGenKonstante2;
    -- itd.
    GenKonstantaM: TipGenKonstanteM
          );

port (
    ImePina1: ModPina1 TipPina1:= PocetnoStanje1;
    ImePina2, ImePina3: ModPina23 TipPina23:= PocetnoStanje23;
    -- itd.
    ImePinaN: ModPinaN TipPinaN:= PocetnoStanjeN
          );
end entity ImeEntiteta;
```

• generičke konstante koriste se u arhitekturi kao obične konstante

Primjer 88.

Potrebno je napraviti model I vrata s proizvoljnim brojem ulaza.

```
-- Genericki model I vrata.
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity GenerickiAND is
    generic (N: positive);
                            -- broj ulaza I vrata
    port (A: in std_logic_vector(1 to N);
          B: out std_logic);
end entity GenerickiAND;
architecture OpisRada of GenerickiAND is
begin
   process (A) is
      variable i: positive;
      variable Pom: std_logic;
   begin
      Pom := '1';
      for i in 1 to N loop
         Pom := Pom and A(i);
      end loop;
      B \le Pom;
   end process;
end architecture OpisRada;
```

Primjer 89.

Korištenjem generičkog modela iz prethodnog primjera, napraviti model I vrata s 5 ulaza.

```
-- Primjer koristenja genericke komponente.
-- Model I vrata s 5 ulaza.
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity and5 is
    port (X: in std_logic_vector(1 to 5);
          Y: out std_logic);
end entity and5;
architecture OpisRada of and5 is
   component GenerickiAND is
       generic (N: positive);
       port (A: in std_logic_vector(1 to N);
             B: out std_logic);
   end component;
begin
   A0: component GenerickiAND generic map (5) port map (X,Y);
end architecture OpisRada;
```

Automatsko generiranje ravnopravnih izraza

- služe za izbjegavanje ponavljanja ekvivalentnih ravnopravnih jednadžbi
- čini kod preglednijim i lakšim za uhodavanje

Osnovna sintaksa generičkog izraza

```
Labela: for Indeks in DonjaGranica to GornjaGranica generate begin
-- ravnopravne jednadzbe koje se ponavljaju end generate;
```

Primjer 90.

Potrebno je napraviti VHDL model sklopa koji radi bit-po-bit I operaciju nad ulaznim riječima širine 32 bita.

Uočiti:

- U slijednom izrazu za petlju tipa **for** nalazi se **loop** dok u ovom slučaju na tom mjestu stoji **generate**.
- U ovom slučaju **for** petlja NIJE slijedni izraz već samo zamjenjuje slijedeći skup jednadžbi

```
C(0) <= A(0) and B(0);
C(1) <= A(1) and B(1);
-- .
-- .
C(31) <= A(31) and B(31);</pre>
```

Napomena:

• Na sličan način može se koristiti i naredba **if**.

Ispisi poruka

- služe za ispis međurezultata tokom uhodavanja
- sintaksa je slična sintaksi zahtjeva za provjeru

Sintaksa naredbe za ispis poruka

```
report String1 & String2 & ... & StringN
severity TezinaPoruke; -- note, warning, error, failure
```

• **severity** nije obavezan

Primjer 91.

Uočiti:

• Znak & služi za povezivanje stringova.

Priključci tipa "inout"

- priključci u deklaraciji entiteta mogu biti u jednom od od modova
 in, out, inout, buffer
- mod inout služi za modeliranje dvosmjernih (bidirectional) priključaka


Primjer 92.

```
-- Ilustracija upotrebe prikljucaka moda inout
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity RAM64kX8 is -- RAM velicine 64k X 8
  port( RAMAddress: in std_logic_vector(15 downto 0);
                    inout std_logic_vector(7 downto 0);
        RAMData:
                    in std_logic); -- Read_N, Write_N
        R_N, W_N:
begin
  -- assert moze stajati i u deklaraciji entiteta
  assert not (R_N = '0' and W_N = '0')
     report "R_N i W_N ne smiju biti aktivni istovremeno!"
     severity ERROR;
end entity RAM64kX8;
architecture OpisRada of RAM8 is
                         std_logic_vector(7 downto 0);
  signal InternalDataIN:
  signal InternalDataOUT: std logic vector(7 downto 0);
begin
  -- U InternalDataIN cita se stanje prikljucka RAMData.
  -- Stanje tih prikljucaka određuju izvori signala koji ih
  -- pogone. U ovom slucaju vektor RAMData pogoni se
        "izvana" - to radi npr. procesor koji pise u RAM
        "iznutra" - u slucaju citanja RAM-a
  -- RAMData se pogoni "iznutra" kad je aktivan signal R_N .
  -- Kad on nije aktivan, "iznutra" treba "davati" signal 'Z'.
  RAMData<=InternalDataOUT when TO_X01(R_N)='0' else "ZZZZZZZZZ";
  InternalDataIN <= RAMData;</pre>
  process is
  begin
     -- Pohrana InternalDataIN i citanje InternalDataOUT u
     -- odnosno iz polja koje predstavlja memoriju
  end process;
end architecture OpisRada;
```

Priključci tipa "buffer"

• služe da bi se omogućilo spajanje pojedinih priključaka komponenata unutar entiteta s izlaznim priključkom tog entiteta, BEZ deklaracije novog signala


Primjer 93.



• Da bi se realizirao međusobni spoj invertora te priključka **Izlaz1**, potrebno je deklarirati "pomoćni" signal S1 kao što pokazuje slijedeći VHDL model:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity DvaInvertora is
   port( Ulaz:
                 in bit;
         Izlaz1: out bit;
         Izlaz2: out bit);
end entity DvaInvertora;
architecture OpisRada of DvaInvertora is
   component INVERTOR is
      port( A: in bit;
            B: out bit);
   end component;
   signal S1: bit;
begin
   D1: component INVERTOR port map (Ulaz, S1);
   D2: component INVERTOR port map (S1, Izlaz2);
   Izlaz1 <= S1;
end architecture OpisRada;
```


Primjer 94.



- Da bi se realizirao međusobni spoj invertora te priključka **Izlaz1** BEZ "pomoćnog" signala S1, izlaz invertora, B, mora biti u modu **buffer**.
- Obzirom da se na priključak u modu **buffer** ne može spojiti s priključkom u modu **out**, potrebno je da i priključci **Izlaz1** i **Izlaz2** budu u modu **buffer**.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity DvaInvertora is
                in bit;
   port( Ulaz:
         Izlaz1: buffer bit;
         Izlaz2: buffer bit);
end entity DvaInvertora;
architecture OpisRada of DvaInvertora is
   component INVERTOR is
      port( A: in bit;
            B: buffer bit);
   end component;
begin
   D1: component INVERTOR port map (Ulaz, Izlaz1);
   D2: component INVERTOR port map (Izlaz1, Izlaz2);
end architecture OpisRada;
```

Zapisi



Osnovni oblik deklaracije zapisa:


```
type ImeZapisa is record
    ImeElemanta1: TipElementa1;
    ImeElemanta2: TipElementa2;
    -- itd.
    ImeElemantaN: TipElementaN;
end record;
```

Primjer 95.

U modelu digitalnog sustava potrebno je pratiti pristup 8 bitnoj memoriji koja sadrži 64k riječi, te pohraniti trenutak pristupa, adresu i podatak. Potrebno je deklarirati tip zapisa koji sadrži tražene parametre.

```
-- Deklaracija tipa
type Rijec_u_memoriji is record
   TrenutakPristupa: time;
   Adresa: std_logic_vector(15 downto 0);
   Podatak: std_logic_vector(7 downto 0);
end record;
-- Deklaracija objekta
variable PrviPristup: Rijec_u_memoriji;
-- Dodjeljivanje vrijednosti
PrviPristup.TrenutakPristupa := now;
PrviPristup.Adresa := X"00FF";
PrviPristup.Podatak := X"AA";
-- ili
PrviPristup := (now, X"00FF", X"AA");
-- ili
A := (15 downto 8 =>'1', others => '0');
PrviPristup := (now, A, X"AA");
```

Pokazivački tipovi



• služe za kreiranje objekata u toku simulacije (za razliku od dosad pokazanog kreiranja objekata prije početka simulacije)

Osnovna sintaksa deklaracije i korištenja objekta pokazivačkog tipa:

```
-- DEKLARACIJA POKAZIVACKOG TIPA

type ImePokazivaca is access ImeTipa;

-- pokazivac ce pokazivati na objekte tipa "ImeTipa";

-- ALOKACIJA NOVOG OBJEKTA
new ImeTipa;
```

Primjer 96.


Napomena

 Ako vrijednost pokazivača nije navedena u deklaraciji pokazivača, ona iznosi null, što znači da pokazivač ne pokazuje ni na što.

Primjer dizajna logičkih automata

- logički automati s konačnim brojem stanja
- Finite State Machine (FSM)
- dva tipa logičkih automata s konačnim brojem stanja (vidi PURS)
 - Moore-ov konačni automat Izlazi Ulazi Izlazni Dekoder dekoder Memorija slijedećeg (registar) stanja kombinacijska kombinacijska sinkroni funkcija funkcija sklop

• Mealy-ev konačni automat



Osnovni oblik pisanja logičkog automata

```
-- u deklaracijskom dijelu arhitekture:
type StanjaAutomata is (Stanje1,
                         Stanje2,
                         -- itd.
                         StanjeN);
signal TrenutnoStanje, SlijedeceStanje: StanjaAutomata;
-- u tijelu arhitekture
SinkroniDio: process (Takt, Reset)
             begin
                 if (Reset='1') then
                    TrenutnoStanje <= PocetnoStanje;</pre>
                 elsif (CLOCK'event and CLOCK = '1') then
                    TrenutnoStanje <= SlijedeceStanje;</pre>
                 end if;
             end process;
KombinacijskiDio: process (TrenutnoStanje
                            Ulaz1,
                            -- itd.
                            UlazM)
                   begin
                      case TrenutnoStanje is
                         when Stanje1 =>
                            -- jednadzbe izlaznog dekodera
                            if ( Uvjeti ) then
                               -- odredi slijedece stanje
                            end if;
                         when Stanje2 =>
                         -- itd.
                         when StanjeN =>
                      end case;
                   end process;
```


Primjer 97.

Potrebno je "razviti" sklop za pogon semafora. Sklop na svom izlazu mora dati signale za pogon crvene, žute i zelene svjetiljke. Ulaz u sklop je signal koji određuje jedan od dva moguća moda rada, tj redosljeda paljenja svjetiljki:

- mod 1: crveno, crveno i žuto, zeleno, žuto, crveno, itd.
- mod 0: žuto, ugašeno, žuto, itd.

Predvidjeti prijelaz iz moda 1 u mod 0 nakon crvenog odnosno zelenog svjetla. Povratak iz moda 0 u 1 izvesti kao povratak na crveno svjetlo. Radi jednostavnosti, pretpostaviti da sva stanja semafora traju jednako dugo.

• dijagram stanja našeg automata



```
__******************** KONTEKST ****************
library IEEE;
use IEEE.STD_LOGIC_1164.a11;
entity Semafor is
  port ( Semafor_CLK : in std_logic; -- sistemski takt
         Reset
                    : in std_logic; -- sinkroni reset
         MR
                   : in std_logic;
                                      -- mod rada
         CrvenaLED
                   : out std_logic; -- pali CRVENO
                    : out std_logic; -- pali ZUTO
         ZutaLED
                    : out std_logic ); -- pali ZELENO
         ZelenaLED
end Semafor:
__********************* ARHITEKTURA *****************
architecture RTL_model of Semafor is
  -- deniranje mogucih stanja semafora
  type StanjeSemafora is ( Crveno,
                          CrvenoZuto,
                          Zeleno,
                          Zuto,
                          SveUgaseno );
  signal TrenutnoStanje, SlijedeceStanje: StanjeSemafora;
begin
  -- SINKRONI DIO automata stanja.
  process (Semafor_CLK)
  begin
     if rising_edge(Semafor_CLK) then
        if To_X01(Reset)='1' then -- sinkroni reset automata
           TrenutnoStanje <= Crveno;</pre>
           TrenutnoStanje <= SlijedeceStanje;</pre>
        end if;
     end if;
  end process;
```

```
-- KOMBINACIJSKI DIO automata stanja.
   process (TrenutnoStanje, MR)
   begin
      case TrenutnoStanje is
          when Crveno =>
              -- dodjeljivanje vrijednosti izlazima
              -- (izlazni dekoder)
             CrvenaLED <= '1';</pre>
                       <= '0';
              ZutaLED
             ZelenaLED <= '0';</pre>
              -- opis prijelaza između dva stanja
              -- (dekoder novog stanja)
              if To_X01(MR)='0' then
                 SlijedeceStanje <= Zuto;</pre>
              else
                 SlijedeceStanje <= CrvenoZuto;</pre>
             end if:
          when CrvenoZuto =>
             CrvenaLED <= '1';</pre>
             ZutaLED
                         <= '1';
              ZelenaLED <= '0';</pre>
              SlijedeceStanje <= Zeleno;</pre>
          when Zeleno =>
             CrvenaLED <= '0';</pre>
              ZutaLED <= '0';</pre>
              ZelenaLED <= '1';</pre>
              SlijedeceStanje <= Zuto;</pre>
          when Zuto =>
             CrvenaLED <= '0';</pre>
              ZutaLED <= '1';</pre>
             ZelenaLED <= '0';</pre>
              if To X01(MR)='0' then
                 SlijedeceStanje <= SveUgaseno;</pre>
              else
                 SlijedeceStanje <= Crveno;</pre>
              end if;
          when SveUgaseno =>
             CrvenaLED <= '0';</pre>
             ZutaLED
                       <= '0';
              ZelenaLED <= '0';</pre>
              SlijedeceStanje <= Zuto;</pre>
          when others =>
             null:
          end case;
   end process;
end architecture RTL_model;
```