Laboratório EEA-21 – 2ª Experiência

Circuitos Combinacionais: Multiplexadores, Decodificadores e Codificadores

Equipe: Marcello Ryaj e Matheus Levi/ Turma: Comp 28

25 de março de 2026

Índice

1 Demultiplexador (DEMUX 1x4 com portas NOR) 2
1.1 Tabela Verdade e Expressões Booleanas 2
1.2 Diagrama Esquemático 2
1.3 Diagrama de Temporização 3

2 Codificador (Gray para Binário 3 bits) 3
2.1 Código de Gray 3

3 Decodificador 3x8 5
3.1 Tabela Verdade e Expressões Booleanas 5
3.2 Diagrama Esquemático 6
3.3 Diagrama de Temporização 6

4 Codificador de Prioridade 6

5 Codificador de Prioridade 8x3 (Expansão) 9
5.1 Expressões Booleanas e Esquemático do Bloco H 9
5.2 Diagrama de Temporização do Bloco H 10
5.3 Diagrama de Temporização do Dispositivo Completo 10

1 Demultiplexador (DEMUX 1x4 com portas NOR)

1.1 Tabela Verdade e Expressões Booleanas

Abaixo apresentamos a tabela verdade para o DEMUX 1x4. Considerando En como a entrada de habilitação, S_1 e S_0 como chaves de seleção e D como o dado de entrada.

Tabela 1: Tabela Verdade do DEMUX 1x4

En	S_1	S_0	D	Y_0	Y_1	Y_2	Y_3
0	X	X	X	0	0	0	0
1	0	0	D	D	0	0	0
1	0	1	D	0	D	0	0
1	1	0	D	0	0	D	0
1	1	1	D	0	0	0	D

As expressões booleanas na forma de Soma de Produtos (SOP) seriam:

$$Y_0 = En \cdot \overline{S_1} \cdot \overline{S_0} \cdot D$$
$$Y_1 = En \cdot \overline{S_1} \cdot S_0 \cdot D$$
$$Y_2 = En \cdot S_1 \cdot \overline{S_0} \cdot D$$
$$Y_3 = En \cdot S_1 \cdot S_0 \cdot D$$

Para a implementação solicitada (apenas portas NOR), aplicamos o Teorema de De Morgan ($A \cdot B = \overline{\overline{A} + \overline{B}}$):

$$Y_0 = \overline{\overline{\overline{En} + S_1 + S_0 + \overline{D}}}$$
$$Y_1 = \overline{\overline{\overline{En} + S_1 + \overline{S_0} + \overline{D}}}$$
$$Y_2 = \overline{\overline{\overline{En} + \overline{S_1} + S_0 + \overline{D}}}$$
$$Y_3 = \overline{\overline{\overline{En} + \overline{S_1} + \overline{S_0} + \overline{D}}}$$

1.2 Diagrama Esquemático

Para a obtenção do esquemático, as expressões originais foram convertidas para a base NOR invertendo duplamente a saída e aplicando De Morgan nas portas AND originais.



Figura 1: Diagrama esquemático do DEMUX 1x4 (Portas NOR).

O diagrama esquemático soluciona a restrição do projeto de utilizar exclusivamente portas NOR mediante a aplicação do Teorema de De Morgan. A dupla negação das expressões canônicas originais converteu algebricamente os produtos lógicos em somas negadas, permitindo que a seleção e o roteamento do sinal de entrada sejam realizados apenas com esta porta lógica universal.

1.3 Diagrama de Temporização



Figura 2: Simulação funcional (diagrama de temporização) do DEMUX 1x4.

A simulação funcional mostra o sucesso do circuito ao comprovar que a adaptação para portas NOR manteve a integridade lógica do demultiplexador. O diagrama evidencia que a forma de onda da entrada de dados é replicada fidedignamente única e exclusivamente na saída Y_i ditada pelas variáveis de seleção naquele instante, confirmando o roteamento exato.

2 Codificador (Gray para Binário 3 bits)

2.1 Código de Gray

A partir do que foi fornecido, foi possível realizar a construção da tabela verdade, como mostrado a seguir:

Gray	**B2**	**B1**	**B0**
000	0	0	0
001	0	0	1
011	0	1	0
010	0	1	1
110	1	0	0
111	1	0	1
101	1	1	0
100	1	1	1

Tabela 2: Tabela verdade do conversor de código de Gray para binário.

A partir da tabela verdade, conseguimos ver que o bit mais significativo (B2) é igual ao bit mais significativo do código de Gray (G2). Além disso, foi realizado o mapa de Karnaugh para os bits B1 e B0, que são mostrados a seguir:

Dessa forma, percebe-se que o bit B_1 e o bit B_0 podem ser expressos como:

$$B_1 = \overline{G_2}G_1 + G_2\overline{G_1} = G_1 \oplus G_2 \tag{1}$$

G_0 \ G_1G_2	00	01	11	10
0		1		1
1		1		1

Figura 3: Mapa de Karnaugh para o Bit B_1 do binário puro

G_0 \ G_1G_2	00	01	11	10
0		1		1
1	1		1	

Figura 4: Mapa de Karnaugh para o Bit B_0 do binário puro

$$B_0 = \bar{G}_2\bar{G}_1G_0 + \bar{G}_2G_1\bar{G}_0 + G_2\bar{G}_1\bar{G}_0 + G_2G_1G_0 = G_0 \oplus G_1 \oplus G_2 \tag{2}$$

Para o esquemático, foi utilizado o software Quartus, resultando no diagrama mostrado na Figura 5.



Figura 5: Esquemático do circuito para o Códificador Gray



Figura 6: Simulação funcional do circuito para o Códificador Gray

Após a realização do esquemático, foi possível realizar a simulação funcional, mostrada na Figura 6.

Comparando a simulação gerada com a tabela verdade produzida, é possível perceber que o circuito está funcionando corretamente, pois os bits de saída estão de acordo com o esperado para cada combinação de bits de entrada.

3 Decodificador 3x8

3.1 Tabela Verdade e Expressões Booleanas

A tabela verdade de um decodificador 3x8 com entrada em binário puro (A_2, A_1, A_0) e entrada de habilitação (En) é apresentada a seguir. Quando $En = 0$, o decodificador está desabilitado e todas as saídas permanecem em nível baixo (0), independentemente dos valores de entrada. Quando $En = 1$, a combinação de entrada ativa exclusivamente a saída correspondente.

Tabela 3: Tabela Verdade do Decodificador 3x8 com Enable

En	A_2	A_1	A_0	Y_0	Y_1	Y_2	Y_3	Y_4	Y_5	Y_6	Y_7
0	X	X	X	0	0	0	0	0	0	0	0
1	0	0	0	1	0	0	0	0	0	0	0
1	0	0	1	0	1	0	0	0	0	0	0
1	0	1	0	0	0	1	0	0	0	0	0
1	0	1	1	0	0	0	1	0	0	0	0
1	1	0	0	0	0	0	0	1	0	0	0
1	1	0	1	0	0	0	0	0	1	0	0
1	1	1	0	0	0	0	0	0	0	1	0
1	1	1	1	0	0	0	0	0	0	0	1

A partir da tabela, extraímos as expressões booleanas simplificadas para cada saída. Como o decodificador só funciona quando habilitado, o termo En deve estar presente (em nível lógico alto) em todas as equações, multiplicando os mintermos das entradas:

$$
\begin{aligned}
Y_0 &= En \cdot \overline{A_2} \cdot \overline{A_1} \cdot \overline{A_0} \\
Y_1 &= En \cdot \overline{A_2} \cdot \overline{A_1} \cdot A_0 \\
Y_2 &= En \cdot \overline{A_2} \cdot A_1 \cdot \overline{A_0} \\
Y_3 &= En \cdot \overline{A_2} \cdot A_1 \cdot A_0 \\
Y_4 &= En \cdot A_2 \cdot \overline{A_1} \cdot \overline{A_0} \\
Y_5 &= En \cdot A_2 \cdot \overline{A_1} \cdot A_0 \\
Y_6 &= En \cdot A_2 \cdot A_1 \cdot \overline{A_0} \\
Y_7 &= En \cdot A_2 \cdot A_1 \cdot A_0
\end{aligned}
$$

3.2 Diagrama Esquemático



Figura 7: Diagrama esquemático do decodificador 3x8 para entrada em binário puro, implementado no ambiente Quartus.

A arquitetura esquemática soluciona o projeto ao implementar fisicamente os oito mintermos de três variáveis. Utilizando inversores e portas AND, o circuito garante matematicamente que qualquer combinação do binário puro na entrada ativará uma, e somente uma, das oito saídas de dados, cumprindo o requisito fundamental do decodificador 3x8.

3.3 Diagrama de Temporização



Figura 8: Diagrama de temporização obtido via simulação funcional, demonstrando a ativação sequencial das saídas Y_0 a Y_7 conforme a variação da entrada binária de 0 a 7.

A simulação funcional valida a exatidão do projeto ao comprovar a correspondência biunívoca entre a entrada e as saídas. Ao submeter o circuito à varredura binária completa de 0 a 7, o diagrama atesta que a saída Y_i é ativada exclusivamente quando a entrada equivale ao seu índice i, provando o funcionamento correto da lógica de decodificação projetada.

4 Codificador de Prioridade

A tabela verdade para o Codificador de Prioridade 4x2 é apresentada na Tabela 4. Assim, o mapa de Karnaugh para Y_1 é mostrado a seguir:
Logo, pode-se expressar a saída Y_1 como:

$$Y_1 = D_2 + D_3 \tag{3}$$

Tabela 4: Tabela Verdade do Codificador de Prioridade 4x2

D_3	D_2	D_1	D_0	Y_1	Y_0
0	0	0	0	0	0
0	0	0	1	0	0
0	0	1	X	0	1
0	1	X	X	1	0
1	X	X	X	1	1



Figura 9: Mapa de Karnaugh para a saída Y_1 do Codificador de Prioridade 4x2.



Figura 10: Mapa de Karnaugh para a saída Y_0 do Codificador de Prioridade 4x2.

Já para Y_0, o mapa de Karnaugh é mostrado a seguir:
Logo, pode-se expressar a saída Y_0 como:

$$Y_0 = (D_1 + D_3)(D_3 + \overline{D_2}) \tag{4}$$

Para o A, temos:

$$A = D_3 + D_2 + D_1 + D_0 \tag{5}$$

Após isso, foi realizado o esquemático utilizando o software Quartus, resultando no diagrama mostrado na Figura 11.



Figura 11: Diagrama esquemático do Codificador de Prioridade 4x2.

Após a realização do esquemático, foi feita a simulação funcional, resultando no diagrama de temporização mostrado na Figura 12.



Figura 12: Simulação funcional do Codificador de Prioridade 4x2.

Ao comparar os resultados obtidos com a tabela verdade, percebe-se que o circuito implementado está de acordo com o esperado, apresentando as saídas corretas para cada combinação de entradas.

5 Codificador de Prioridade 8x3 (Expansão)

5.1 Expressões Booleanas e Esquemático do Bloco H

A decomposição utiliza os módulos 4x2 projetados anteriormente. O Bloco H atua como a lógica combinacional de união.

a. Expressões Booleanas do Bloco H

Para o projeto do **Bloco H**, que atua como o estágio combinacional de junção para formar o codificador de prioridade 8x3 a partir de dois codificadores 4x2, as expressões booleanas são deduzidas analisando a precedência lógica do bloco superior.

Seja o bloco inferior responsável pelas entradas de menor peso, x_0 a x_3 (gerando os sinais A^1, y_1^1, y_0^1), e o bloco superior responsável pelas entradas de maior peso, x_4 a x_7 (gerando os sinais A^2, y_1^2, y_0^2). As expressões de saída são definidas da seguinte forma:

Sinal de Validação Geral (A): O circuito total é validado (nível lógico alto) se qualquer um dos blocos menores identificar uma entrada ativa.

$$A = A^1 + A^2 \tag{6}$$

Bit Mais Significativo (y_2): Este bit indica se a entrada ativada pertence à metade superior do barramento (x_4 a x_7, correspondentes aos binários de 100_2 a 111_2). Logo, ele é ativado diretamente pelo sinal de validação do bloco superior.

$$y_2 = A^2 \tag{7}$$

Bits Menos Significativos (y_1 e y_0): Para estas saídas, o Bloco H atua de forma análoga a um multiplexador controlado pelo sinal de prioridade A^2. Se o bloco superior possuir uma entrada ativa ($A^2 = 1$), suas saídas repassam os valores aos bits inferiores. Caso contrário ($A^2 = 0$), os bits assumem os valores repassados pelo bloco inferior. Considerando que y_i^2 é 0 quando $A^2 = 0$, as equações otimizadas são:

$$y_1 = y_1^2 + (\overline{A^2} \cdot y_1^1) \tag{8}$$

$$y_0 = y_0^2 + (\overline{A^2} \cdot y_0^1) \tag{9}$$



Figura 13: Diagrama esquemático do Bloco H.

5.2 Diagrama de Temporização do Bloco H



Figura 14: Simulação funcional (diagrama de temporização) do Bloco H.

A simulação apresentada na Figura 14 comprova o funcionamento do Bloco H como o estágio decisório do sistema. O diagrama atesta que o bit mais significativo (Y_2) e as saídas de dados (Y_1 e Y_0) replicam estritamente os valores do bloco superior sempre que sua validação (A_2) está ativa. Na ausência de sinal superior ($A_2 = 0$), o circuito comuta perfeitamente a lógica, repassando os dados do bloco inferior à saída final.

5.3 Diagrama de Temporização do Dispositivo Completo



Figura 15: Simulação funcional (diagrama de temporização) do Dispositivo Completo.

A Figura 15 atesta o sucesso da integração do codificador de prioridade 8x3 (Top-Level). A análise das formas de onda demonstra a obediência incontestável à regra de precedência lógica: o barramento de saída codifica invariavelmente o valor binário da entrada ativa de maior índice (de x_7 a x_0), ignorando as entradas de menor peso. Adicionalmente, o bit de validação (A) opera de forma exata, acusando nível lógico baixo exclusivamente quando todas as entradas são nulas.