Laboratório EEA-21 – 3ª Experiência

Projeto e Montagem de Redes Iterativas

Equipe: Marcello Ryaj e Mateus Levi/ Turma: Comp 28

7 de abril de 2026

Índice

1 Tarefa 5.1: Montagem de um circuito combinacional com portas NAND2 2
1.1 Analise do circuito 2

2 Tarefa 5.2: Montagem dos circuitos subtrator e somador 2
2.1 Subtrator 2
2.2 Somador 3

3 Tarefa 5.3: Montagem de um circuito comparador 4

4 Tarefa 6.1: Projeto e simulacao de um circuito multiplicador de 2 bits 6
4.1 Desenvolvimento do projeto 6
4.2 Equacoes do circuito 6
4.3 Simulacao funcional 7
4.4 Comentarios 7

1 Tarefa 5.1: Montagem de um circuito combinacional com portas NAND2

Nesta tarefa, foi solicitado montar em protoboard o circuito combinacional fornecido no roteiro, composto exclusivamente por portas NAND de duas entradas. A partir da montagem experimental, deve-se identificar qual funcao logica basica esta sendo implementada e apresentar a tabela-verdade e a expressao de F em funcao de A e B.

1.1 Analise do circuito

A Porta XOR foi construída seguindo o esquemático realizado pelo professor, ao término da montagem, foi testado todas as 4 combinações de entradas possíveis, chegando a seguinte tabela verdade

Tabela 1: Tabela-verdade obtida para a saída da porta lógica XOR construída

A	B	F
0	0	0
0	1	1
1	0	1
1	1	0

A partir da tabela verdade construída, vemos que a saída F bate com o resultado esperado para uma porta XOR de duas entradas, dessa maneira:

$$F = A \oplus B \tag{1}$$

2 Tarefa 5.2: Montagem dos circuitos subtrator e somador

2.1 Subtrator

O professor da disciplina de EEA-21 disponibilizou os esquemáticos do subtrator de 3 entradas. Dessa maneira, utilizando as duas portas lógicas XOR previamente construídas. Portanto, considerando que as entradas do Subtrator é composta por A, B, E_{i-1}, onde A é o bit do minuendo, B é o bit do subtraendo e E_{i-1} é o bit de *borrow-in*, ou seja, se a casa anterior, bit menos significativo, precisou "emprestar"1 para essa posição

A partir da tabela verdade do subtrator, foi-se possível deduzir uma fórmula para os bits de saída S_i e E_i, assim:

$$\begin{aligned} S_i &= A \oplus B \oplus E_{i-1} \\ E_i &= \bar{A} \cdot B + \bar{A} \cdot E_{i-1} + B \cdot E_{i-1} \end{aligned} \tag{2}$$

O bit "borrow-out"foi desenvolvido para a utilização de apenas portas NAND de duas entradas e sua expressão é posto a seguir:

$$E_i = \overline{\overline{\overline{A_i} \cdot B_i} \cdot \overline{E_{i-1} \cdot \overline{A_i \cdot \overline{B_i}}}} \tag{3}$$

Os circuitos são mostrados montados nas figuras a seguir:



Figura 1: Montagem do circuito subtrator, onde os 2 CI's a esquerda representam as duas portas lógicas XOR e o circuito a direita o circuito que contém a saída E_i



Figura 2: Circuito subtrator alimentado

Com isso, foi possível realizar a tabela verdade, mostrada a seguir:

Tabela 2: Tabela-verdade da celula do subtrator completo.

A_i	B_i	E_{i-1}	S_i	E_i
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

Batendo com a tabela verdade esperada de um subtrator.

2.2 Somador

Para o somador, bastou trocar os lugares onde possuiam entrada A_i e $\overline{A_i}$, fazendo a troca, ou seja, apenas se fez:

$$\begin{aligned} A_i &\rightarrow \overline{A_i} \\ \overline{A_i} &\rightarrow A_i \end{aligned} \tag{4}$$

Com isso, as fórmulas para o somador derivam da do subtrator, encontrando:

$$
\begin{aligned}
S_i &= \overline{A} \oplus B \oplus C_{i-1} \\
C_i &= A \cdot B + A \cdot C_{i-1} + B \cdot C_{i-1}
\end{aligned} \tag{5}
$$

$$
C_i = \overline{\overline{A_i \cdot B_i} \cdot \overline{C_{i-1} \cdot \overline{\overline{A_i} \cdot \overline{B_i}}}} \tag{6}
$$

O grupo esqueceu de tirar a foto da montagem do somador, entretando, ele foi montado e foi possível realizar sua tabela verdade, resultando em:

Tabela 3: Tabela-verdade da celula do subtrator completo.

A_i	B_i	C_{i-1}	S_i	C_i
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Resultando em uma tabela verdade esperada para um somador

3 Tarefa 5.3: Montagem de um circuito comparador

Para o circuito do comparador, foi utilizado o circuito esquemático disponibilizado pelo professor e suas tabelas verdades derivadas, assim, foi possível achar as fórmulas para cada uma das saídas esperadas

$$
\begin{aligned}
Y_{1,i-1} &= Y_{1,i} + A_i \cdot \overline{B_i} \cdot \overline{Y_{3,i}} \\
Y_{3,i-1} &= Y_{3,i} + \overline{A_i} \cdot B_i \cdot \overline{Y_{1,i}}
\end{aligned} \tag{7}
$$

Assim, seu circuito foi montado e é mostrado na figura a seguir:



Figura 3: Circuito comparador de 4 entradas e 2 saídas

Onde o CI mais a esquerda é o U1 o do meio o U2 e o mais a direita o U3.



Figura 4: Circuito compardor alimentado

A partir do circuito alimentado, foi permitido montar a tabela verdade, expressa a seguir

Tabela 4: Tabela-verdade da celula basica do comparador.

$Y_{1,i}$	$Y_{3,i}$	A_i	B_i	$Y_{1,i-1}$	$Y_{3,i-1}$
0	0	0	0	0	0
0	0	0	1	0	1
0	0	1	0	1	0
0	0	1	1	0	0
0	1	0	0	0	1
0	1	0	1	0	1
0	1	1	0	0	1
0	1	1	1	0	1
1	0	0	0	1	0
1	0	0	1	1	0
1	0	1	0	1	0
1	0	1	1	1	0
1	1	0	0	1	1
1	1	0	1	1	1
1	1	1	0	1	1
1	1	1	1	1	1

4 Tarefa 6.1: Projeto e simulação de um circuito multiplicador de 2 bits

Na etapa de simulação, foi solicitado projetar um circuito capaz de multiplicar dois números de 2 bits, gerando um produto de 4 bits. O relatório deve conter o desenvolvimento do esquemático, as equações obtidas e o diagrama de temporização referente aos casos pedidos no roteiro.

4.1 Desenvolvimento do projeto

O projeto foi feito a partir da geração dos produtos parciais com portas AND entre os bits de entrada A_1A_0 e B_1B_0. O bit menos significativo é dado diretamente por $C_0 = A_0B_0$. Para o segundo bit, somam-se os termos cruzados A_0B_1 e A_1B_0 com uma porta XOR, produzindo M_1. O terceiro bit é obtido com a soma (XOR) entre A_1B_1 e o carry da soma anterior, que é $(A_0B_1)(A_1B_0)$, resultando em M_2. Por fim, o bit mais significativo M_3 corresponde ao carry final, implementado no esquemático como o produto $A_1A_0B_1B_0$.



Figura 5: Diagrama esquemático do multiplicador de 2 bits.

4.2 Equações do circuito

$$P_0 = C_0 = A_0 \cdot B_0$$

$$P_1 = M_1 = (A_0 \cdot B_1) \oplus (A_1 \cdot B_0)$$

$$P_2 = M_2 = (A_1 \cdot B_1) \oplus [(A_0 \cdot B_1) \cdot (A_1 \cdot B_0)]$$

$$P_3 = M_3 = A_1 \cdot A_0 \cdot B_1 \cdot B_0$$

4.3 Simulação funcional



Figura 6: Temporização para $(10)_b \times (11)_b$ (entrada 1011, saída 0110).



Figura 7: Temporização para $(10)_b \times (00)_b$ (entrada 1000, saída 0000).



Figura 8: Temporização para $(01)_b \times (01)_b$ (entrada 0101, saída 0001).



Figura 9: Temporização para $(11)_b \times (11)_b$ (entrada 1111, saída 1001).

Tabela 5: Resultados esperados para os casos simulados.

Operação	Resultado esperado	Resultado simulado
$(10)_b \times (11)_b$	$(0110)_b$	$(0110)_b$
$(10)_b \times (00)_b$	$(0000)_b$	$(0000)_b$
$(01)_b \times (01)_b$	$(0001)_b$	$(0001)_b$
$(11)_b \times (11)_b$	$(1001)_b$	$(1001)_b$

4.4 Comentários

Os resultados simulados coincidem com os valores esperados para os quatro casos pedidos no roteiro. Isso confirma que o esquemático implementa corretamente a multiplicação de 2 bits, com saída organizada como $P_3P_2P_1P_0 = M_3M_2M_1C_0$.