Fonte chaveada flyback 12 V / 3 A com entrada universal e controle por UC3845

Projeto Semestral – Tema II · Revisão B · Eletrônica de Potência II (2026-2)

Mateus Salgado Barboza Costa · Prof. Joabel Moia · IFSC – Engenharia Eletrônica

Apresentação: 21/12/2026

Origem de cada número: [C] cálculo · [S] simulação LTspice da revisão B · [CAD] verificação ERC/DRC · [M] medição física (não há medições: protótipo não montado)

1. Produto, requisitos e aplicações

- Fonte de mesa CA-CC de **36 W (12 V / 3 A)**: roteadores, CFTV, fitas de LED, automação
- Entrada universal **90–264 VAC**, 50/60 Hz (validação em 127 e 220 V)
- Saída 12 V ± 5 %, ondulação ≤ 120 mV, η meta 85 % (hipótese de cálculo 82 %)
- Tema II: ponte + filtro capacitivo, flyback com **UC3845**, proteções de surto, filtro de EMI, snubber, malha fechada
- Revisão B: resposta ao parecer técnico da revisão A (04/11/2026) — proteção de curto efetiva, DRC verificável, placa pronta para teste e para gabinete

Bloco	Escolha (revisão B)
Proteções	Fusível 5 × 20 T2A/250 V em clipes (produto: axial 477), NTC 10 Ω, varistor S14K275
EMI	X2 220 nF + choke Schaffner 2 × 10 mH / 1,2 A + X2 100 nF, Y1 2,2 nF
Retificador	GBU4J + **150 µF/400 V**
Flyback	**STF13N65M2 (TO-220FP isolado)**, E-30/7 (42:7:9), 65 kHz, MCD
Snubber	RCD 9 kΩ (2 × 18 kΩ/2 W em paralelo) / 22 nF/630 V / UF4007
Saída	STPS20H100CT, 3 × 1000 µF ZLH + LC 3,3 µH/470 µF
Controle	UC3845 modo corrente de pico, TL431 + PC817 (R_z 21,5 kΩ / C_z 270 nF)
Curto-circuito	limite ciclo a ciclo + **hiccup por UVLO** (R13 = 100 Ω no auxiliar)

2. O que o parecer apontou na revisão A e o que a B corrigiu

Item do parecer	Revisão A	Revisão B
Curto-circuito	9 A no MOSFET, 596 V no dreno, CI nunca desliga	R13 10 → **100 Ω**: VCC cai, **desligamento por UVLO e hiccup**; janelas aplicação / sustentado / recuperação [S]
Grampo RCD	R5 e R6 em série na placa (36,4 kΩ) × 9,1 kΩ no modelo	R5 ‖ R6 = 9 kΩ no esquemático, na placa e na simulação
Filtro do sensor de corrente	RC do lado errado de R_{sense}, τ = 220 ns	330 Ω / 100 pF **no pino 3**, τ = 33 ns
Choke de modo comum	0,7 A (Würth 744821110) < 0,89 A rms em 90 V	Schaffner RN214 2 × 10 mH / **1,2 A**; pinagem 1-2 / 3-4 no símbolo e footprint
Barramento	100 µF (vale 94,6 V, sem tolerância)	**150 µF**: vale 104 V [C]; com −20 % (120 µF) 99,8 V [S]
Regras de layout	classes HV/SEC não atribuídas → DRC de 1 mm / 6 mm sem efeito	classes atribuídas a todas as redes; **ensaio de cobertura** com 5 violações deliberadas (5/5 disparam) [CAD]
Pinagem de T1 / TL431	guia e esquemático divergentes	ficha única: 1-BULK, 3-DRAIN, 4-PGND, 5-AUX, 6/7-SGND, 9/10-ânodos de D1; TL431 K-A-REF
Instrumentação	terra do osciloscópio solto	isolador + sonda diferencial, **terra de proteção mantido**, curto físico bloqueado até justificar limites
Estabilidade / perdas / BOM	modelo sem L2 nem polo do opto; custo sem PCI mínima	planta com L2–C13 e polo do opto (MF 88°); BOM B com saída de caixa real (lote mínimo de 5 placas)


3. Metodologia (Aulas 02 a 08)

- **Entrada**: simulação numérica do retificador com 150 µF → $V_{bulk,mín}$ = 104 V (90 V/50 Hz), $I_{in,rms}$ = 0,89 A, FP 0,58, inrush 31 A com NTC (Aulas 06/07) [C]
- **Flyback em MCD** na pior condição (Aula 04C, Barbi) com vale conservador de 94,6 V: I_p = 2,16 A, L_p = 290 µH, V_r = 71 V → n = 6 [C]
- **Transformador**: $A_eA_w \geq 0{,}45\ cm^4$ → E-30/7 Thornton; l_g, N_p, N_s, fios por efeito pelicular, perdas, ΔT, K_{ocup} [C]
- **Capacitores**: seis critérios da Aula 03; **semicondutores**: pré-escolha, perdas e dissipadores (Aula 02, método das Tarefas 1 e 2) [C]
- **UC3845**: RT/CT, R_{sense}, partida, auxiliar e **hiccup**, driver, compensador tipo 2 com TL431 (Aula 05); snubber e proteções (Aula 07) [C]
- **Simulação** LTspice em lote (23 casos, janelas antes/durante/depois de cada evento, partida a frio com pré-carga) → comparação com a teoria [S]
- **Esquemático e layout** KiCad 10 (Aula 08, IPC-2221): ERC, DRC com paridade, ensaio de cobertura das regras, Gerbers da mesma revisão [CAD]
- Tudo por scripts (Python, kicad-cli, pcbnew): a referência elétrica é única — cálculo → esquemático → netlist → BOM → guia

4. Transformador e esforços [C]

Núcleo	A_eA_w	l_g	$N_p/N_s/N_{aux}$	P (W)	ΔT	K_{ocup}
E-30/7	0,48	0,45 mm	42 / 7 / 9	0,96	29 °C	0,46
E-30/14	1,02	0,23 mm	21 / 3 / 4	1,42	32 °C	0,22
E-42/15	2,84	0,15 mm	14 / 2 / 3	2,79	44 °C	0,08

- L_p = 294 µH, B = 0,25 T, fio 1×23 AWG (prim.), 5×23 AWG (sec.), 1×28 AWG (aux.)
- I_p = 2,14 A; $I_{s,pk}$ = 12,9 A; $I_{s,rms}$ = 5,45 A; $I_{c,rms}$ = 4,54 A
- V_{ds} máx = 507 V (264 V, grampo 1,8·V_r) → MOSFET 650 V (78 %)
- V_{rev} diodo = 74 V → Schottky 100 V
- Saturação ≈ 3 A (B_{sat} 0,35 T): limita na prática o transitório de curto, que o modelo linear não representa




Formas de onda teóricas em 90 e 264 VAC, plena carga

5. Semicondutores, perdas e dissipadores [C]

MOSFET 650 V	P 90 V	P 264 V	$R_{\theta JC}$	Isolado	T_j
IPA65R400CE (TO-220FP)	1,14 W	1,38 W	4,0	sim	79 °C
STP13N65M2 (TO-220)	1,04 W	1,15 W	1,14	não	69 °C
STF13N65M2 (TO-220FP)	1,04 W	1,15 W	3,5	**sim**	**72 °C**
FCPF190N65S3 (TO-220F)	0,83 W	1,40 W	3,5	sim	79 °C


- Dissipadores **necessários** em Q1 (sem clip T_j = 112 °C) e D1; ponte GBU4J sem dissipador (0,67 W, 53 °C)
- Diodo **STPS20H100CT** (2 × 10 A em paralelo): 1,78 W, T_j ≈ 84 °C com clip de 24 °C/W
- Encapsulamento isolado: aleta sem potencial de dreno → clip sem mica, seguro para gabinete
- Driver = saída totem-pole do UC3845 (±1 A), R_g 10 Ω + 1N4148 + 10 kΩ
- Orçamento: 7,4–7,9 W → **η = 81,9–83,0 %** (hipótese 82 % ✓)



Distribuição de perdas em plena carga


6. Componentes do UC3845, proteção de curto e malha de controle [C]

- R_T = 6,04 kΩ, C_T = 2,2 nF → f_{sw} = 64,7 kHz (D ≤ 50 %)
- R_{sense} = 0,34 Ω (2 × 0,68 Ω/1 W): limite 2,65–2,94 A; filtro **330 Ω/100 pF no pino 3**
- Partida 2 × 82 kΩ/1 W, C_{VCC} 220 µF; auxiliar 15,4 V (9 esp., UF4004) + **R13 = 100 Ω**
- **Hiccup**: no curto o auxiliar cai, VCC desce até o UVLO, o CI desliga e R_{start} recarrega → 220 V: 151 ms até o UVLO, 133 ms de recarga, 15,5 ms ligado, ciclo de falha 10 % [C]
- Realimentação: TL431 (R_a 9,53 k / R_b 2,49 k), PC817, pull-up 4,7 kΩ no COMP
- Compensador tipo 2: R_z = 21,5 kΩ, C_z = 270 nF → f_c = 0,79 kHz, **MF = 88°**, MG 13 dB; ≥ 86° em 10 % de carga e CTR 0,5–1,6 — planta com pós-filtro L2–C13 e polo do opto
- Snubber RCD: 9 kΩ (2 × 18 kΩ/2 W), 22 nF/630 V, UF4007; P = 2,0 W (L_{lk} 2 %)
- EMI: f_{DM} 43 kHz (58 dB em 195 kHz), f_{CM} 24 kHz (26 dB em 150 kHz)




Bode da malha aberta (revisão B)

7. Simulação LTspice – regime permanente [S]



Um ciclo em 90 VAC, plena carga



Comutação em 264 VAC: dreno com grampo RCD (482 V)


Modelo comportamental do UC3845 (oscilador, latch 50 %, comparador 1 V, UVLO 8,4/7,6 V, I_{start} 0,5 mA), VDMOS do STP13N65M2,

8. Teoria [C] × simulação [S] – plena carga


V_{ac} (100 %)	V_o (V)	I_p C / S (A)	$I_{s,pk}$ C / S (A)	$I_{s,rms}$ C / S (A)	V_{ds} C / S (V)	η C / S (%)
90	12,06	2,14 / 2,06 (−3,7 %)	12,9 / 14,2 (+10 %)	5,45 / 4,89 (−10 %)	261 / 247 (−5 %)	81,9 / 82,6
127	12,06	2,14 / 2,07	12,9 / 14,0	5,45 / 4,89	314 / 296	83,0 / 84,7
220	12,06	2,14 / 2,07	12,9 / 13,8	5,45 / 4,89	445 / 422	83,0 / 85,2
264	12,06	2,14 / 2,07	12,9 / 13,7	5,45 / 4,89	507 / 482 (−5 %)	82,7 / 84,6

- Regulação de linha e carga < 0,1 % (12,058–12,062 V); ondulação de chaveamento ≤ 4,8 mV e excursão total em ciclos da rede ≤ 8,5 mV (meta 120 mV)
- I_p e V_{ds} dentro de 10 %; $I_{s,rms}$ no limite (a teoria integra o triângulo ideal no vale de V_{bulk}); em carga leve V_{ds} e $I_{s,pk}$ ficam 11–22 % abaixo da teoria, a favor da segurança (grampo fixo em 1,8·V_r no cálculo)
- V_{ds} = 482 V (74 % de 650 V) com L_{lk} 2 %; 497 V com 3 %; **854 V sem grampo** → snubber obrigatório; η = 85,2 % em 220 V atende a meta
- Tolerância do barramento (C1 = 120 µF, −20 %): vale 99,7 V em 90 V/50 Hz, V_o 12,06 V, η 82,6 %

9. Partida a frio e degraus de carga [S]




Partida a frio em 90 VAC após a pré-carga (barramento e fase da rede transferidos do cruzamento do UVLO)



Degraus 50 → 100 % (80 ms) e 100 → 50 % (100 ms) em 90 VAC

- Pré-carga de C1 e C5 descarregados com I_{start} máximo (0,5 mA): UVLO em 1,1 s (264 V) e **7,3 s (90 V)** — partida lenta em rede baixa; produto pediria 2 × 68 kΩ ou partida ativa
- V_o ≥ 11,4 V em 5,3 / 4,3 ms, sem sobretensão (máx 12,06 V); VCC mín 8,30 V; I_p de pico 3,1–3,47 A por < 1 ms (saída em zero, sem reset do núcleo); V_{ds} 517 V em 264 V
- Degraus em 90 e 264 V: −114/−113 mV na subida, +115/+116 mV na descida, sem sair de ±1 %, ±0,5 % em ≤ 4,5 ms; CTR = 0,5: ±200 mV, ±1 % em 4,1 ms, sem oscilação

10. Curto-circuito na saída: aplicação, sustentado com hiccup, recuperação [S]




220 VAC, curto de 60 a 380 ms: VCC desce até o UVLO, o CI desliga e religa (hiccup)

Janela	I_p máx	I(D1) máx / rms	V_{ds} máx	VCC mín
aplicação (2 ms)	8,0 A	57 A / 21,5 A	560 V	14,2 V
sustentado	3,4 A	24 A / 13,1 A	423 V	**7,6 V**
recuperação	0	0	309 V	7,7 → 7,9 V


- Aplicação: sem reset do núcleo com a saída em zero a corrente sobe por alguns ciclos (0,91 T no modelo linear; núcleo real satura em ≈ 3 A) — dentro dos limites pulsados (Q1 44 A, D1 I_{FSM} 200 A, V_{ds} < 600 V)
- Sustentado: 163 ms até o UVLO, 130 ms desligado, 20 ms ligado por tentativa → ciclo de falha 13,5 % (cálculo 151 / 133 / 15,5 ms, 10 %); I(D1) rms média ≈ 4,8 A
- Recuperação: religamento na tentativa seguinte do hiccup (≤ 130 ms) com a partida normal, sem sobretensão
- Revisão A: VCC ficava em 13 V e o curto era sustentado indefinidamente

11. Esquemático revisão B (KiCad 10, ERC 0 erros / 0 avisos) [CAD]




12. Layout da PCI – regras da Aula 08 e IPC-2221, verificáveis [CAD]

- 140 × 90 mm, 2 camadas, FR-4 1,6 mm, todos PTH; fluxo linear rede → saída; J1 e J2 abrindo para bordas opostas; filtro de entrada em coluna; laços JP1/JP2 para sonda de corrente; furos M3 a ≥ 8,5 mm do cobre da rede (parafuso pode ser PE)
- Classes HV / SEC / SEC_PWR **atribuídas**: isolamento ≥ 1,0 mm (HV), **≥ 6,4 mm primário–secundário** (IEC 62368-1) + fendas sob T1 e opto; larguras 1,0 / 1,5 / 2,0 mm por corrente
- **Sem cantos de 90°**: 255 chanfros a 45° gerados pelo roteador; terras de potência e de sinal unidos num único ponto no R_{sense}; 100 nF junto ao VCC
- Térmico: Q1 isolado e D1 com clips (T_j 72 / 84 °C), Q1 a 6 mm de C1 e D1 a 10 mm de C10–C12; R5/R6 (1 W cada) e NTC isolados
- DRC: **0 erros, 0 não conectados, paridade com o esquemático OK**; 3 avisos de serigrafia justificados
- **Ensaio de cobertura**: cópia com 5 violações deliberadas → as 5 regras disparam (HV, 6,4 mm, larguras, borda)
- Gerbers RS-274X + furação Excellon + mapa **da mesma revisão**, inspecionados com as fendas



Face superior (revisão B, placement de 05/11/2026)

13. Placa – render 3D (revisão B)



Dissipadores clip e corpo de T1 não representados nos modelos 3D

14. Lista de materiais e custo (revisão B)

Bloco	US$ (1 un.)	US$ (100 un.)	%
PCI (lote de 5 / 100)	9,60	1,90	22
Filtro EMI	6,01	3,87	14
Secundário	5,05	3,14	12
Transformador	4,50	3,00	10
Retificador e bulk	3,90	2,55	9
Entrada e proteções	3,90	2,43	9
Potência primária	3,10	2,08	7
Demais (mecânica, comando, realim., snubber)	7,57	3,95	17
Total por fonte	**42,73 (R$ 235)**	**22,37 (R$ 123)**	100

- 58 itens com part number, fabricante e código de distribuidor (BOM.xlsx, custo.xlsx)
- Orçamento de engenharia: preços herdados da A (out/2026) e provisões para os itens trocados (porta-fusível 5 × 20, choke Schaffner, 150 µF, STF13N65M2); câmbio R$ 5,50
- Para um exemplar comprando o lote mínimo de 5 placas: saída de caixa ≈ US$ 81 antes de fretes e impostos (parecer, item 11)
- Kit de mica retirado (Q1 isolado); alternativas nacionais (Thornton, lojas BR) no guia de montagem
- Guia de montagem B: ficha de T1 com pinagem única, montagem por blocos, instrumentação segura, ensaios com critério de aceite e origem C/S/M

15. Conclusões

- Projeto completo do Tema II em revisão B: parecer respondido item a item, referência elétrica única (cálculo → esquemático → netlist → BOM → guia)
- Simulação confirma a teoria (I_p e V_{ds} dentro de 10 %), V_o = 12,06 V, ondulação de mV, V_{ds} = 482 V (74 % de 650 V), partida e degraus nos dois sentidos estáveis, η = 85,3 % em 220 V
- **Curto-circuito agora protegido**: limite ciclo a ciclo + desligamento por UVLO e hiccup (13,5 % de ciclo de falha); transitório de aplicação inerente ao flyback, dentro dos limites pulsados
- Layout verificável: classes atribuídas, cobertura das regras comprovada, 45°, isolação 6,4 mm, DRC zero, pacote de fabricação da mesma revisão; placa pensada para gabinete (MOSFET isolado, furos e conectores)
- Custo US$ 42,73 (1 un.) / US$ 22,37 (100 un.), PCI incluída; nenhuma medição física ainda — o guia prepara a Possibilidade II
- Trabalho futuro: medir L_{lk} e saturação do trafo real, emissões conduzidas com LISN, partida mais rápida em 90 V, montar o protótipo

Obrigado. Arquivos: Projeto_Flyback/ (scripts, LTspice, KiCad, Gerbers, BOM, relatório, guia) · revisão A preservada em PROJETO/