Fonte chaveada flyback 12 V / 3 A com entrada universal e controle por UC3845

Projeto Semestral – Tema II · Eletrônica de Potência II (2026-2)

Mateus Salgado Barboza Costa · Prof. Joabel Moia · IFSC – Engenharia Eletrônica

Apresentação: 21/12/2026

1. Produto, requisitos e aplicações

- Fonte de mesa CA-CC de **36 W (12 V / 3 A)**: roteadores, CFTV, fitas de LED, automação
- Entrada universal **90–264 VAC**, 50/60 Hz (validação em 127 e 220 V)
- Saída 12 V ± 5 %, ondulação ≤ 120 mV, η meta 85 % (hipótese de cálculo 82 %)
- Exigências do Tema II: ponte + filtro capacitivo, flyback com **UC3845**, proteções de surto, filtro de EMI, snubber, malha fechada
- Entregas: teoria, simulação, esquemático, projeto físico, BOM/custo, layout, guia de montagem (Possibilidade I, pronta para a II)

Bloco	Escolha
Proteções	Fusível T2A, NTC 10 Ω, varistor S14K275
EMI	X2 220 nF + choke MC 10 mH + X2 100 nF, Y1 2,2 nF
Retificador	GBU4J + 100 µF/400 V
Flyback	STP13N65M2, E-30/7 (42:7:9), 65 kHz, MCD
Snubber	RCD 9,1 kΩ / 22 nF / UF4007
Saída	STPS20H100CT, 3 × 1000 µF ZLH + LC 3,3 µH/470 µF
Controle	UC3845 modo corrente de pico, TL431 + PC817


2. Metodologia (Aulas 02 a 08)

- **Entrada**: simulação numérica do retificador com capacitor → $V_{bulk,mín}$ = 94,6 V (90 V), $I_{in,rms}$ = 0,86 A, FP 0,6 (Aula 06)
- **Flyback em MCD** na pior condição (Aula 04C, Barbi): $I_p = 2P_o/(\eta V_{b,mín} D_{máx})$ = 2,16 A, L_p = 290 µH, V_r = 71 V → n = 6
- **Transformador**: $A_e A_w \geq 0{,}45\ cm^4$ → E-30/7 Thornton; l_g, N_p, N_s, fios por efeito pelicular, perdas, ΔT, K_{ocup}
- **Capacitores**: seis critérios da Aula 03 ($C_{mín}$, RSE, I_{rms}, tensão, temperatura, custo)
- **Semicondutores**: pré-escolha por tensão/corrente (Aula 03), perdas e dissipadores (Aula 02, mesmo método das Tarefas 1 e 2)
- **UC3845**: RT/CT, Rsense, partida, auxiliar, driver, compensador tipo 2 com TL431 (Aula 05); snubber e proteções (Aula 07)
- **Simulação** LTspice em lote (20 casos) → comparação com a teoria → ajustes → **esquemático e layout** KiCad 10 (Aula 08, IPC-2221)
- Tudo por scripts (Python, kicad-cli, pcbnew): qualquer parâmetro propaga até a placa

3. Transformador e esforços

Núcleo	A_eA_w	l_g	$N_p/N_s/N_{aux}$	P (W)	ΔT	K_{ocup}
E-30/7	0,48	0,45 mm	42 / 7 / 9	0,96	29 °C	0,46
E-30/14	1,02	0,23 mm	21 / 3 / 4	1,42	32 °C	0,22
E-42/15	2,84	0,15 mm	14 / 2 / 3	2,79	44 °C	0,08

- L_p = 294 µH, B = 0,25 T, fio 1×23 AWG (prim.), 5×23 AWG (sec.)
- I_p = 2,14 A; $I_{s,pk}$ = 12,9 A; $I_{s,rms}$ = 5,45 A; $I_{c,rms}$ = 4,54 A
- V_{ds} máx = 507 V (264 V, grampo 1,8·V_r) → MOSFET 650 V (78 %)
- V_{rev} diodo = 74 V → Schottky 100 V




Formas de onda teóricas em 90 e 264 VAC, plena carga

4. Semicondutores, perdas e dissipadores

MOSFET 650 V	P 90 V	P 264 V	$R_{\theta JC}$	T_j
IPA65R400CE	1,14 W	1,38 W	4,0	79 °C
STP13N65M2	1,04 W	1,15 W	1,14	69 °C
FCPF190N65S3	0,83 W	1,40 W	3,5	79 °C


- Diodo de saída **STPS20H100CT** (2 × 10 A em paralelo): 1,78 W, T_j ≈ 84 °C com clip de 24 °C/W
- Ponte GBU4J 0,69 W sem dissipador (T_j 54 °C)
- Driver = saída totem-pole do UC3845 (±1 A), R_g 10 Ω + 1N4148 + 10 kΩ
- Orçamento: 7,4–8,0 W → **η = 81,9–83,0 %** (hipótese 82 % ✓)



Distribuição de perdas em plena carga


5. Componentes do UC3845 e malha de controle

- R_T = 6,04 kΩ, C_T = 2,2 nF → f_{sw} = 64,7 kHz (D ≤ 50 %)
- R_{sense} = 0,33 Ω (2 × 0,68 Ω/1 W): limite 2,7–3,0 A; filtro 1 kΩ/220 pF
- Partida 2 × 82 kΩ/1 W, C_{VCC} 220 µF; auxiliar 15 V (9 esp., UF4004)
- Realimentação: TL431 (R_a 9,53 k / R_b 2,49 k), PC817, pull-up 4,7 kΩ no COMP
- Compensador tipo 2: R_z = 47,5 kΩ, C_z = 150 nF → f_c = 1,5 kHz, **MF = 99°** (≥ 91° em 10 % de carga; CTR 0,5–1,6)
- Snubber RCD: 9,1 kΩ (2 × 18,2 kΩ/2 W), 22 nF/630 V, UF4007; P = 2,0 W (L_{lk} 2 %)
- EMI: f_{DM} 43 kHz (51 dB em 150 kHz), f_{CM} 24 kHz (26 dB)




Bode da malha aberta

6. Simulação LTspice – regime permanente



Um ciclo em 90 VAC, plena carga



Comutação em 264 VAC: dreno com grampo RCD


Modelo comportamental do UC3845 (oscilador, latch 50 %, comparador 1 V, UVLO), VDMOS do STP13N65M2, L_{lk} e RSE explícitas; 12

7. Teoria × simulação


V_{ac} (100 %)	V_o (V)	I_p teo / sim (A)	$I_{s,pk}$ teo / sim (A)	$I_{s,rms}$ teo / sim (A)	V_{ds} teo / sim (V)	η teo / sim (%)
90	12,07	2,14 / 2,07 (−3,6 %)	12,9 / 13,6 (+5,7 %)	5,45 / 4,89 (−10 %)	261 / 246 (−6 %)	81,9 / 83,3
127	12,08	2,14 / 2,07	12,9 / 13,5	5,45 / 4,88	314 / 296	82,9 / 85,2
220	12,08	2,14 / 2,07	12,9 / 13,4	5,45 / 4,88	445 / 422	83,0 / 85,5
264	12,08	2,14 / 2,07	12,9 / 13,3	5,45 / 4,88	507 / 482 (−5 %)	82,7 / 84,8

- Regulação de linha e carga < 0,1 %; ondulação 1–4 mV após o pós-filtro LC (meta 120 mV)
- Esforços dentro de 10 % ($I_{s,rms}$ no limite: teoria no vale de V_{bulk}); V_{ds} 5 % abaixo (grampo real 1,6–1,7·V_r)
- Ajustes feitos no ciclo: $D_{máx}$ 0,45 → 0,43; grampo 1,5 → 1,8·V_r; η 0,85 → 0,82; N_s equilibrando margens de 650 V e 100 V; modelo do MOSFET com C_{gd}/C_{oss} reais

8. Casos especiais: partida, degrau, snubber, curto




Sem snubber em 264 VAC: 828 V no dreno (127 % de 650 V) → grampo obrigatório



Curto na saída: limitação ciclo a ciclo (I_p 4,3 A transitório) e recuperação


- Partida em 90 e 264 VAC sem sobretensão ($V_{o,máx}$ 12,06 V); degraus 50 ↔ 100 % com ΔV_o < 15 mV, mesmo com CTR 0,5

9. Esquemático (KiCad 10, ERC 0 erros)




10. Layout da PCI – regras da Aula 08 e IPC-2221

- 140 × 90 mm, 2 camadas, FR-4 1,6 mm, todos PTH; fluxo linear rede → saída
- Classes HV / SEC / SEC_PWR: isolamento ≥ 1,0 mm (HV), **≥ 6 mm primário–secundário** + fendas sob T1 e opto; trilhas 1,0 / 1,5 / 2,0 mm por corrente
- **Sem cantos de 90°**: 222 chanfros a 45° gerados pelo roteador
- Terra de potência e **ilha de terra de sinal** (UC3845) unidos num único ponto no R_{sense}; 100 nF a 4,3 mm do VCC
- Plano de terra nas duas regiões; 11 pontos de teste; dissipadores clip; furos M3
- DRC: **0 erros, 0 não conectados, paridade com o esquemático OK**; Gerbers + furação prontos



Face superior

11. Placa – render 3D



12. Lista de materiais e custo

Bloco	US$ (1 un.)	US$ (100 un.)	%
PCI (lote de 5 / 100)	9,60	1,90	24
Secundário	5,05	3,14	13
Filtro EMI	4,51	2,97	11
Transformador	4,50	3,00	11
Potência primária	3,30	2,21	8
Demais (entrada, bulk, controle, realim., snubber, mecânica)	12,82	7,41	32
Total por fonte	**39,78 (R$ 219)**	**20,63 (R$ 113)**	100

- 57 itens com part number, fabricante e código Mouser/Digi-Key (BOM.xlsx)
- Preços de referência out/2026; câmbio R$ 5,50
- STP13N65M2 em falta em alguns distribuidores → substitutos STF13N65M2 / IPA65R400CE listados
- Alternativas nacionais (Thornton, lojas BR) no guia de montagem
- Guia de montagem: enrolamento do trafo, montagem por blocos, ensaios com critério de aceite

13. Conclusões

- Projeto completo do Tema II: teoria → simulação → ajustes → esquemático → layout verificado → BOM/custo → guia de montagem
- Simulação confirma a teoria (esforços dentro de 10 %), V_o = 12,07–12,08 V, ondulação de mV, V_{ds} ≤ 76 % de 650 V, partida e degraus estáveis, η = 83–85,5 %
- Snubber indispensável (828 V sem grampo); limitação do UC3845 em curto documentada
- Layout segue a Aula 08: 45°, terras separados com ponto único, isolação 6 mm, IPC-2221, DFM, pontos de teste; DRC zero erros
- Custo US$ 39,78 (1 un.) / US$ 20,63 (100 un.), PCI incluída
- Próximos passos: OCP no secundário, modo burst em carga leve, medir L_{lk} do trafo real, montar o protótipo com o roteiro

Obrigado. Arquivos: PROJETO/ (scripts, LTspice, KiCad, Gerbers, BOM, relatório)