
Instituto Federal de Educação, Ciência e Tecnologia de Santa Catarina
Departamento Acadêmico de Eletrônica
Curso Engenharia Eletrônica







Técnicas de layout aplicadas para o desenvolvimento de PCI

Prof. Joabel Moia

Florianópolis, setembro de 2026

Desenvolvimento de PCI







Desenvolvimento de PCI

- Premissas do desenvolvimento PCI:
  - Cada circuito tem suas características próprias:
    - As táticas empregadas para desenvolver o leiaute de uma PCI para um determinado circuito não são necessariamente as mesmas táticas para outro circuito.
  - Nesta aula, algumas dicas para fazer um leiaute de uma PCI:
    - Normalmente atende bem uma faixa de aplicações em eletrônica na questão *design* da PCI.

Desenvolvimento de PCI


- Planejamento da PCI (1ª Etapa):
  - Dimensional da PCI:
    - Área da PCI;
    - Cuidado: A inserção dos componentes (manual ou insersora) PTH e SMD deve ser viável;
  - Custo-benefício da PCI:
    - Face simples, dupla, multicamadas;
    - Furo metalizado;
    - Processo de solda (solda por onda, forno de refusão).


Desenvolvimento de PCI

- Planejamento da PCI (1ª Etapa):
  - Alguns componentes empregados para a fabricação de produtos nas empresas empregam formatação pré-definidas;
    - Cuidar com a furação para os componentes.
  - Estrutura mecânica da PCI:
    - Fixação no gabinete/invólucro ou em outros.

Desenvolvimento de PCI

- Exemplo de estrutura mecânica:







- Deve-se prever:
  - Dissipadores na PCI, ventilação forçada (quando for o caso);
  - Fixação;
  - Conectores de entrada e saída (fios, outra PCI, cabos, bornes, terminais e etc);
  - Placa para uma família de produtos (potências diferentes).

Desenvolvimento de PCI


- Alguns exemplos de componentes com terminais pré-formatados:




D. DOBRA ALTA




VERTICAL1




HORIZONTAL




HORIZ. C/ VINCO




VERTICAL2




VINCO




PICOTAGEM



90°




VINCO LATERAL




D. DOBRA BAIXA

Desenvolvimento de PCI

– Fontes de Ruídos (comutação dos semicondutores):








Desenvolvimento de PCI


– Fontes de Ruídos (comutação dos semicondutores):

Elevado di/dt










Ainda existem as fontes de ruídos externas.

– Fontes de Ruídos (comutação dos semicondutores):




Buck Síncrono

Fonte: PCB Layout Considerations for Non-Isolated Switching Power Supplies- Linear

Desenvolvimento de PCI

– Fontes de Ruídos (comutação dos semicondutores):



Flyback

Fonte: Layout Power Supply Boards to Minimize EMI: Part 1

– Fontes de Ruídos (comutação dos semicondutores):




Figure 3. Minimize the High di/dt Loop Area in the Synchronous Buck Converter. (a) High di/dt loop (Hot Loop) and its Parasitic PCB Inductors, (b) Layout Example

Fonte: PCB Layout Considerations for Non-Isolated Switching Power Supplies- Linear

Desenvolvimento de PCI

– Fontes de Ruídos na PCI





Figure 3. Typical op amp circuit, as designed (a) and with parasitics (b).

Desenvolvimento de PCI

– Boas práticas PCI – Indicação do Fabricante



INSTITUTO FEDERAL
SANTA CATARINA

– Boas práticas PCI – Indicação do Fabricante





Figure 4. Continuous and Pulsating Current Paths of a Boost Converter




Fonte: PCB Layout Considerations for Non-Isolated Switching Power Supplies- Linear

Desenvolvimento de PCI

- Disposição dos componentes (2ª Etapa):
  - Um bom projeto de uma PCI requer posicionamento adequado dos componentes;
  - Preferencialmente começar pelos componentes maiores (discretos – capacitores, indutores, transistores, sensores de corrente e etc);
    - Evite colocar componentes que esquentem próximos.
  - Fazer com que o fluxo de potência seja linear, evitando fazer muitas curvas na placa (preferencialmente entrada em lado da placa e a saída pelo outro lado);


- Disposição dos componentes (2ª Etapa):
  - Componentes na PCI devem ser agrupados de acordo com sua funcionalidade, tais como, seções analógicas, seções digitais, fonte de alimentação, circuitos de baixa velocidade, circuitos de alta velocidade, e assim por diante. As trilhas para cada grupo devem permanecer em sua área designada.




- Disposição dos componentes (2ª Etapa):
  - Evitar a proximidade de dois elementos magnéticos (indutores e/ou transformadores) que operem em alta frequência (cuidar o fluxo magnético).










Desenvolvimento de PCI

- Exemplo:




Desenvolvimento de PCI

- Disposição dos componentes:
  - Evitar a proximidade de sensores de corrente e tensão e elementos magnéticos que operem em alta frequência;
  - Procure colocar os componentes analógicos pertinentes a um circuito integrado o mais próximo do mesmo.
  - Em caso de uso de semicondutores do tipo SMD, calcular a área de cobre necessária para dissipar o calor na placa.

INSTITUTO FEDERAL
SANTA CATARINA

Exemplo dissipação de transistores SMD na PCI:










Figure 3: $R_{THJ-PCB}$ versus drain pad area for D^2PAK





Desenvolvimento de PCI


INSTITUTO FEDERAL
SANTA CATARINA

Exemplo dissipação de transistores SMD na PCI:









Desenvolvimento de PCI

– Roteamento da PCI: O que é dito na literatura:

- Evitar fazer trilhas com ângulo de 90º, especialmente em circuitos comutados (chaveados);
- Ângulo reto, a largura da trilha é aumentada para 1,414 vezes a sua largura original. Isso atrapalha as características da linha de transmissão, especialmente a capacitância distribuída e a indutância, resultando em reflexão



Leitura: https://hackaday.com/2019/06/26/whats-the-deal-with-square-traces-on-pcbs/

Desenvolvimento de PCI


INSTITUTO FEDERAL
SANTA CATARINA

- Roteamento da PCI:
  - No caso de tensão ou corrente comutada (chaveada) fazer a trilha mais curta possível;
  - Dimensionar a largura das trilhas e a distância entre quaisquer entidades empregadas conforme a corrente e a tensão envolvidas;
    - Alguns produtos tem norma para distância mínimas entre as entidades, incluindo o invólucro.

Desenvolvimento de PCI

– Roteamento da PCI:

- Se forem utilizadas mais do que duas camadas, uma camada completa pode ser utilizada como um plano de terra. No caso de uma placa de quatro camadas, a camada por baixo do plano de terra deve ser utilizada como um plano de VCC




Desenvolvimento de PCI

INSTITUTO FEDERAL
SANTA CATARINA

- Roteamento da PCI:
  - Separar o potencial GND (referência) do circuito de sinal do potencial GND do circuito de alta potência:
    - Fazer uma ligação somente do GND de sinal ao GND de alta potência;
    - Evitar fazer um caminho fechado (loop) no sinal do GND com o sinal GND de potência
  - Em caso de utilização de circuitos para acionamento (drivers) de transistores, colocá-los próximos dos mesmos. Para isto, levar o sinal de PWM em trilhas paralelas e próximas até o driver.

Desenvolvimento de PCI

Exemplo: Separar o potencial GND (referência) do circuito de sinal do potencial GND do circuito de alta potência:









Desenvolvimento de PCI

Exemplo: Separar o potencial GND (referência) do circuito de sinal do potencial GND do circuito de alta potência:




Desenvolvimento de PCI

Exemplo: Separar o potencial GND (referência) do circuito de sinal do potencial GND do circuito de alta potência:




180 V



220 V


Desenvolvimento de PCI

Exemplo: Separar o potencial GND (referência) do circuito de sinal do potencial GND do circuito de alta potência:



Desenvolvimento de PCI

Exemplo: Separar o potencial GND (referência) do circuito de sinal do potencial GND do circuito de alta potência:




Desenvolvimento de PCI

- Roteamento da PCI:
  - Quando possível separar sinais de alta potência de sinais de baixa potência.
    - Quando possível, fazer uma placa de controle e uma de potência.



Placas separadas



Placa única

Desenvolvimento de PCI

INSTITUTO FEDERAL
SANTA CATARINA

– Roteamento da PCI:

- Sempre que possível, levar as trilhas de sinais de medidas paralelas e próximas (sinal medido e referência);

- Evitar a proximidade entre trilhas de sinais de medidas e elementos magnéticos e/ou capacitores chaveados;

- Sempre colocar, o mais próximo possível, um capacitor multicamadas entre o pino Vcc e GND de qualquer circuito integrado.

  Valor típico empregado = 100 nF.

Desenvolvimento de PCI


– Roteamento da PCI:

- Circuito Integrado: Sempre observar as características do *datasheet* do CI na seção PCB Design ou Layout ou seção análoga;

4.2 Ideal Component Placement

Figure 5 shows ideal component placement and single sided PC trace connections for all critical power and EMI components with the ST204A schematic (Figure 3) used for reference.


A checklist is provided on the next page which is useful for uncovering potential PC layout related problems in any *TOPSwitch* power supply.




Exemplo: TOP202YAI – Power Integrations

Desenvolvimento de PCI

– Roteamento da PCI:





Exemplo: L6560 - ST

Desenvolvimento de PCI

– Roteamento da PCI:

- Circuito Integrado: Sempre observar as características do *datasheet* do CI na seção PCB Design ou Layout ou seção análoga;

Exemplo: LM555

10 Layout

10.1 Layout Guidelines

Standard PCB rules apply to routing the LM555. The 0.1-µF capacitor in parallel with a 1-µF electrolytic capacitor should be as close as possible to the LM555. The capacitor used for the time delay should also be placed as close to the discharge pin. A ground plane on the bottom layer can be used to provide better noise immunity and signal integrity.

Figure 20 is the basic layout for various applications.

- C1 – based on time delay calculations
- C2 – 0.01-µF bypass capacitor for control voltage pin
- C3 – 0.1-µF bypass ceramic capacitor
- C4 – 1-µF electrolytic bypass capacitor
- R1 – based on time delay calculations
- U1 – LMC555

10.2 Layout Example





Figure 20. Layout Example

Desenvolvimento de PCI

– Roteamento da PCI:

- LM555 sem capacitor de desacoplamento na alimentação




Desenvolvimento de PCI

INSTITUTO FEDERAL
SANTA CATARINA

– Roteamento da PCI:


- LM555, capacitor de 10nF;



Desenvolvimento de PCI


– Roteamento da PCI:

- LM555, capacitor de 100nF;



Desenvolvimento de PCI


- Roteamento da PCI:
  - Priorizar correntes de modo diferencial em uma PCI:




Desenvolvimento de PCI

– Roteamento da PCI:

- Ao lidar com circuitos digitais, deve ser dada atenção extra para os sinais de clock e outros sinais de alta velocidade. Trilhas de ligação desses sinais devem ser as mais curtas possíveis e estarem ao lado do plano de terra






Desenvolvimento de PCI


INSTITUTO FEDERAL
SANTA CATARINA

– Roteamento da PCI:

- O crosstalk pode existir entre duas quaisquer trilhas sobre uma PCI e acontece por conta da indutância mútua e capacitância mútua. É dependente da distância entre as duas trilhas, a frequência do sinal, e a impedância das trilhas



- Trilha Afetada pelo sinal de outra trilha




Fonte: TCC Engenharia Eletrônica Thaís Lisatchok


– Problemas de compatibilidade

Medida sem referência











- Malha de Referência (GND)



Sem malha referência (GND)




Com malha de referência (GND)

Fonte: TCC Engenharia Eletrônica Thaís Lisatchok


Desenvolvimento de PCI

– Problemas de compatibilidade











- Trilha de Guarda



Não conectada a referência (GND)




Conectada a referência (GND)

Fonte: TCC Engenharia Eletrônica Thaís Lisatchok


Desenvolvimento de PCI

– Trilha de Guarda









Desenvolvimento de PCI

INSTITUTO FEDERAL
SANTA CATARINA


– Roteamento da PCI:

- Utilizar filtro de modo comum do tipo LC entre dois estágios de potência (dois conversores chaveados).

- Um bom sistema de referência (malhas de aterramento/ground/GND) é fundamental para evitar a disseminação de ruído em uma PCI.


- Em caso de protótipos, prever na PCI pontos de medidas de corrente e de tensão.

– Malha de referência (terra):




- Indutâncias parasitas de retorno são minimizadas;
- Todas as referências do circuito têm praticamente o mesmo potencial (equipotencial/baixa impedância).

- Plano de terra
  - O plano de terra esteja sempre entre as trilhas de sinal de alta frequência e o plano de VCC. Se planos de alimentação separados não puderem ser usados, então a trilha de terra deve correr em paralelo com a de VCC para manter a alimentação sem ruídos



Desenvolvimento de PCI


- Exemplos layout PCI: Fonte Chaveada



Discentes: Giovanna Souza e Sarah Santos (Semestre 2025-1)

Desenvolvimento de PCI


- Exemplos layout PCI: Fonte Chaveada



Discentes: Giovanna Souza e Sarah Santos (Semestre 2025-1)

Desenvolvimento de PCI


- Exemplos layout PCI: Fonte Chaveada



Discentes: Natália Besen e Victor Lompa Schwider (Semestre 2023-2)

Desenvolvimento de PCI


- Exemplos layout PCI: Fonte Chaveada




Discentes: Natália Besen e Victor Lompa Schwider (Semestre 2023-2)

Desenvolvimento de PCI

- Exemplos layout PCI: Fonte Chaveada






Discentes: Natália Besen e Victor Lompa Schwider (Semestre 2023-2)

Desenvolvimento de PCI


- Exemplos layout PCI: Ret. Alto Fator de Potência




Discentes: André Toldo, Fabrício Santana, Lucas Wollinger (Semestre 2025-1)

Desenvolvimento de PCI

- Exemplos layout PCI: Ret. Alto Fator de Potência





Discentes: André Toldo, Fabrício Santana, Lucas Wollinger (Semestre 2025-1)

Distâncias e trilhas mínimas para PCI


Projeto de PCI

– Distância mínima (tensão elétrica):

Clearances for Electrical Conductors			
Voltage (DC or Peak AC)	**Internal**	**External (<3050m)**	**External (>3050m)**
0-15V	0.05mm	0.1mm	0.1mm
16-30V	0.05mm	0.1mm	0.1mm
31-50V	0.1mm	0.6mm	0.6mm
51-100V	0.1mm	0.6mm	1.5mm
101-150V	0.2mm	0.6mm	3.2mm
151-170V	0.2mm	1.25mm	3.2mm
171-250V	0.2mm	1.25mm	6.4mm
251-300V	0.2mm	1.25mm	12.5mm
301-500V	0.25mm	2.5mm	12.5mm

Fonte: IPC 2221

Projeto de PCI – Espessura de trilha




IPC 2221


DFM – Design for manufacturing


Componentes PTH inseridos automaticamente

DFM:



Sem risco de curto-circuito






Risco de curto-circuito

DFM – Design for manufacturing


Sentido da Solda:




DFM – Design for manufacturing


Ladrão de solda:


SMT






THT










DFM – Design for manufacturing

INSTITUTO FEDERAL
SANTA CATARINA


Ladrões de Solda:



DFM – Design for manufacturing


INSTITUTO FEDERAL
SANTA CATARINA

Resultado QFP com Ladrão de Solda:



DFM – Design for manufacturing

Sentido da Solda:



DFM – Design for manufacturing

Efeito de Sombra:

Cone de solda em componente SMD de acordo com sentido de sua orientação em relação a onda de solda.




Sentido do componente SMD de acordo com recomendação


Sentido do componente SMD com orientação não recomendada.

DFM – Design for manufacturing


Técnicas para evitar problemas com a solda:




Serigrafia entre os terminais




Deslocamento dos componentes




Deslocamento dos pads







(a)




(b)

DFM – Design for manufacturing

INSTITUTO FEDERAL
SANTA CATARINA

Exemplo: Nobreak Fabricante SMS



DFM – Design for manufacturing

Processos PTH + SMD:

Estratégias de posicionamento de componentes em função do processo de solda.




Screen solder paste -> Component placement -> Reflow soldering



Bottom Side:
Screen solder paste -> Component placement -> Reflow soldering
Board turn over
Top side:
Screen solder paste -> Component placement -> Reflow soldering



Bottom Side:
Screen solder paste -> Component placement -> Reflow soldering
Board turn over
Top side:
Screen solder paste -> Component placement -> Reflow soldering
-> Auto insertion -> Manual insertion -> Selective Wave soldering



Screen solder paste -> Component placement -> Reflow soldering
-> Auto insertion -> Manual insertion -> Wave soldering




If SMD pad to Through Hole pad spacing > 100mil
Bottom Side:
Screen solder paste -> Component placement -> Reflow soldering
Top side:
-> Auto insertion -> Manual insertion -> Selective Wave soldering
else
Top side:
Auto insertion
Bottom Side:
Screen glue -> Component placement -> Reflow soldering
Top side:
Manual insertion -> Wave soldering

DFM – Design for manufacturing

INSTITUTO FEDERAL
SANTA CATARINA


Exemplo: Reator Eletrônico Iluminação Pública





DFM – Design for manufacturing


INSTITUTO FEDERAL
SANTA CATARINA

Exemplo: Reator Eletrônico Iluminação Pública










DFM – Design for manufacturing

Exemplo: Reator Eletrônico Iluminação Pública



Solução: Uso de um papel grosso (espécie de cartolina)


Desenvolvimento de PCI

- Leitura:

https://www.allaboutcircuits.com/technical-articles/how-a-ground-plane-reduces-pcb-noise/

The Signal Chooses the Path of Least Impedance

Consider a two-layer board as shown in Figure 1. The bottom layer is a ground plane and a current source is connected to a U-shaped trace on the top layer. The top layer trace is connected to the bottom layer through VIA1 and VIA2.



Desenvolvimento de PCI

- Leitura:.


https://hackaday.com/2019/05/29/visualizing-how-signals-travel-in-a-pcb/

VISUALIZING HOW SIGNALS TRAVEL IN A PCB

by: Brian Benchoff

15 Comments

May 29, 2019



If you play with high speed design for long enough, eventually you're going to run into clock skew and other weird effects. [Robert Feranec] recently ran into this problem and found an interesting solution to visualizing electric fields in a PCB.

Desenvolvimento de PCI

- Leitura:.

https://www.elektormagazine.com/news/world-s-longest-pcb

World's longest PCB measures 26 meters

April 1, 2019 | 05:56

UK company Trackwise has shipped a 26-meter (280') long multilayer flexible printed circuit (FPC), believed to be the longest ever produced, for distributing power and control signals across the wings of a solar-powered, unmanned aerial vehicle (UAV). The board is one of over 50 supplied by the fabricator into this vehicle.



World's longest PCB measures 26 meters

Longest PCB reduces cabling weight by 60%

The entire interconnect system (power and signal) of the vehicle is made of FPCs representing an estimated total systems weight saving of 60% over traditional wire harness. This will enable the UAV, which is being manufactured in the US, to achieve higher payload and/or improved speed and range. The FPCs are manufactured using Improved Harness Technology (IHT), a reel-to-reel manufacturing technique. By contrast, conventional FPCs are rarely more than two meters in length, primarily due to limitations of manufacturing processes.

The UAV's flexible circuit is based on a polyimide substrate. The planar structure of the circuit dissipates heat better than conventional wiring, enabling higher current carrying capacity for a given weight of copper conductor. Printed manufacturing ensures circuit consistency, fewer connection points are needed so reliability is enhanced, and the FPC is easier to install than wire harnesses, reducing a vehicle's assembly time and cost.

Desenvolvimento de PCI

- Leitura:.

  https://hackaday.com/2019/06/26/whats-the-deal-with-square-traces-on-pcbs/

