Projeto de uma fonte chaveada flyback 12 V / 3 A com entrada universal e controle por UC3845

Instituto Federal de Educação, Ciência e Tecnologia de Santa Catarina · Campus Florianópolis · Departamento Acadêmico de Eletrônica · Engenharia Eletrônica

Disciplina: ELP22109 – Eletrônica de Potência II (2026-2)
Aluno: Mateus Salgado Barboza Costa
Revisão: B – novembro de 2026 (placa revista em 05/11/2026)
Trabalho: Projeto Semestral – Tema II (Possibilidade II: protótipo)
Professor: Joabel Moia
Entrega: 21/12/2026

ENTRADA	SAÍDA	TOPOLOGIA	RENDIMENTO EM 220 V S
90–264 V~	**12 V / 3 A**	**Flyback MCD**	**85,3 %**
50/60 Hz, universal	36 W, isolada	64,7 kHz, modo corrente de pico	meta 85 %, cálculo 83 %

V_{DS} MÁX. EM 264 V S	REGULAÇÃO S	CURTO-CIRCUITO S	PLACA CAD
482 V	**12,06–12,06 V**	**hiccup**	**DRC 0 erros**
74 % de 650 V	ondulação ≤ 4,2 mV	UVLO em 155 ms, 13 % ligado	140 × 90 mm, isolação 6,4 mm

Resumo. Este relatório documenta o projeto completo de uma fonte CA-CC de 36 W (12 V / 3 A, entrada universal 90–264 V~) na topologia flyback em condução descontínua, controlada pelo UC3845 em modo corrente de pico e regulada por TL431 + optoacoplador. Seguindo a metodologia das Aulas 02 a 08, o trabalho parte da especificação, dimensiona o estágio de entrada e as proteções, o transformador (Aula 04C), os capacitores (Aula 03), o grampo RCD, os semicondutores com suas perdas e dissipadores (Aula 02), os componentes do CI e a malha de controle (Aula 05) e o filtro de EMI; valida cada escolha por simulação LTspice em 23 casos (regime, partida, degraus, curto-circuito e tolerâncias) e termina no esquemático, na lista de materiais com custo e no layout da placa (Aula 08), verificado por DRC com regras de isolação e cobertura comprovada. A revisão B incorpora o parecer técnico sobre a revisão A e acrescenta a proteção de curto-circuito por hiccup; a placa foi enviada para fabricação (Possibilidade II) e os resultados experimentais entrarão na revisão C.

Como ler este relatório. Cada número traz a etiqueta de origem: C cálculo (scripts de `02_Calculos`), S simulação LTspice da revisão B (`03_Simulacao`), CAD verificação do projeto KiCad (ERC/DRC) e M medição física. **Ainda não há medições:** o protótipo está em fabricação. Os quadros "Memória de cálculo" mostram, para cada bloco, a equação, a substituição numérica e o resultado adotado, com a justificativa da escolha; as tabelas comparam teoria e simulação ponto a ponto.

1. Introdução

O objetivo deste trabalho é projetar um conversor estático segundo o Tema II do projeto semestral: retificador em ponte completa a diodos com filtro capacitivo seguido de uma fonte chaveada **flyback** com o circuito integrado dedicado **UC3845**, proteções contra surtos da rede, filtro de EMI, grampeamento de tensão sobre o transistor (snubber) e malha fechada da tensão de saída. O produto idealizado é uma fonte de mesa de **36 W (12 V / 3 A)** com entrada universal **90–264 V~**, da classe das fontes de roteadores, câmeras de CFTV, fitas de LED e pequenos equipamentos de automação. O enunciado prevê validação em 127 V e 220 V; a faixa universal cobre as duas redes com a mesma placa.

A figura 1 mostra a arquitetura: no primário, proteções (fusível, varistor, NTC), filtro de EMI, ponte e capacitor de *bulk*, transformador com o MOSFET e o grampo RCD; no secundário, o diodo Schottky, o banco de capacitores e o pós-filtro LC. O comando fica no primário (UC3845 alimentado por um enrolamento auxiliar após a partida por resistor) e a realimentação cruza a barreira de isolação pelo optoacoplador.




Figura 1 – Diagrama de blocos da fonte, com os valores adotados na revisão B.

A revisão A (19/10/2026) foi submetida a um parecer técnico independente, que manteve a arquitetura e devolveu o projeto para correção antes de encomendar a placa ou energizar o primário, apontando: esforços em curto-circuito maiores que os publicados (9 A no MOSFET, 596 V no dreno) e ausência de desligamento; o grampo RCD com os resistores em série na placa (36,4 kΩ) em vez de em paralelo (9 kΩ) como no modelo; o filtro do sensor de corrente no lado errado do resistor; o choke de modo comum abaixo da corrente eficaz de entrada; classes de rede não atribuídas no projeto KiCad (regras de 1 mm e 6 mm sem efeito); instruções incompatíveis para o secundário do transformador no guia; e janelas de medição que omitiam os transitórios. Esta **revisão B** corrige cada item, refaz todas as simulações com janelas antes/durante/depois de cada evento, acrescenta a **proteção de curto-circuito por hiccup**, torna o DRC verificável e reorganiza a placa para um protótipo de teste confiável e para um produto com gabinete. Com a B fechada optou-se pela **Possibilidade II** (protótipo): pedido de compra, cronograma até 21/12 e registro de medições estão em `08_Montagem`.

2. Fundamentação teórica

2.1 Flyback em condução descontínua com controle por corrente de pico

Durante a condução do MOSFET o primário recebe a tensão de *bulk* V_b e a corrente cresce linearmente; no bloqueio a energia armazenada no entreferro é entregue ao secundário pelo diodo. Em **condução descontínua (MCD)** a corrente do secundário zera antes do fim do período, o que elimina a recuperação reversa do diodo e torna a planta de primeira ordem para o controle por corrente de pico (Aula 04C, método de Barbi):

$$I_p = V_b \cdot D \cdot T / L_p \quad W = \tfrac{1}{2} \cdot L_p \cdot I_p^{\,2} \quad P_o = \eta \cdot W \cdot f_s$$

$$I_p = 2 \cdot P_o / (\eta \cdot V_{b,mín} \cdot D_{máx}) \quad L_p = V_{b,mín} \cdot D_{máx} / (I_p \cdot f_s) \quad V_r = D_{máx}/(1-D_{máx}) \cdot V_{b,mín} \quad n = V_r/(V_o+V_f)$$

No controle por **corrente de pico** o comparador do UC3845 encerra cada ciclo quando a tensão no resistor de sensoriamento atinge o limiar ($V_{COMP} - 1{,}4)/3 \le 1$ V: o limite de corrente é inerente, **mas só enquanto o núcleo é reiniciado a cada ciclo**. Com a saída em curto a tensão refletida cai a poucos volts, a corrente magnetizante não se extingue no bloqueio e cresce a cada ciclo pelo tempo mínimo de condução do CI até que as quedas resistivas do secundário forneçam o *reset*. É esse o mecanismo do transitório observado no curto e a razão de a proteção precisar de um segundo nível (desligamento por UVLO).

2.2 Estágio de entrada, proteções e qualidade de energia

A ponte com filtro capacitivo conduz perto do pico da rede (Aula 06): corrente pulsada, fator de potência 0,4–0,6 e THD elevada, aceitáveis para 36 W (abaixo dos 75 W da IEC 61000-3-2 classe D). O capacitor de *bulk* define a tensão mínima no vale e as correntes eficazes nos diodos e nele próprio. Proteções (Aula 07): fusível de ação lenta dimensionado em 2 a 3 vezes a corrente eficaz máxima; NTC para o *inrush*; varistor 275 V~; grampo RCD no MOSFET. Filtro de EMI (Aula 08): capacitor X2 (modo diferencial), choke de modo comum dimensionado para a corrente eficaz de entrada e capacitor Y1 entre os terras.

2.3 Transformador em alta frequência (Aula 04C)

$$A_e A_w = 1{,}1 \cdot P_o \cdot 10^4 / (k_w \cdot k_p \cdot J \cdot f_s \cdot B_{máx}) \quad l_g = 2 \cdot \mu_0 \cdot W / (B_{máx}^{\,2} \cdot A_e) \quad N_p = B_{máx} \cdot l_g / (\mu_0 \cdot I_p)$$

$$\Delta = 7{,}5/\sqrt{f_s}\ (\text{cm}) \quad S_{fio} = I_{rms}/J \quad \Delta T = (P_{núcleo}+P_{cobre}) \cdot R_t,\ R_t = 23 \cdot (A_e A_w)^{-0{,}37} \quad K_{ocup} = A_{w,nec}/A_w \le 0{,}7$$

O núcleo com entreferro satura em $I_{sat} \approx I_p \cdot B_{sat}/B_{máx}$ (≈ 3 A para B_{sat} = 0,35 T), o que limita na prática o transitório de curto; o modelo de simulação usa indutores lineares e portanto **não** representa a saturação.

2.4 Perdas e dissipadores (Aula 02)

$$P_{cond} = R_{DS(on)}(T_j) \cdot I_{rms}^{\,2} \quad P_{off} = \tfrac{1}{2} \cdot V_{ds} \cdot I_p \cdot t_{f,ef} \cdot f_s \quad P_{on} = \tfrac{1}{2} \cdot C_{oss} \cdot V_{ds}^{\,2} \cdot f_s \ \text{(ligação com corrente nula em MCD)}$$

$$P_{diodo} = V_0 \cdot I_{méd} + R_d \cdot I_{rms}^{\,2}$$

$$R_{\theta SA} \le (T_j - T_a)/P - R_{\theta JC} - R_{\theta CS}, \text{ com } T_j = 125\ °C \text{ e } T_a = 40\ °C \ \text{(mesmas hipóteses das Tarefas 1 e 2)}$$

Em um encapsulamento isolado (TO-220FP) a aleta fica sem tensão, ao custo de $R_{\theta JC}$ maior; o dissipador é necessário sempre que a temperatura de junção sem ele ($R_{\theta JA} \approx 62{,}5$ °C/W) ultrapassa a meta.

2.5 Comando com o UC3845 (Aula 05)

Oscilador $f_{osc} \approx 1{,}72/(R_T \cdot C_T)$; o flip-flop interno divide por dois ($f_{sw} = f_{osc}/2$, D ≤ 50 %); comparador de corrente com limiar de 1 V; UVLO 8,4/7,6 V; saída *totem-pole* de 1 A; partida por resistor do *bulk* e alimentação pelo enrolamento auxiliar. **Hiccup:** se o auxiliar não sustenta o VCC (saída em curto), C_{VCC} descarrega com $I_{CC} - I_{start}$ até o UVLO, o CI desliga, R_{start} recarrega até 8,4 V e o CI tenta de novo; o ciclo de trabalho da falha é $t_{run}/(t_{run}+t_{recarga})$. Para isso o resistor série do auxiliar precisa filtrar os picos de dispersão

que, com 10 Ω, mantinham o VCC em 13 V no curto. Malha: TL431 + PC817 com compensador tipo 2; o modelo de pequenos sinais inclui o banco de capacitores com RSE, o pós-filtro L2–C13 e o polo do optoacoplador.

2.6 Layout (Aula 08 e IPC-2221)

Fluxo linear da entrada para a saída, agrupamento por função, laços de alta di/dt curtos, trilhas a 45°, terras de sinal e de potência unidos num único ponto, 100 nF junto ao VCC do CI, larguras e isolamentos por corrente e tensão (IPC-2221), isolação primário–secundário ≥ 6,4 mm (IEC 62368-1) com fendas, planos de terra, pontos de teste e regras de manufatura (DFM). Na revisão B as regras passaram a ser **verificáveis**: classes atribuídas a todas as redes e ensaio de cobertura com violações deliberadas numa cópia da placa.

3. Materiais e métodos

O projeto foi conduzido como uma cadeia reprodutível de scripts: cada etapa lê os resultados da anterior, de modo que esquemático, netlist, lista de materiais, simulação e relatório descrevem a mesma peça e os mesmos valores (tabela 1).

Tabela 1 – Cadeia de ferramentas e artefatos.

Etapa	Método / referência	Ferramenta e script	Saída	Origem
Especificação e entrada	Aulas 03, 06, 07	`02_Calculos/entrada.py`, `emi.py`	capacitor de *bulk*, proteções, filtro de EMI	C
Flyback e transformador	Aula 04C (Barbi, 14 passos)	`flyback.py`, `transformador.py`	n, L_p, núcleo, espiras, fios, perdas, ΔT	C
Capacitores e snubber	Aula 03 (6 critérios), Aula 07	`saida.py`, `snubber.py`	banco de saída, pós-filtro LC, grampo RCD	C
Semicondutores	Aulas 02 e 03 (pré-escolha, perdas, dissipador)	`semicondutores.py` (+ Power Stage Designer 5 como contraprova)	MOSFET, diodo, ponte, T_j	C
CI, driver e malha	Aula 05	`uc3845.py`, `compensador.py`	R_T/C_T, R_{sense}, partida, hiccup, compensador	C
Simulação	LTspice 26 em lote (23 casos)	`03_Simulacao/gera_netlist.py`, `executa_b.py`, `analisa_*.py`, `plota.py`	`medidas.json`, janelas, figuras	S
Esquemático e placa	KiCad 10, Aula 08, IPC-2221	`04_KiCad/gera_sch.py`, `placement.py`, `router.py`, `gera_pcb.py`, `kicad-cli`	ERC, DRC, Gerbers, 3D	CAD
BOM e custo	distribuidores (out/nov 2026)	`05_BOM_Custo/bom.py`	`BOM.xlsx`, `custo.xlsx`	—
Relatório	este documento	`06_Relatorio/gera_tabelas.py`, `preenche_relatorio.py`, `build.py`	HTML autossuficiente e PDF	—

Modelo de simulação. UC3845 comportamental (oscilador, latch, comparador de 1 V, UVLO 8,5/7,9 V no modelo, I_{start} 0,5 mA), MOSFET VDMOS do STP13N65M2 (mesmo *die* do STF13N65M2), TL431 e PC817 comportamentais, transformador com L_{lk} = 2 % e RSE explícitas. Casos: regime 90/127/220/264 V × 10/50/100 % (6 ciclos de rede, medição nos 2 últimos); partida a frio em 90 e 264 V (pré-carga de C1 e C5 descarregados com I_{start} máximo até o UVLO, transferindo tensão de barramento e fase da rede); degraus 50 → 100 % e 100 → 50 % em 90 e 264 V e com CTR = 0,5; curto de 60 a 380 ms em 220 V com janelas de aplicação (2 ms), sustentado e recuperação; tolerância do barramento (C1 = 120 µF); sem grampo; L_{lk} = 3 %.

Tabela 2 – Hipóteses de projeto.

Hipótese	Valor	Justificativa
Rendimento de projeto, η	0,82	conservador para 36 W com grampo RCD (Aula 07); a simulação confirma 82,8–85,3 %
Razão cíclica máxima, $D_{máx}$	0,43	abaixo dos 0,5 do UC3845 com margem para o atraso do comparador
Vale de projeto do barramento, $V_{b,mín}$	94,6 V	valor da revisão A (100 µF), mantido para preservar o transformador; com 150 µF o vale real é 104,1 V (margem extra)
Densidade de fluxo, $B_{máx}$	0,25 T	IP12R: B_{sat} ≈ 0,35 T a 100 °C; folga para o transitório

Hipótese	Valor	Justificativa
Densidade de corrente, J; k_w; k_p	450 A/cm²; 0,4; 0,3	valores da Aula 04C para flyback
Indutância de dispersão, L_{lk}	2 % de L_p (verificação a 3 %)	enrolamento intercalado; a medir no transformador real
Grampo RCD	$V_c = 1{,}8 \cdot V_r$	compromisso perda × V_{ds} (fig. 7)
Temperaturas	T_a = 40 °C, T_j = 125 °C	mesmas das Tarefas 1 e 2

4. Resultados

4.1 Especificação do produto

A tabela 3 reúne os requisitos: os que vêm do enunciado, os fixados pelo projetista e, para cada um, como foi verificado nesta revisão.

Tabela 3 – Requisitos e verificação.

Requisito	Especificado	Origem do requisito	Verificação	Resultado na revisão B
Tensão de entrada	90–264 V~, 50/60 Hz	enunciado (multi-tensão); 127/220 V validados	cálculo + simulação em 90/127/220/264 V	V_o 12,06–12,06 V em toda a faixa S
Tensão e corrente de saída	12,0 V ± 5 %, 0,3–3,0 A (36 W)	escolha do projetista (< 25 V)	simulação 10–100 % de carga	regulação < 0,1 % S
Ondulação de saída	≤ 120 mV p-p	prática para fontes de mesa	simulação (chaveamento e ciclos de rede)	≤ 4,2 mV / ≤ 9,2 mV S
Frequência de comutação	65 kHz	compromisso tamanho × perdas; UC3845 D ≤ 0,5	R_T/C_T	64,7 kHz C
Rendimento	meta 85 % em 220 V	boa prática para 36 W	simulação em plena carga	85,3 % em 220 V, 82,8–85,3 % na faixa S
Tensão no MOSFET	≤ 80 % de 650 V (520 V) em regime; ≤ 600 V em falha	Aula 03 (margem de tensão)	simulação 264 V, L_{lk} 2 e 3 %, curto	482 V regime, 555 V na aplicação do curto S
Proteções	fusível, NTC, varistor, limite ciclo a ciclo, **hiccup no curto**, grampo RCD	enunciado (surtos, snubber) + parecer (curto)	cálculo + simulação do curto	desligamento por UVLO em 155 ms S
Filtro de EMI	X2 + choke MC + X2 + Y1	enunciado	cálculo (curva ideal)	f_{DM} 43 kHz, f_{CM} 24 kHz C; LISN pendente
Isolação	transformador + opto; ≥ 6,4 mm na PCI	IEC 62368-1 (reforçada, 250 V)	DRC com classes de rede	0 violações CAD
Estabilidade	margem de fase ≥ 45°	Aula 05	modelo de pequenos sinais + degraus simulados	MF 88° (mín. 86°) C; degraus sem oscilação S
Construção	PTH, 2 camadas, preparada para gabinete	Aula 08, Possibilidade II	DRC, cobertura das regras	140 × 90 mm, 0 erros CAD

4.2 Estágio de entrada: retificador, capacitor de bulk e proteções C

O ponto de partida é a potência de entrada e a escolha do capacitor de *bulk*, que fixa o vale da tensão retificada em 90 V~ e, com ele, a razão cíclica máxima do flyback.

Memória de cálculo 1 – potência de entrada e capacitor de bulk entrada.py

$P_{in} = P_o/\eta = 36/0{,}82 = 43{,}9\ \text{W}$

Critério do vale: $V_{b,mín} \geq 90\ \text{V}$ em 90 V~/50 Hz, com margem para −20 % de tolerância do eletrolítico (guia de projeto; a tabela 4 varre os valores comerciais)

Escolha: $C1 = 150\ \mu\text{F} / 400\ \text{V} \rightarrow V_{b,mín} = 104{,}1\ \text{V}$, ondulação 19,9 V, $I_{C,rms} = 0{,}80\ \text{A}$; $V_{b,máx} = 369{,}6\ \text{V}$ em 264 V~ (400 V: 92 % de margem)

Corrente de entrada em 90 V~: $I_{pico} = 2{,}66\ \text{A}$, $I_{rms} = 0{,}89\ \text{A}$, FP ≈ 0,58, THD ≈ 1 %, condução ≈ 42° por semiciclo

Tabela 4 – Escolha do capacitor de bulk (90 V~, 50 Hz, plena carga) C.

C	C/P_o	$V_{bulk,mín}$ (V)	Ondulação (V)	$I_{C,rms}$ (A)	FP	THD (%)	Atende 90 V com −20 %?
68 µF	1,89 µF/W	80,9	43,6	0,72	0,61	104	não
82 µF	2,28 µF/W	88,2	36,2	0,74	0,60	112	não
100 µF	2,78 µF/W	94,6	29,8	0,76	0,60	119	só nominal (revisão A)
120 µF	3,33 µF/W	99,4	24,9	0,78	0,59	126	limite
150 µF	4,17 µF/W	**104,1**	19,9	0,80	0,58	132	**sim** (≈ 100 V com −20 %, caso simulado)

Memória de cálculo 2 – proteções e ponte entrada.py, Aula 07

1. Fusível: $I_f = 2{,}5 \cdot I_{rms,máx} = 2{,}5 \times 0{,}89 = 2{,}22\ \text{A} \rightarrow \text{T 2 A / 250 V}\sim\text{, 5 × 20 mm, ação lenta}$ (lenta por causa do inrush; em porta-fusível de clipes no protótipo)
2. Inrush em 264 V~: sem limitador 187 A; com NTC 10 Ω frio $I = V_{pico}/(R_{NTC}+R_s) \approx 31\ \text{A} \rightarrow$ NTC 10 Ω / 2–3 A (abaixo do I_{FSM} da ponte e do fusível)
3. Varistor: $V_{ac,máx} = 264\ \text{V} \rightarrow$ MOV 275 V~ (S14K275), $V_{clamp} \approx 710\ \text{V}$ a 50 A < 1000 V do UF4007 e 650 V + grampo do MOSFET
4. Ponte: $I_{méd}$/diodo = 0,192 A, $I_{rms} = 0{,}63\ \text{A}$, $I_{pico} = 2{,}66\ \text{A}$, $V_{RRM} \geq 1{,}5 \cdot V_{b,máx} = 560\ \text{V} \rightarrow$ GBU4J (4 A / 600 V) (surto de 31 A do inrush pede $I_{FSM} \geq 100\ \text{A}$)




Figura 2 – Estágio de entrada: tensão de bulk e corrente da rede em 90 e 264 V~ (entrada.py).

4.3 Projeto elétrico do flyback C

O projeto preliminar fixa a relação de espiras e a indutância do primário na fronteira MCD/MCC do pior caso (vale de 90 V~, plena carga); os valores finais vêm do transformador construído (§4.4), e com eles recalculam-se os esforços em toda a faixa (tabela 5).

Memória de cálculo 3 – projeto preliminar flyback.py (Aula 04C)

1. $V_r = D_{máx}/(1-D_{máx})\cdot V_{b,mín} = 0{,}43/0{,}57 \times 94{,}6 = 71{,}4\ V$ (tensão refletida: soma-se ao bulk no dreno)
2. $n = V_r/(V_o+V_f) = 71{,}4/(12{,}0+0{,}7) = 5{,}62 \rightarrow \text{adotado } n = 6{,}00\ (42{:}7)$
3. $I_p = 2\cdot P_o/(\eta\cdot V_{b,mín}\cdot D_{máx}) = 2 \times 36/(0{,}82 \times 94{,}6 \times 0{,}43) = 2{,}159\ A$
4. $L_p = V_{b,mín}\cdot D_{máx}/(I_p\cdot f_s) = 94{,}6 \times 0{,}43/(2{,}159 \times 65\,000) = 289{,}9\ \mu H$; energia por ciclo $W = P_o/(\eta\cdot f_s) = 675\ \mu J$
5. Com o transformador real ($L_p = 293{,}8\ \mu H$, $n = 6{,}00$): $V_r = 76{,}2$ V, $I_p = 2{,}14$ A, $D = 0{,}393$ em 90 V~ (vale de 104,1 V) → MCD em todos os pontos; $t_{on,mín} = 549$ ns em 264 V / 10 % (UC3845: > 350 ns)
6. Esforços: $V_{ds} = V_{b,máx} + 1{,}8\cdot V_r = 369{,}6 + 137 \approx 507$ V (78 % de 650 V); $V_{rev,D1} = V_o + V_{b,máx}/n = 74$ V; $I_{s,pk} = n\cdot I_p = 12{,}9$ A; $I_{s,rms} = 5{,}45$ A; $I_{C,rms} = 4{,}54$ A

Tabela 5 – Esforços teóricos por ponto de operação (correntes no vale de V_{bulk}, tensões no pico) C.

V_{ac}	carga	D	I_p (A)	$I_{p,rms}$ (A)	$I_{s,pk}$ (A)	$I_{s,rms}$ (A)	$I_{c,rms}$ (A)	V_{ds} grampo (V)	$V_{d,rev}$ (V)
90	100 %	0,393	2,14	0,776	12,9	5,45	4,54	261	33
127	100 %	0,253	2,14	0,623	12,9	5,45	4,54	313	41
220	100 %	0,137	2,14	0,458	12,9	5,45	4,54	445	63
264	100 %	0,113	2,14	0,416	12,9	5,45	4,54	507	74

V_{ac}	carga	D	I_p (A)	$I_{p,rms}$ (A)	$I_{s,pk}$ (A)	$I_{s,rms}$ (A)	$I_{c,rms}$ (A)	V_{ds} grampo (V)	$V_{d,rev}$ (V)
264	10 %	0,036	0,68	0,074	4,1	0,97	0,92	507	74




Figura 3 – Formas de onda teóricas do flyback em 90 e 264 V~, plena carga: corrente do primário, do secundário e tensão no dreno (flyback.py).

4.4 Projeto físico do transformador C

O transformador usa **núcleo E de ferrite** (Thornton NEE-30/15/7, material IP12R, dois meios-núcleos com entreferro na perna central e carretel de 10 pinos), a opção da Aula 04C para flyback: a ferrite tem baixas perdas em 65 kHz e o entreferro armazena a energia de cada ciclo. Seguem-se os passos da aula: produto de áreas, escolha do núcleo entre os E de ferrite Thornton disponíveis, entreferro, espiras, bitolas (efeito pelicular), perdas, elevação de temperatura e ocupação da janela.

Memória de cálculo 4 – transformador E-30/7 transformador.py (Aula 04C)

1. $A_e A_w \geq 1{,}1 \cdot P_o \cdot 10^4/(k_w \cdot k_p \cdot J \cdot f_s \cdot B_{máx}) = 1{,}1 \times 36 \times 10^4/(0{,}4 \times 0{,}3 \times 450 \times 65\,000 \times 0{,}25) = 0{,}451\ \text{cm}^4 \rightarrow \text{E-30/7}\ (A_e = 0{,}60\ \text{cm}^2, A_w = 0{,}80\ \text{cm}^2, A_e A_w = 0{,}48\ \text{cm}^4)$ (menor núcleo que atende; tabela 6)
2. $l_g = 2 \cdot \mu_0 \cdot W/(B_{máx}{}^2 \cdot A_e) = 2 \times 4\pi \cdot 10^{-7} \times 675 \cdot 10^{-6}/(0{,}25^2 \times 0{,}60 \cdot 10^{-4}) = 0{,}45\ \text{mm}$ (espaçador de 0,23 mm em cada perna externa)
3. $N_p = B_{máx} \cdot l_g/(\mu_0 \cdot I_p) = 0{,}25 \times 0{,}45 \cdot 10^{-3}/(4\pi \cdot 10^{-7} \times 2{,}159) = 42\ \text{espiras};\ N_s = N_p/n = 7;\ N_{aux} = N_s \cdot V_{aux}/(V_o + V_f) = 9\ (V_{aux} \approx 15{,}4\ \text{V})$
4. $L_p = \mu_0 \cdot N_p{}^2 \cdot A_e/l_g = 293{,}8\ \mu\text{H};\ I_p\ \text{real} = 2{,}144\ \text{A}\ (D = 0{,}433);\ B_{pico} = 0{,}25\ \text{T}$
5. $\Delta = 7{,}5/\sqrt{65\,000} = 0{,}0294\ \text{cm} \rightarrow d_{máx} = 2\Delta = 0{,}0588\ \text{cm} \rightarrow \text{fio} \leq 23\ \text{AWG};\ \text{primário}\ I_{rms} = 0{,}814\ \text{A} \rightarrow 1 \times 23\ \text{AWG};\ \text{secundário}\ I_{rms} = 5{,}45\ \text{A} \rightarrow 5 \times 23\ \text{AWG};\ \text{auxiliar}\ 1 \times 28\ \text{AWG}$ (J = 450 A/cm²)
6. $R_p = 210\ \text{m}\Omega,\ R_s = 0{,}34\ \text{m}\Omega\ (100\ °\text{C});\ P_{núcleo} = 0{,}62\ \text{W} + P_{cobre} = 0{,}35\ \text{W} = 0{,}96\ \text{W};\ R_t = 23 \cdot (A_e A_w)^{-0{,}37} = 6{,}04\ °\text{C/W} \rightarrow \Delta T = 29{,}1\ °\text{C}$
7. $A_{w,nec} = 0{,}368\ \text{cm}^2 \rightarrow K_{ocup} = 0{,}368/0{,}80 = 0{,}46 \leq 0{,}7\ \checkmark;\ L_{lk}\ \text{estimada}\ (3\ \%) = 8{,}8\ \mu\text{H}$ (entrada do snubber)

Tabela 6 – Núcleos E de ferrite Thornton (IP12R) candidatos, $L_p \approx 294\ \mu\text{H}$ e B = 0,25 T [C].

Núcleo	$A_e A_w$ (cm⁴)	l_g (mm)	$N_p/N_s/N_{aux}$	L_p (µH)	P núcleo (W)	P cobre (W)	ΔT (°C)	K_{ocup}	Atende
E-30/7	0,48	0,45	42/7/9	294	0,62	0,35	29,1	0,46	sim
E-30/14	1,02	0,23	21/3/4	294	1,23	0,19	32,4	0,22	sim
E-42/15	2,84	0,15	14/2/3	297	2,63	0,16	43,7	0,08	não

A ficha de fabricação (pinagem 1-BULK, 3-DRAIN, 4-PGND, 5-AUX, 6/7-SGND, 9/10-ânodos de D1, pinos 2 e 8 livres; ordem de camadas com metade do primário por fora; ensaios de L_p, L_{lk}, relação e fase) está no guia de montagem, §3. A sensibilidade ao $B_{máx}$ (0,20–0,30 T) está na figura 4: 0,25 T equilibra perdas no núcleo e no cobre com ΔT ≈ 29 °C.




Figura 4 – Núcleos candidatos e sensibilidade à densidade de fluxo (transformador.py).

4.5 Capacitores e filtro de saída C

Os seis critérios da Aula 03 (capacitância mínima, RSE, corrente eficaz, tensão, temperatura e custo) levam a um banco de eletrolíticos de baixa impedância em paralelo, complementado por um pós-filtro LC para atingir a ondulação especificada.

Memória de cálculo 5 – banco de saída e pós-filtro saida.py (Aula 03)

1. $C_{mín} = I_o \cdot (1-D_2) \cdot T/\Delta V_C = 3 \times (1-0{,}537) \times 15{,}4\ \mu s/50\ mV = 427\ \mu F$
2. $RSE_{máx} = \Delta V_o / I_{s,pk} = 120\ mV/12{,}9\ A = 5{,}4\ m\Omega$ (impraticável com um só eletrolítico → banco em paralelo + LC)
3. $I_{C,rms} = 4{,}54\ A$ (catálogo a 105 °C/100 kHz); tensão $\geq 1{,}5–2 \cdot V_o \rightarrow 25$ V; 105 °C, $\geq 5\,000$ h
4. Escolha: $3 \times Rubycon\ ZLH\ 1000\mu F/25V\ (10x20) \rightarrow RSE_{eq} = 6{,}3\ m\Omega$, $I_{ripple} = 6{,}0\ A \geq 4{,}54\ A$ ✓, $\Delta V_1 = 89\ mV$ (tabela 7)
5. Pós-filtro $L = 3{,}3\ \mu H$, $C = 470\ \mu F$ (RSE 40 mΩ): $f_c = 1/(2\pi\sqrt{LC}) = 4{,}0\ kHz$, atenuação em 65 kHz $\approx 30\ dB \rightarrow \Delta V_o \approx 2{,}7\ mV$ (meta 120 mV) (a ressonância de 4 kHz entra no modelo da malha, §4.9)

Tabela 7 – Candidatos para o banco de saída C.

Capacitor × n	RSE eq. (mΩ)	I_{ripple} (A)	ΔV_1 (mV)	P_{RSE} (W)	$I_{ripple} \geq 4{,}54$ A
Rubycon ZLH 1000µF/25V (10x20) x2	9,5	4,0	133	0,20	não
Rubycon ZLH 1000µF/25V (10x20) x3	6,3	6,0	89	0,13	sim
Nichicon UPW 1000µF/25V (10x20) x2	15,0	3,3	204	0,31	não
Nichicon UPW 1000µF/25V (10x20) x3	10,0	5,0	136	0,21	sim
Rubycon ZLH 1500µF/25V (12.5x20) x2	7,5	5,1	104	0,15	sim
Rubycon ZLH 1500µF/25V (12.5x20) x3	5,0	7,6	69	0,10	sim

Demais capacitores: *bulk* 150 µF/400 V 105 °C (Nichicon UCY2G151MHD); VCC 220 µF/35 V + 100 nF cerâmico junto ao pino; VREF 1 µF; C_T 2,2 nF C0G; X2 220 nF e 100 nF; Y1 2,2 nF (passo 10 mm); snubber 22 nF/630 V de filme.




Figura 5 – Ondulação de saída no banco e após o pós-filtro (saida.py).

4.6 Grampo RCD e amortecimento do diodo C

A energia da indutância de dispersão a cada bloqueio precisa ser absorvida: o grampo RCD fixa a tensão de grampo V_c acima da refletida e dissipa essa energia no resistor. Quanto menor V_c, menor a tensão no dreno e maior a perda; adotou-se $V_c = 1{,}8 \cdot V_r$.

Memória de cálculo 6 – snubber RCD snubber.py (Aula 07)

1. $V_c = 1{,}8 \cdot V_r = 1{,}8 \times 76{,}2 = 137\ V$; $L_{lk} = 2\ \%$ de $L_p = 5{,}9\ \mu H$
2. $E_{ciclo} = ½ \cdot L_{lk} \cdot I_p{}^2 \cdot V_c/(V_c - V_r) = 13{,}5\ \mu J \rightarrow P = E \cdot f_s = 2{,}02\ W$ (2 %) a 2,62 W (3 %)
3. $R = V_c{}^2/P = 9{,}5\ k\Omega \rightarrow 2 \times 18\ k\Omega\ /\ 2\ W$ em paralelo $= 9\ k\Omega$ (em paralelo na placa e no modelo, item 02 do parecer; 4 W nominais para 2–2,6 W)
4. $C \geq 10 \cdot \tau/R$ com $\tau = T_s \rightarrow C_{mín} = 16{,}2\ nF \rightarrow 22\ nF\ /\ 630\ V$; $t_{grampo} \approx 207$ ns por ciclo; diodo UF4007 (1 A, 1000 V, t_{rr} 75 ns)
5. Resultado: V_c real = 135 V (2 %) / 153 V (3 %) → $V_{ds,máx} = 507\ /\ 523\ V$ (≤ 520 V em 264 V~ ✓). TVS P6KE180A levaria a 616 V: não adotado
6. RC do diodo de saída: L_{lk} refletida ≈ 163 nH, $C_j \approx 800$ pF → $f_{ring} \approx 14$ MHz; $R = \sqrt{(L/C)} \approx 14\ \Omega \rightarrow 15\ \Omega$; $C \approx 3 \cdot C_j \rightarrow 2{,}2\ nF\ /\ 100\ V$; $P \approx C \cdot V^2 \cdot f_s = 0{,}85\ W \rightarrow ½\ W$

Tabela 8 – Compromisso do grampo com a dispersão C.

L_{lk}	E/ciclo (µJ)	P (W)	R (kΩ)	C mín (nF)	t grampo (ns)	V_{ds} máx (V)
1% (2,9 µH)	6,8	0,99	19,0	8,1	103	507
2% (5,9 µH)	13,5	1,98	9,5	16,2	207	507
3% (8,8 µH)	20,3	2,96	6,3	24,2	310	507




Figura 6 – Compromisso potência × tensão de grampo do snubber (snubber.py).

4.7 Semicondutores: pré-escolha, perdas e dissipadores C

A pré-escolha segue a Aula 03 (tensão de bloqueio com margem, corrente de pico e média no pior caso); as perdas e os dissipadores seguem a Aula 02 e o mesmo método das Tarefas 1 e 2, com contraprova no Power Stage Designer 5.

Memória de cálculo 7 – MOSFET STF13N65M2 semicondutores.py (Aulas 02 e 03)

1. Pré-escolha: $V_{ds,máx} = 507\ V \rightarrow$ classe 650 V (78 % ≤ 80 %); $I_p = 2{,}14\ A$, $I_{p,rms} = 0{,}776\ A \rightarrow I_D \geq 4$ A; TO-220 para dissipador
2. Condução (264 V~): $R_{DS(on)}(125\ °C) = 860\ m\Omega \rightarrow P_{cond} = R \cdot I_{rms}^2 = 0{,}15\ W$ (0,52 W em 90 V~, pior condução)
3. Comutação (264 V~): $t_{f,ef} = Q_{gd}/I_{g,off} = 24\ ns \rightarrow P_{off} = ½ \cdot V \cdot I_p \cdot t_f \cdot f_s = 0{,}86\ W$; $P_{on}\ (C_{oss}) = 0{,}12\ W$; $P_{gate} = Q_g \cdot V_g \cdot f_s = 0{,}014\ W$
4. $P_{total} = 1{,}15\ W$ (264 V~) / 0,98 W (90 V~). Sem dissipador: $T_j = 40 + 1{,}15 \times 62{,}5 = 112\ °C \rightarrow$ dissipador necessário
5. $R_{\theta SA} \leq (125-40)/1{,}15 - 3{,}50 = 70\ °C/W \rightarrow$ clip Aavid 574502B00000G (24 °C/W) $\rightarrow T_j = 40 + 1{,}15 \times (3{,}50 + 24) = 72\ °C$ (TO-220FP isolado: sem mica, aleta sem o potencial do dreno de ≈ 500 V)

Tabela 9 – MOSFETs candidatos (650 V) C.

MOSFET	$R_{DS(on)}$ 25 °C (mΩ)	P_{tot} 90 V (W)	P_{tot} 264 V (W)	$R_{\theta JC}$ (°C/W)	isolado	T_j com clip (°C)
IPA65R400CE (Infineon CoolMOS CE, TO-220FP)	400	1,09	1,38	4,00	sim	79
STP13N65M2 (ST MDmesh M2, TO-220)	430	0,98	1,15	1,14	não	69

MOSFET	$R_{DS(on)}$ 25 °C (mΩ)	P_{tot} 90 V (W)	P_{tot} 264 V (W)	$R_{\theta JC}$ (°C/W)	isolado	T_j com clip (°C)
STF13N65M2 (ST MDmesh M2, TO-220FP isolado)	430	0,98	1,15	3,50	sim	72
FCPF190N65S3 (onsemi SuperFET III, TO-220F)	190	0,81	1,40	3,50	sim	79

Memória de cálculo 8 – diodo de saída e ponte semicondutores.py

1. Pré-escolha: $V_{rev} = 74\ V \rightarrow$ Schottky 100 V (74 %); $I_{s,pk} = 12{,}9\ A$, $I_{méd} = 3\ A$, $I_{rms} = 5{,}45\ A \rightarrow \geq 10$ A; Schottky: sem recuperação reversa (Aula 02)
2. STPS20H100CT (2 × 10 A em paralelo): $P = V_0 \cdot I_{méd} + R_d \cdot I_{rms}^{\ 2} = 0{,}55 \times 3 + 4{,}5 \cdot 10^{-3} \times 5{,}45^2 = 1{,}78\ W$; $R_{\theta SA} \leq 46{,}7\ °C/W \rightarrow$ clip 24 °C/W $\rightarrow T_j \approx 84\ °C$ (sem dissipador ≈ 150 °C: necessário)
3. Ponte GBU4J: $P \approx 4 \cdot (V_0 \cdot I_{méd} + R_d \cdot I_{rms}^{\ 2}) = 0{,}67\ W \rightarrow T_j \approx 53$ °C com $R_{\theta JA} \approx 20$ °C/W → sem dissipador (em produto, parafusar ao gabinete pelo furo)

Tabela 10 – Orçamento de perdas em plena carga (W) e rendimento estimado C.

V_{ac}	MOSFET	diodo	ponte	trafo	snubber	R_{sense}	partida	cap. saída	NTC	L_{LC}	UC3845	total	η (%)
90	0,98	1,78	0,67	0,95	2,02	0,20	0,09	0,13	0,79	0,09	0,22	7,94	81,9
127	0,98	1,78	0,45	0,90	2,02	0,13	0,19	0,13	0,48	0,09	0,22	7,39	83,0
220	1,15	1,78	0,24	0,87	2,02	0,07	0,58	0,13	0,23	0,09	0,22	7,39	83,0
264	1,15	1,78	0,20	0,86	2,02	0,06	0,83	0,13	0,18	0,09	0,22	7,53	82,7




Figura 7 – Distribuição de perdas em plena carga: o grampo e o diodo de saída dominam (semicondutores.py).

4.8 Componentes do UC3845, partida, driver e proteção de curto C

Memória de cálculo 9 – oscilador, sensor de corrente e partida uc3845.py (Aula 05, datasheet SLUS223H)

1. Oscilador: $f_{osc} = 2 \cdot f_{sw} = 130\ \text{kHz} \approx 1{,}72/(R_T \cdot C_T) \rightarrow C_T = 2{,}2\ \text{nF}$ (C0G) e $R_T = 6{,}04\ \text{k}\Omega$ (E96) → $f_{osc} = 129{,}4\ \text{kHz}$, $f_{sw} = 64{,}7\ \text{kHz}$; tempo morto 424 ns
2. Sensor: limite $= 1{,}25 \cdot I_p = 2{,}68\ \text{A} \rightarrow R_s = 0{,}9\ \text{V}/2{,}68 = 0{,}336\ \Omega \rightarrow 2 \times 0{,}68\ \Omega\ /\ 1\ \text{W} = 0{,}34\ \Omega$ → $I_{lim} = 2{,}65\ \text{A}$ (V_{th} 0,9 V) a 2,94 A (1,0 V); $P = I_{rms}^2 \cdot R_s = 0{,}20\ \text{W}$
3. Filtro do ISENSE no pino 3: $R = 330\ \Omega$, $C = 100\ \text{pF} \rightarrow \tau = 33\ \text{ns} \ll t_{on,mín}/2 = 549/2\ \text{ns}$ ✓ (item 03 do parecer: o filtro fica depois do R_{sense}, junto ao CI)
4. Partida: $R_{start} = 2 \times 82\ \text{k}\Omega\ /\ 1\ \text{W} = 164\ \text{k}\Omega$ do bulk ao VCC → I_{start} no vale de 90 V~ = 0,58 mA ≥ 0,5 mA (máx. do CI) ✓; $C_{VCC} = 220\ \mu\text{F}$ sustenta 9,2 ms entre 8,4 e 7,6 V (o auxiliar assume em < 6 ms S)
5. Auxiliar: $N_{aux}/N_s = 9/7 \rightarrow V_{aux} \approx 15{,}4\ \text{V}$ (< 30 V do zener interno); UF4004 + R13 = 100 Ω (revisão B: filtra o pico de dispersão para que, no curto, o VCC caia)
6. Driver: saída totem-pole de ±1 A do próprio CI ($Q_g = 17\ \text{nC}$) → $R_g = 10\ \Omega$ + 1N4148 antiparalelo + 10 kΩ gate–source. Compensação de rampa: MCD e D < 0,5 → não necessária ($m_2 = 88{,}2\ \text{mV}/\mu\text{s}$; provisão R ≈ 1,6 kΩ)

Tabela 11 – Tempo de partida por resistor ($I_{CC,start}$ típico 0,3 mA) C; a simulação com o máximo de 0,5 mA dá 7,4 s em 90 V~ e 1,1 s em 264 V~ S.

V_{ac}	V_{bulk} pico (V)	I em R_{start} (mA)	I líquida para C_{VCC} (mA)	t até o UVLO (s)	P em R_{start} (W)
90	124	0,73	0,43	4,3	0,09
127	176	1,05	0,75	2,5	0,19
220	307	1,85	1,55	1,2	0,58
264	370	2,23	1,93	1,0	0,83

> **Partida lenta em rede baixa.** Com o I_{start} máximo do CI a partida em 90 V~ leva 7,4 s — aceitável para fonte de mesa, mas um produto pediria 2 × 68 kΩ (mais dissipação em 264 V~) ou partida ativa. Documentado como limitação da revisão B.

Memória de cálculo 10 – proteção de curto-circuito por hiccup uc3845.py; confirmada por simulação em §4.11

1. Com a saída em curto $V_{aux} \approx 0{,}9\ \text{V}$: o auxiliar não alimenta o CI → C_{VCC} descarrega de 15,4 V a 7,6 V com $I_{CC} - I_{start} = 13 - 1{,}85\ \text{mA}$ (220 V~) → $t_{UVLO} = C \cdot \Delta V / I \approx 151\ \text{ms}$
2. CI desligado: R_{start} recarrega C_{VCC} de 7,6 a 8,4 V → $t_{recarga} \approx 133\ \text{ms}$; religa e roda $t_{ligado} \approx 15{,}5$ ms até o VCC cair de novo
3. Ciclo de trabalho da falha $= t_{ligado}/(t_{ligado} + t_{recarga}) \approx 10{,}4\ \%$ em 220 V~ (tabela 12) → a corrente eficaz média de D1 no curto cai a $\approx \sqrt{0{,}13} \approx 0{,}37$ do valor sustentado (na revisão A, com R13 = 10 Ω, o VCC ficava em 13 V e o curto era sustentado indefinidamente)

Tabela 12 – Hiccup calculado (C_{VCC} = 220 µF, I_{CC} = 13 mA) C.

V_{ac}	t até UVLO (ms)	t recarga (ms)	t ligado por tentativa (ms)	ciclo de trabalho da falha (%)
90	138	854	14,1	1,6
127	141	335	14,5	4,1
220	151	133	15,5	10,4
264	157	103	16,0	13,4

4.9 Malha de realimentação: TL431 + PC817 e compensador tipo 2 C

Memória de cálculo 11 – divisor, planta e compensador compensador.py (Aula 05)

1. Divisor: $R_b = 2{,}49\ \text{k}\Omega$, $R_a = 9{,}53\ \text{k}\Omega$ (1 %) → $V_o = 2{,}495 \cdot (1 + R_a/R_b) = 12{,}04\ \text{V}$; $R_{LED} = 2{,}74\ \text{k}\Omega$ ($I_{LED} \leq 3\ \text{mA}$), $R_{bias} = 1\ \text{k}\Omega$ ($I_{KA} \geq 1\ \text{mA}$ do TL431)
2. Lado do CI: pull-up $R_{pu} = 4{,}7\ \text{k}\Omega$ ao VREF e $C_p = 1\ \text{nF}$ (polo em 33,9 kHz); CTR = 1,0 nominal (faixa 0,5–1,6 verificada)
3. Planta (controle → saída, modo corrente em MCD): $G_0 = 15{,}6$ dB e $f_p = 26{,}5$ Hz em plena carga (25,6 dB e 2,7 Hz a 10 %); zero da RSE em 8,4 kHz; pós-filtro L2–C13 ressonante em 4 kHz; polo do opto em 10 kHz (item 08 do parecer: modelo completo)
4. Compensador tipo 2 com zero sobre o polo da planta e f_c alvo = 0,8 kHz: $|G_{vc}(f_c)| = -14{,}9$ dB → $R_z/R_a = 2{,}26 \rightarrow R_z = 21{,}5\ \text{k}\Omega$, $C_z = 270\ \text{nF}$ ($f_z = 27$ Hz)
5. Resultado: $f_c = 0{,}79$ kHz, $\text{margem de fase } 88°$, margem de ganho 13 dB em plena carga; mínimo de 86° entre 10 % de carga e CTR de 0,5 a 1,6 (tabela 13) (a margem é resultado do modelo; os degraus simulados confirmam a ausência de oscilação, mas não a medem)

Tabela 13 – Margens de estabilidade do modelo C.

Condição	f_c (kHz)	Margem de fase (°)	Margem de ganho (dB)
carga 100 %, CTR 1.0	0,79	88	13
carga 10 %, CTR 1.0	0,25	86	23
carga 100 %, CTR 1.6	1,35	86	9
carga 100 %, CTR 0.5	0,39	90	19




Figura 8 – Bode da planta com pós-filtro, do compensador e da malha aberta (compensador.py).

4.10 Filtro de EMI C

Memória de cálculo 12 – filtro de entrada emi.py (Aula 08)

1. Choke de modo comum $L_{CM} = 10$ mH por enrolamento, dispersão ≈ 200 µH (modo diferencial), corrente ≥ I_{rms} em 90 V~ = 0,89 A → Schaffner RN214-1.2-02-10M (1,2 A a 40 °C) (item 04 do parecer: o choke da A era de 0,7 A)
2. Modo diferencial (L_{lk} + X2 220 nF ∥ 100 nF): $f_{DM} = 1/(2\pi\sqrt{(L_{lk} \cdot C_X)}) \approx 43$ kHz → atenuação ≥ 58 dB em 195 kHz (3ª harmônica, primeira dentro da faixa CISPR)
3. Modo comum (L_{CM} + C_Y 2,2 nF): $f_{CM} \approx 24$ kHz → 26 dB em 150 kHz; corrente de fuga a 250 V/60 Hz = 0,21 mA < 0,25 mA (classe II) ✓
4. Descarga do X2: 2 × 470 kΩ = 1 MΩ → 34 V em 0,77 s (< 1 s) ✓. A curva é ideal: a medição com LISN fica para o protótipo




Figura 9 – Atenuação estimada do filtro de EMI nos modos diferencial e comum (emi.py).

4.11 Simulação da revisão B e comparação com a teoria S

A simulação cobre os 23 casos da tabela 14; cada caso tem um objetivo e uma janela de medição definidos antes de rodar, e as grandezas são extraídas automaticamente (`.meas` do LTspice e releitura dos `.raw`).

Tabela 14 – Casos simulados e o que cada um verifica.

Grupo	Casos	O que verifica	Janela de medição
Regime permanente	90/127/220/264 V~ × 10/50/100 % (12)	regulação, ondulação, esforços, perdas e rendimento (teoria × simulação)	2 últimos de 6 ciclos de rede
Partida a frio	90 e 264 V~ (2)	tempo de partida, VCC mínimo, sobretensão, I_p e V_{ds} na partida	pré-carga até o UVLO + 100 ms
Degraus de carga	50 ↔ 100 % em 90 e 264 V~; CTR = 0,5 (3)	desvio, tempo de retorno, ausência de oscilação	70–120 ms (degraus em 80 e 100 ms)
Curto-circuito	220 V~, 60–380 ms (1)	aplicação (2 ms), sustentado (hiccup), recuperação	janelas separadas + releitura do .raw
Tolerâncias	C1 = 120 µF; sem grampo; L_{lk} = 3 % (3)	vale do barramento; V_{ds} sem snubber; sensibilidade à dispersão	regime, 264 V~
Pré-carga	90 e 264 V~ (2)	tempo até o UVLO com I_{start} máximo	até VCC = 8,5 V

Regime permanente. A tabela 15 compara, ponto a ponto, a teoria da §4.3 com a simulação; a ondulação aparece como ondulação de chaveamento (20 períodos) e como excursão total em ciclos inteiros da rede.

Tabela 15 – Teoria C × simulação S em regime permanente.

Vac	carga	Vo S (V)	ΔVo chav. S (mV)	ΔVo total S (mV)	Ip C (A)	Ip S (A)	Δ	Is,pk C (A)	Is,pk S (A)	Δ	Is,rms C (A)	Is,rms S (A)	Δ	Vds C (V)	Vds S (V)	Δ	η S (%)
90	10 %	12,06	0,4	2,5	0,68	0,71	+4,3 %	4,1	3,5	-12,8 %	0,97	0,83	-14,7 %	261	206	-21,1 %	73,1
90	50 %	12,06	1,6	3,5	1,52	1,47	-2,9 %	9,1	9,5	+4,6 %	3,24	2,89	-10,7 %	261	226	-13,3 %	83,2

Vac	carga	Vo S (V)	ΔVo chav. S (mV)	ΔVo total S (mV)	Ip C (A)	Ip S (A)	Δ	Is,pk C (A)	Is,pk S (A)	Δ	Is,rms C (A)	Is,rms S (A)	Δ	Vds C (V)	Vds S (V)	Δ	η S (%)
90	100 %	12,06	2,9	5,2	2,14	2,06	-3,7 %	12,9	14,2	+10,1 %	5,45	4,89	-10,2 %	261	247	-5,4 %	82,8
127	10 %	12,06	0,6	2,2	0,68	0,70	+3,8 %	4,1	3,4	-16,3 %	0,97	0,82	-15,2 %	313	257	-17,9 %	71,4
127	50 %	12,06	2,1	5,0	1,52	1,48	-2,7 %	9,1	9,4	+3,7 %	3,24	2,89	-10,7 %	313	276	-11,9 %	84,1
127	100 %	12,06	3,6	5,6	2,14	2,07	-3,6 %	12,9	14,0	+9,2 %	5,45	4,89	-10,2 %	313	296	-5,4 %	84,8
220	10 %	12,06	1,2	3,3	0,68	0,71	+4,2 %	4,1	3,2	-20,4 %	0,97	0,81	-15,8 %	445	388	-12,8 %	63,5
220	50 %	12,06	3,1	5,1	1,52	1,47	-3,2 %	9,1	9,2	+1,1 %	3,24	2,88	-10,9 %	445	403	-9,4 %	82,7
220	100 %	12,06	4,2	8,2	2,14	2,07	-3,3 %	12,9	13,8	+7,6 %	5,45	4,89	-10,3 %	445	422	-5,1 %	85,3
264	10 %	12,06	0,9	1,9	0,68	0,70	+3,5 %	4,1	3,2	-22,0 %	0,97	0,81	-16,0 %	507	449	-11,3 %	59,0
264	50 %	12,06	2,6	4,8	1,52	1,47	-2,9 %	9,1	9,1	+0,4 %	3,24	2,88	-10,9 %	507	464	-8,5 %	81,2
264	100 %	12,06	2,6	9,2	2,14	2,07	-3,4 %	12,9	13,8	+6,9 %	5,45	4,89	-10,3 %	507	482	-4,9 %	84,6

Tabela 16 – Perdas e rendimento em plena carga C × S.

Vac	Vbulk mín C (V)	Vbulk mín S (V)	I in,rms C (A)	I in,rms S (A)	P MOSFET C (W)	P MOSFET S (W)	P diodo C (W)	P diodo S (W)	P snubber C (W)	P snubber S (W)	P ponte C (W)	P ponte S (W)	η C (%)	η S (%)
90	104,1	103,9	0,89	0,81	0,98	0,38	1,78	1,72	2,02	1,54	0,67	0,63	81,9	82,8
127	161,9	163,1	0,70	0,63	0,98	0,43	1,78	1,72	2,02	1,47	0,45	0,42	83,0	84,8
220	299,1	298,8	0,48	0,43	1,15	0,72	1,78	1,72	2,02	1,32	0,24	0,24	83,0	85,3
264	362,7	361,9	0,43	0,39	1,15	0,92	1,78	1,72	2,02	1,28	0,20	0,20	82,7	84,6




Figura 10 – Um ciclo de comutação em 90 V~, plena carga: corrente do primário, do secundário e tensão no dreno S.




Figura 11 – Comutação em 264 V~, plena carga: o grampo RCD limita o dreno a 482 V S.

Transitórios. A partida a frio parte de C1 e C5 descarregados: o modelo de pré-carga leva o VCC até o UVLO com o I_{start} máximo e transfere a tensão de barramento e a fase da rede nesse instante ao modelo de chaveamento. Os degraus são aplicados nos dois sentidos após a estabilização (tabela 17).

Tabela 17 – Transitórios S.

Caso (S)	Resultado
Partida a frio em 90 VAC, plena carga (C1 e C5 descarregados, fase da rede do cruzamento do UVLO)	pré-carga até 8,5 V em 7,44 s com V_{bulk} = 126 V; VCC mínimo após o UVLO 8,40 V; V_o ≥ 11,4 V em 5,3 ms; V_o máx 12,06 V; I_p máx 3,10 A; V_{ds} máx 276 V
Partida a frio em 264 VAC, plena carga	pré-carga até 8,5 V em 1,07 s com V_{bulk} = 371 V; VCC mínimo após o UVLO 8,42 V; V_o ≥ 11,4 V em 4,4 ms; V_o máx 12,06 V; I_p máx 3,45 A; V_{ds} máx 517 V
Degraus 50 → 100 % (80 ms) e 100 → 50 % (100 ms) em 90 VAC	subida: 12,06 → mín 11,95 V (-114 mV), não sai de ±1 %, volta a ±0,5 % em 4,5 ms; descida: máx 12,16 V (+115 mV), não sai de ±1 %, volta a ±0,5 % em 3,8 ms; V_o na janela 80–120 ms: 11,95–12,16 V; I_p máx 2,06 A
Degraus 50 → 100 % e 100 → 50 % em 264 VAC	subida: 12,06 → mín 11,95 V (-116 mV), não sai de ±1 %, volta a ±0,5 % em 4,3 ms; descida: máx 12,16 V (+113 mV), não sai de ±1 %, volta a ±0,5 % em 3,8 ms; V_o na janela 80–120 ms: 11,95–12,16 V; I_p máx 2,06 A
Degraus em 90 VAC com CTR = 0,5 (pior opto)	subida: 12,07 → mín 11,87 V (-199 mV), retorno a ±1 % em 4,1 ms (±0,5 % em 8,0 ms); descida: máx 12,24 V (+201 mV), retorno a ±1 % em 3,6 ms (±0,5 % em 8,0 ms); V_o na janela 80–120 ms: 11,87–12,24 V; I_p máx 2,06 A
Tolerância do barramento: C1 = 120 µF (−20 %) em 90 VAC/50 Hz, plena carga	V_{bulk} mín 99,8 V; V_o 12,06 V; I_p máx 2,07 A; η 82,8 %
Sem grampo RCD, 264 VAC, plena carga	V_{ds} máx 856 V; V_{rev} D1 86 V; P snubber 0,00 W; I_p 2,05 A
L_{lk} = 3 % de L_p (projeto 2 %), 264 VAC, plena carga	V_{ds} máx 497 V; V_{rev} D1 89 V; P snubber 1,65 W; I_p 2,07 A




Figura 12 – Partida a frio em 90 V~: barramento, VCC e saída; V_o atinge 11,4 V em 5,3 ms sem sobretensão S.




Figura 13 – Degraus de carga 50 → 100 → 50 % em 90 V~: desvio ≤ 116 mV e retorno a ±0,5 % em ≤ 4,5 ms S.

Curto-circuito (tabela 18, figuras 14 e 15). O curto é aplicado em 60 ms e mantido até 380 ms. Na **aplicação**, a corrente do primário sobe por alguns ciclos acima do limite — não há *reset* do núcleo com a saída em zero — até 7,8 A (0,91 T no modelo linear; o núcleo real satura em ≈ 3 A, o que encurta o transitório), I(D1) chega a 55 A e V_{ds} a 555 V (margem de falha fixada em 600 V, 92 % de 650 V, para pulsos). No **curto sustentado** a limitação ciclo a ciclo segura I_p em 3,3 A e D1 conduz 12,5 A eficazes com 5,7 W; com R13 = 100 Ω o VCC cai e o CI **desliga por UVLO** (VCC mínimo 7,9 V), religando após a recarga: 155 ms até o primeiro desligamento, 97 ms desligado, 15 ms ligado por tentativa (ciclo de trabalho 13 %; cálculo da §4.8: 151 / 133 / 15,5 ms, 10,4 %). Na **recuperação** o curto é removido (380 ms) com o CI desligado no hiccup: a saída permanece em zero até o próximo cruzamento do UVLO (VCC = 8,48 V no fim dos 40 ms simulados, religamento ≈ 4 ms depois) e a sequência seguinte é a partida normal da figura 12, sem sobretensão; o tempo de recuperação é, portanto, até um período de recarga (97 ms em 220 V~).

Tabela 18 – Curto-circuito em 220 V~ por janelas S.

Janela (S, 220 VAC)	Id(Q1) máx (A)	I_p máx (A)	B equiv. (T)	I(D1) máx (A)	I(D1) rms (A)	V_{ds} máx (V)	VCC mín (V)	V_o máx (V)	P_{D1} média (W)
aplicação (2 ms)	7,80	7,79	0,91	55,1	20,9	555	14,16	12,06	12,81
curto sustentado	3,34	3,34	0,39	23,6	12,5	422	7,90	0,21	5,70
recuperação	0,00	0,00	0,00	0,0	0,0	310	8,23	0,00	0,00

Releitura do .raw (`analisa_curto.py`, `hiccup_tempos.py`): pulsos de comando no curto sustentado = 10859; hiccup: 155 ms até o UVLO, 97 ms desligado, 15 ms ligado por tentativa (ciclo de trabalho da falha 13 %; cálculo: 15,5 ms / 10,4 %). Curto removido em 380 ms com o CI desligado: VCC = 8,48 V no fim da simulação (420 ms), religamento na tentativa seguinte do hiccup, seguido da partida normal.




Figura 14 – Curto-circuito em 220 V~: janela completa com aplicação, sustentado com hiccup e recuperação S.




Figura 15 – Zoom na aplicação do curto: transitório sem reset do núcleo S.




Figura 16 – Dreno sem o grampo RCD em 264 V~: a dispersão levaria V_{ds} acima da classe do MOSFET S.

Análise. A tensão de saída fica entre 12,06 e 12,06 V em toda a faixa (regulação de linha e carga < 0,1 %). Em plena carga a corrente de pico do primário difere -3,7 % da teoria (limiar efetivo do comparador e atraso do filtro), $I_{s,pk}$ +10,1 %, $I_{s,rms}$ -10,2 % (a teoria integra o triângulo ideal no vale de V_{bulk}) e V_{ds} -4,9 % em 264 V (grampo real abaixo de 1,8·V_r). Em carga leve a diferença de V_{ds} (grampo mais baixo com menos energia de dispersão) e de $I_{s,pk}$ excede 10 % a favor da segurança: os casos excedidos estão listados na tabela 19 com as hipóteses do cálculo (triângulo ideal no vale de V_{bulk}, grampo fixo em 1,8·V_r). O rendimento simulado em 220 V~/3 A é 85,3 % (meta 85 %; cálculo 83,0 %), com o grampo (1,32 W) e o diodo (1,72 W) como maiores parcelas — o mesmo que o orçamento de perdas da §4.7 indicava.

Tabela 19 – Verificação dos critérios de projeto.

Critério	Resultado	Situação
Vo em ±5 % (11,4–12,6 V) para 90–264 VAC e 10–100 % de carga S	12,06 – 12,06 V	**atende**
Ondulação ≤ 120 mV p-p: de chaveamento e excursão total em ciclos da rede S	≤ 4,2 mV / ≤ 9,2 mV	**atende**
Vds máx ≤ 520 V (80 % de 650 V) em regime, 264 VAC S	482 V (Llk 2 %) / 497 V (Llk 3 %); sem grampo 856 V	**atende**
Vds máx em falha (curto) – margem específica: ≤ 600 V (92 % de 650 V, pulso) S	555 V na aplicação, 422 V sustentado	**atende**
Ip ≤ limite do Rsense (2,6–2,9 A) em regime S	2,06 A em 90 VAC	**atende**
Δ teoria × simulação ≤ 10 % nos esforços (critério estrito) [C×S]	23 de 48 comparações fora de ±10 % — Is,pk: 5 pontos (10/100 % de carga), -22 a +10 %; Is,rms: 12 pontos (10/50/100 % de carga), -16 a -10 %; Vds: 6 pontos (10/50 % de carga), -21 a -11 %. I_p dentro de 10 % em todos os pontos	**atende com ressalva (hipóteses do cálculo: triângulo ideal no vale de Vbulk, grampo a 1,8·Vr)**
Margem de fase ≥ 45° com pós-filtro LC e polo do opto no modelo C; degraus sem oscilação S	MF = 88° / 86° / 86° / 90° (fc 0,25–1,35 kHz); degraus: desvio ≤ 116 mV, dentro de ±1 %, retorno a ±0,5 % em ≤ 4,5 ms sem oscilação	**atende**
Partida a frio sem sobretensão S	Vo máx 12,06 / 12,06 V; VCC mín 8,40 V > 7,6 V	**atende**
Curto sustentado: desligamento por UVLO (hiccup) [C e S]	VCC mín no curto 7,90 V (C: UVLO em 151 ms a 220 V); I(D1) rms sustentado 12,5 A	**atende**
Rendimento em 220 V: meta 85 % / cálculo 83 % S	85,3 % (90 V: 82,8 %)	**atende a meta**

4.12 Esquemático CAD

Esquemático B (figura 17; `04_KiCad/fonte_flyback_12V3A_esquematico.pdf`): ERC **0 erros, 0 avisos** (`erc.json`); 71 itens na netlist (54 componentes elétricos, 2 laços de medida JP1/JP2, 11 pontos de teste, 4 furos), 35 redes; R5 ‖ R6, C3 no pino 3, TL431 K-A-REF, choke 1-2/3-4, R13 100 Ω, Q1 STF13N65M2. Netlist, BOM e desenho do transformador descrevem a mesma ligação (parecer, passo 1).




Figura 17 – Esquemático da revisão B (KiCad 10).

4.13 Lista de materiais e custo

A BOM B (`05_BOM_Custo/BOM.xlsx`, 58 itens com part number, fabricante e código de distribuidor) é um orçamento de engenharia: preços herdados da revisão A e provisões para os itens trocados, sem cotação de compra. **US$ 42,73 por fonte com a PCI rateada em 5 placas** (≈ R$ 235) e **US$ 22,37 em 100 unidades**. Para montar um único exemplar comprando o lote mínimo de 5 placas a saída de caixa é ≈ US$ 81 antes de fretes e impostos (parecer, item 11). Em 05/11 o fusível axial soldado deu lugar a fusível 5 × 20 T2A/250 V em clipes (porta-fusível para os ensaios; o axial fica para o produto) e entraram os laços de fio JP1/JP2 para sonda de corrente (Aula 08).

Tabela 20 – Custo por bloco funcional (1 unidade, PCI rateada).

Bloco	Itens	US$ (1 un.)	US$ (100 un.)	% do total
PCI (2 camadas, 140x90 mm, FR-4 1,6 mm)	1	9,60	1,90	22,5
Filtro EMI	6	6,01	3,87	14,1
Secundario	10	5,05	3,14	11,8
Transformador	2	4,50	3,00	10,5
Retificador e bulk	2	3,90	2,55	9,1
Potencia primaria	4	3,10	2,08	7,3
Entrada e protecoes	6	3,00	1,88	7,0
Mecanica	17	2,80	1,42	6,6
Comando UC3845	16	2,55	1,38	6,0
Realimentacao	10	1,21	0,61	2,8
Snubber RCD	4	1,01	0,54	2,4

4.14 Layout da PCI CAD

Placa de 140 × 90 mm, 2 camadas, FR-4 1,6 mm, todos os componentes PTH (figuras 18 a 20). O placement foi revisto em 05/11/2026, antes do pedido da PCI, com a análise região a região de `04_KiCad/ANALISE_PLACEMENT.md`. A tabela 21 resume como cada regra da Aula 08 foi atendida e verificada.

Tabela 21 – Regras de layout e verificação.

Regra (Aula 08 / IPC-2221 / IEC 62368-1)	Como foi atendida	Verificação
Fluxo linear entrada → saída	J1 na borda esquerda abrindo para fora → F1 → JP1 → RV1/RT1 → CX1 → L1 → CX2 → BR1 → C1 → Q1/T1 → D1 → banco → L2 → J2 na borda direita	redes da rede de 80 para 54 mm (`comprimento_redes.txt`)
Laços de alta di/dt curtos	dreno de Q1 a 15,7 mm do pino 3 de T1; fonte → R9/R10 → PGND em 7 mm; D1 a 10 mm do banco	`placement.py` , 0 sobreposições
Terra de sinal × terra de potência	plano PGND de potência e ilha de sinal do UC3845 unidos só no lado frio do R_{sense}; ilha contínua (flood-fill)	`router.py`
Analógicos junto ao CI, 100 nF no VCC	filtro do ISENSE, R_T/C_T, VREF e C6 (100 nF a 4,3 mm do pino 7) ao redor de U1	`placement.py`
Larguras por corrente (35 µm)	rede 1,2 mm; bulk 1,5 mm; HV 1,0 mm; secundário de potência 2,0 mm (5,45 A rms, ΔT < 20 °C); sinais 0,5 mm	regras `largura_HV` ≥ 1,0 e `largura_SEC_potencia` ≥ 1,5 no DRC
Isolamento HV e primário–secundário	≥ 1,0 mm entre redes de alta tensão; **≥ 6,4 mm** entre primário e secundário (reforçada, 250 V), fendas de 1,2 mm sob T1 e U3; exceção de 6,0 mm só sob a fenda do opto (DIP-4 de 7,62 mm; a fenda interrompe a linha de fuga)	DRC 0 violações; cópia sem a exceção acusa 8, todas em U3
Sem trilhas a 90°	255 dobras a 45°; 21 ângulos retos só em saídas de pad	contagem no pcbnew
Magnéticos e sensores afastados	L1 a 70 mm de T1, L2 a 30 mm; R_{sense} a 38 mm	`placement.py`
Térmico e gabinete	Q1 (TO-220FP isolado) e D1 com clips de 24 °C/W, Q1 a 6 mm de C1; R5/R6 e NTC afastados dos eletrolíticos; furos M3 a ≥ 8,5 mm das redes da rede; J1 e J2 em faces opostas	`VERIFICACAO_LAYOUT.md` §4
Pontos de medida (protótipo)	11 TPs com nome na serigrafia + laços JP1 (I da rede) e JP2 (I do secundário) para sonda de corrente	esquemático
Serigrafia de segurança	“F1 T2A 250V”, “N”/“L”, “+12V 3A”/“0V”, “C1 400V DESCARREGAR”	DRC sem `silk_over_copper` novo
DFM	PTH para solda manual; menor distância entre pads de componentes diferentes 0,95 mm (sinal); porta-fusível de clipes; eletrolíticos com passo 12 mm	script

DRC: 0 erros, 0 itens não conectados, 0 divergências com o esquemático; 3 avisos de serigrafia justificados (corpo do opto sobre a fenda; marca “K” do D3). **Ensaio de cobertura:** numa cópia com cinco violações deliberadas cada regra disparou (`HV_clearance` , `isolacao_prim_sec` , `largura_HV` , `largura_SEC_potencia` , `borda`). Fabricação: `04_KiCad/gerbers/` (Gerbers RS-274X, furação Excellon e

mapa, da mesma revisão, inspecionados com as fendas em `imagens/pcb_camadas.pdf`). Pendências para a revisão C de layout, a decidir com as medições do protótipo: aproximar o bloco do UC3845 de Q1 (trilhas /COMP, /CS e gate longas), deitar D1 e levar Q1/D1 à borda com dissipador parafusado.




Figura 18 – Face superior da PCI B (placement de 05/11/2026).




Figura 19 – Face inferior: planos PGND (com a ilha de sinal) e SGND.




Figura 20 – Render 3D da placa B (dissipadores clip, corpo de T1 e laços JP1/JP2 não representados nos modelos 3D).

4.15 Montagem e ensaio (Possibilidade II em execução)

O guia `08_Montagem/GUIA_MONTAGEM.md` traz a ficha de fabricação de T1 com pinagem única, os ensaios do transformador antes de montar (L_p, L_{lk}, relação e fase), a montagem por blocos com teste de cada um, a instrumentação (transformador isolador, terra de proteção do osciloscópio mantido, sonda diferencial, descarga de C1 com 4,7 kΩ/10 W) e a tabela de aceite com origem C/S/M. O **curto-circuito físico fica bloqueado** até os limites da seção 5.4 do guia (2 s, parada por I_p > 3,5 A ou VCC sem cair). Para a execução: `PEDIDO_COMPRA.md` (58 itens, ≈ US$ 109 com sobressalentes e lote de 5 placas), `CRONOGRAMA.md` (T1 na semana 2, blocos nas semanas 4–5, ensaios na 6, revisão C na 7) e `REGISTRO_MEDICOES.md` com as células **M** em branco. Nenhum resultado experimental existe nesta revisão.

5. Conclusão

A revisão B responde ao parecer técnico com uma referência elétrica única (esquemático, netlist, BOM e desenho do transformador descrevendo a mesma peça e ligação), simulações refeitas com janelas antes/durante/depois de cada evento e uma proteção de curto-circuito efetiva: o transitório de aplicação do curto permanece (é inerente ao flyback sem *reset* com saída em zero e fica dentro dos limites pulsados dos semicondutores — 7,8 A e 555 V no modelo, menos no núcleo real por saturação), mas o curto sustentado agora termina em **desligamento por UVLO e hiccup** graças ao resistor de 100 Ω no auxiliar. Em regime a simulação dá V_o = 12,06–12,06 V, ondulação ≤ 4,2 mV, V_{ds} = 482 V em 264 V~ (74 % de 650 V), partida a frio e degraus nos dois sentidos estáveis e rendimento de 85,3 % em 220 V~ — números coerentes com o orçamento de perdas e com os esforços calculados pelo método da Aula 04C, com desvios explicados pelas hipóteses conservadoras do cálculo. A placa tem DRC com classes atribuídas, isolação reforçada de 6,4 mm e cobertura comprovada das regras, dissipadores dimensionados (necessários em Q1 e D1), MOSFET isolado, conectores e distâncias pensados para gabinete e pacote de fabricação da mesma revisão. Permanecem como trabalho da revisão C: medir L_{lk} e a saturação do transformador real, as temperaturas de Q1, D1 e C1, o ruído nas trilhas de controle (TP7/TP8) e as emissões conduzidas, e decidir com esses dados as melhorias de layout já identificadas.

6. Referências bibliográficas

1. MOIA, J. *Apresentações das Aulas 01 a 08 – Eletrônica de Potência II*. IFSC, 2026.
2. *Parecer sobre a primeira versão – Tema II, fonte flyback isolada de 12 V e 3 A* (REVISAO_TECNICA_V1.pdf), 04/11/2026.
3. BARBI, I. *Projeto de fontes chaveadas*. Florianópolis: Edição do Autor, 2003.
4. BARBI, I. *Eletrônica de potência*. 5. ed. Florianópolis: Edição do Autor, 2005.
5. ERICKSON, R. W.; MAKSIMOVIĆ, D. *Fundamentals of power electronics*. 2. ed. Kluwer, 2001.
6. MOHAN, N.; UNDELAND, T.; ROBBINS, W. *Power electronics: converters, applications and design*. 2. ed. Wiley, 1995.
7. TEXAS INSTRUMENTS. *UCx84x Current-Mode PWM Controllers* (SLUS223H), 2024; *TL431 / TL432* (SLVS543), tabela 5-1.
8. STMICROELECTRONICS. *STP13N65M2 / STF13N65M2* (DS10587); *STPS20H100CT*; *UC3845B*.
9. SCHAFFNER. *RN series common-mode chokes* (RN214); LITTELFUSE. *215 series 5 × 20 mm ceramic fuses* e *477 series*; KEYSTONE. *3517 fuse clips*; NICHICON. *UCY series*; RUBYCON. *ZLH series*.
10. THORNTON ELETRÔNICA. *Núcleos de ferrite NEE – IP12R*.
11. IPC. *IPC-2221B – Generic Standard on Printed Board Design*, 2012; IEC. *IEC 62368-1* (isolação) e *IEC 60664-1* (coordenação de isolamento).
12. TEKTRONIX. *Fundamentals of floating measurements and isolated input oscilloscopes* (application note).
13. ANALOG DEVICES. *LTspice – Help*; KICAD. *KiCad 10 documentation – kicad-cli, custom design rules*.
14. IFSC. *Plano de Ensino – ELP22109, 2026-2*; *Projeto Semestral 2026-2*; *Tarefa Extra*.