Sistemas Microcontrolados

Revisão de Circuitos Digitais

Prof. Guilherme Peron

Famílias Lógicas

- Conjunto de circuitos integrados implementados para cobrir um determinado grupo de funções lógicas que possuem características de fabricação e elétricas similares.
- As primeiras lógicas diferiam entre si essencialmente pelos respectivos circuitos integrados serem construídos com base em:
 - Transistores bipolares (TTL Transistor-Transistor Logic)
 - CMOS (Complementary Metal-Oxide-Semiconductor)

Circuitos Digitais

Circuitos combinacionais

- Decodificador e Codificador
- Transcodificador ou Conversor de Código
- Multiplexador e Demultiplexador
- Somador
- Comparador


Circuitos sequenciais

- Flip-flop
- Registrador
- Memória

Circuitos Combinacionais


- Recebe um conjunto de entradas que representa um número binário e ativa apenas a saída que corresponde ao número recebido.
- É imprescindível para selecionar dispositivos (E/S ou memórias) que compartilham os mesmos recursos (barramentos e ports)

Decodificador 2x4 (Ativo em baixa)



EN	В	Α	O ₃	O ₂	O ₁	O ₀
1	X	Х	1	1	1	1
0	0	0	1	1	1	0
0	0	1	1	1	0	1
0	1	0	1	0	1	1
0	1	1	0	1	1	1


- Decodificador/Demux 74xx139
 - Ativo em baixa
 - o Dual 2x4
 - 1 pino de controle (\G)



INP	INPUTS					OUTPUTS				
ENABLE	SEL	ECT]	001	PO 1 2					
G	В	Α	YO	Y1	Y2	Y3				
Н	Х	Х	Н	н	Н	Н				
L	L	L	L	Н	Н	Н				
L	L	Н	Н	L	Н	Н				
L	н	L	Н	Н	L	Н				
L	H	Н	Н	H	Н	L				

H = high level, L = low level, X = irrelevant

- Decodificador/Demux 74xx138
 - Ativo em baixa
 - o 3x8
 - 3 pinos de controle, (G1, \G2A, \G2B)




		INP	JTS						OUT	DIITE			
	ENABLE			SELECT					0011	-013			
G1	G2A	G2B	С	В	Α	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7
Х	Н	Х	Х	Х	Х	Н	Н	Н	Н	Н	Н	Н	Н
X	X	Н	Х	Х	Х	Н	Н	Н	Н	Н	Н	Н	Н
L	X	X	Х	Х	X	н	Н	Н	Н	Н	Н	Н	Н
Н	L	L	L	L	L	L	Н	Н	Н	Н	Н	Н	Н
Н	L	L	L	L	Н	н	L	Н	Н	Н	Н	Н	Н
Н	L	L	L	Н	L	Н	Н	L	Н	Н	Н	Н	н
Н	L	L	L	Н	Н	Н	Н	Н	L	Н	Н	Н	Н
Н	L	L	Н	L	L	н	Н	Н	Н	L	Н	Н	н
Н	L	L	Н	L	Н	н	Н	Н	Н	Н	L	Н	н
Н	L	L	Н	Н	L	н	Н	Н	Н	Н	Н	L	Н
Н	L	L	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	L

Codificador

- Tem um certo número de linhas de entrada, em que somente uma é ativada por vez, e produz um código de saída
 - Oposto do decodificador;
- Fornece na saída o número binário correspondente à entrada ativada. Somente uma entrada pode estar ativa ou deve-se ter um codificador com prioridade


Codificador

- Codificador com Prioridade:
 - o 74xxx147
 - Exemplo de Utilização:
 - Codificador de chaves decimal para BCD




\bar{A}_1	\bar{A}_2	\bar{A}_3	\overline{A}_4	\overline{A}_{5}	\bar{A}_6	\bar{A}_7	\bar{A}_8	Ā ₉	Ō ₃	\bar{O}_2	Ō ₁	\bar{O}_0
1	1	1	1	1	1	1	1	1	1	1	1	1
X	X	X	X	X	X	X	X	0	0	1	1	0
Χ	X	X	X	X	X	X	0	1	0	1	1	1
Χ	X	Χ	X	X	X	0	1	1	1	0	0	0
X	X	X	X	X	0	1	1	1	1	0	0	1
X	X	X	X	0	1	1	1	1	1	0	1	0
X	X	X	0	1	1	1	1	1	1	0	1	1
X	X	0	1	1	1	1	1	1	1	1	0	0
X	0	1	1	1	1	1	1	1	1	1	0	1
0	1	1	1	1	1	1	1	1	1	1	1	0


Qual o conceito de multiplexação?



- Multiplexador (MUX) ou Seletor de dados
- Seleciona uma de N fontes de entrada de dados e transmite os dados selecionados para uma única saída.




Multiplexador de 8 entradas (74xxx151)



	Entre	adas		Saidas
Ē	S ₂	S ₁	So	Z Z
Н	X	Х	x	H L
L	L	L	L	To to
L	L	L	H	T ₁ I
L	L	H	L	To Is
L	L	H	Н	Ta Is
L	H	L	L	T4 1
L	H	L	Н	T ₅ I ₆
L	H	H	L	In In
L	H	H	H	17 12

Demultiplexador


- Demultiplexador (DEMUX) ou Distribuidor de dados
- Recebe uma única entrada e a distribui para várias saídas
 - O código de entrada de seleção determina para qual saída os dados de entrada serão transmitidos



Demultiplexador

74xx138

- Além de poder ser usado como decodificador, também pode ser usado como DEMUX.
- O dado de entrada é o resultado E3E2E1



Circuitos Sequenciais

Latch

 Circuito que trabalha com os níveis de entrada

- Tipos de Latches:
 - Latch SR (Set/Reset)
 - Latch D (Latch Transparente)


Latch

Latch D

- o 74xx373
- Octal flip-flop D com saídas 3-state

EN	D	Saída
0	X	Não muda
1	0	Q=0
1	1	Q=1

X → Irrelevante




Flip-flop

 Circuito que trabalha na borda de um sinal de entrada

- Tipos de Flip-flops:
 - Flip-Flop SR (Set/Reset)
 - Flip-Flop D (Data)
 - o Flip-Flop JK
 - Flip-Flop T (Toggle)


Flip-flop

- Flip-flop D
 - A saída muda para o valor da entrada na borda do clock
 - Utilizado para transferência de dados



Flip-flop

- Flip-flop D
 - o 74xx74
 - PRESET e CLEAR assíncronos



	INP	UTS		OUTPUTS		
PRE	CLR	CLK	D	Q	Q	
L	Н	Х	Χ	Н	L	
Н	L	X	Χ	L	Н	
L	L	X	Χ	H‡	H‡	
Н	Н	\uparrow	Н	Н	L	
Н	Н	\uparrow	L	L	Н	
Н	Н	L	Χ	Q ₀	\overline{Q}_0	

[‡] This configuration is nonstable; that is, it does not persist when PRE or CLR returns to its inactive (high) level.

Registrador


 Agrupamento de flip-flops utilizado para armazenamento e transferência de dados

 Tanto a entrada como a saída podem ser em série ou paralelo

Registrador

Registrador de deslocamento 74xx165






	1	D0 11			
		D1 12			
		D2 13			
PAR	ALLEL	D3 14			
1	DATA NPUTS	D4 3			
		D5 4		9	
		D6 -5		Q ₇	SERIA
		D7 6		⁷ Q ₇ ∫	OUTPU
3		DS 10			
Q ₇	PL	. 1	15 2	1	
Н	CE.		<u>'</u>		0 = 8 5 = 16


		INPUTS					GISTER	OUTPUTS	
OPERATING MODE	PL	CE	CP	DS	D0 - D7	Q_0	Q ₁ - Q ₆	Q ₇	₫7
Parallel Load	L	Χ	Х	Χ	L	L	L-L	L	Н
	L	Х	Х	Χ	Н	Н	H-H	Н	L
Serial Shift	Н	L	1	I	Х	L	qo - q5	96	q 6
	Н	L	1	h	Χ	Н	90 - 95	96	q 6
Hold Do Nothing	Н	Н	Х	Х	Х	90	91 - 96	97	q 7

Registrador

- Registrador de deslocamento 74xx164
 - Conversor serial/paralelo de 8 bits com clear assíncrono

	INPUTS			OUTPUTS			
CLEAR	CLOCK	Α	В	QΑ	QΒ	Q _H	
L	Х	Х	X	L.	L	L	
н	L	x	×	Q _{A0}	q_{B0}	Q_{H0}	
н	1	н	н	н	Q_{An}	Q_{Gn}	
н	1	L	×	L	Q_{An}	α_{Gn}	
н	1	X	L	L	Q_{An}	Q_{Gn}	






Memória

RAM Estática 6264

- o 8k x 8 SRAM (8192 bytes)
- o Tempo de acesso: 12..150 ns

/CS1	CS2	/WE	/OE	MODE	I/O OPERATION
Н	Χ	Χ	Χ	Standby	High-Z
Χ	L	Χ	Χ		High-Z
L	Н	Н	Н	Output Disabled	High-Z
L	Н	Н	L	Read	Data Out
Ĺ	Н	Ĺ	Χ	Write	Data In



		\neg
NC	1	28 🗖 V _{CC}
A_4	2	27 WE
A_5	3	26 CE ₂
A_6		25 🗖 A ₃
A ₇	5	24 🗖 A2
Aβ	6	23 🗖 A ₁
Ag	7	22 TOE
A ₁₀	8	21 🗖 🗛
A ₁₁	9	20 TCE1
A ₁₂		19 1/07
1/00	11	18 1/O ₆
1/01	12	17 I/O ₅
1/02	13	16 🗖 I/O ₄
GND	14	15 I/O ₃

Pin Name	Pin Function	Pin Name	Pin Function
/CS1	Chip Select 1	1/01-1/08	Data Input/Output
CS2	Chip Select 2	Vcc	Power(+5V)
/WE	Write Enable	Vss	Ground
/OE	Output Enable	NC	No Connect
	Address Inputs		

Memória

- ROM Programável 27C256
 - o 32k x 8 EPROM (32768 bytes)
 - Tempos de acesso: 100..250 ns

