```
module UnidadedeControleULA (Funct, AluOp, ControleALU, JALR, JR);
 4
5
            input [5:0] Funct;
input [2:0] AluOp;
            output [3:0] ControleALU;
output JALR, JR;
 6
7
 8
 9
            reg[3:0] RegControle;
10
            reg RegJALR, RegJR;
11
12
            always @(*)
13
            begin
                case (AluOp)
14
                     3'b000 begin
15
16
                         case (Funct)
                              6'b000001: begin // ADD
RegControle <= 4'b0010;
17
18
19
                                  RegJALR <= 0;</pre>
20
21
22
23
24
25
26
27
28
29
31
33
33
33
33
33
33
33
33
33
                                  RegJR \leftarrow 0;
                              end
                              6'b000010: begin // SUB
RegControle <= 4'b0011;
                                   RegJALR \leftarrow 0;
                                   RegJR \leftarrow 0;
                              6'b000011: begin // DIV
                                  RegControle <= 4'b1001;</pre>
                                   RegJALR \leftarrow 0;
                                  RegJR \leftarrow 0;
                              end
                              6'b000100: begin // MULT
                                   RegControle <= 4'b1000;</pre>
                                   RegJALR \leftarrow 0;
                                   RegJR \leftarrow 0;
                              end
                              6'b000101: begin // AND
                                   RegControle <= 4'b0000;
                                   RegJALR \leftarrow 0;
40
                                   RegJR \leftarrow 0;
41
                              end
42
                              6'b000110: begin // OR
43
                                   RegControle <= 4'b0001;</pre>
44
                                   RegJALR \ll 0;
45
                                   RegJR \leftarrow 0;
46
                              end
                              6'b000111: begin // NOT
RegControle = 4'b0000;
47
48
49
                              end
                              6'b000111: begin // NOR
RegControle <= 4'b1010;
50
51
52
53
54
55
56
57
                                   RegJALR \leftarrow 0;
                                  RegJR \leftarrow 0;
                              end
                              6'b001000: begin // SLL
RegControle <= 4'b1011;
                                   RegJALR \leftarrow 0;
58
                                   RegJR \leftarrow 0;
59
                              6'b001001: begin // SRL
60
61
                                  RegControle <= 4'b1100;</pre>
62
                                   RegJALR \leftarrow 0;
63
                                  RegJR \leftarrow 0;
64
                              end
                              6'b001010: begin // JR
RegControle <= 4'b0010; // ADD ???
65
66
67
                                   RegJALR \leftarrow 0;
68
                                   RegJR \leftarrow 1;
69
70
71
72
73
74
75
                              end
                              6'b001011: begin // JALR
RegControle <= 4'b0000; // AND ???
                                   RegJALR \ll 1;
                                  RegJR \leftarrow 0;
                              end
                              6'b001100: begin // SLT
76
77
                                   RegControle <= 4'b0100;
                                   RegJALR \leftarrow 0;
```

```
RegJR \leftarrow 0;
 79
                            end
 80
                            6'b001101: begin // SLET
                                RegControle <= 4'b0111;
 81
 82
                                RegJALR \leftarrow 0;
 83
84
85
                                RegJR \leftarrow 0;
                            end
                            6'b001110: begin // SGT
RegControle <= 4'b0101;
 86
87
                                RegJALR \leftarrow 0;
 88
                                RegJR \leftarrow 0;
 89
                            end
                            6'b001111: begin // SGET
RegControle <= 4'b0110;
 90
 91
92
                                RegJALR \leftarrow 0;
 93
                                RegJR \leftarrow 0;
 94
                            end
 95
                        endcase
 96
                    end
 97
                    3b'001: begin // SOMA
 98
                        RegControle <= 4'b0010;</pre>
 99
                        RegJALR \leftarrow 0;
100
                        RegJR \leftarrow 0;
101
                    end
                    3b'010: begin // SUB
102
103
                        RegControle <= 4'b0011;</pre>
104
                        RegJALR \leftarrow 0;
105
                        RegJR \leftarrow 0;
106
                    end
                    3b'011: begin // AND
107
108
                        RegControle <= 4'b0010;</pre>
109
                        RegJALR \leftarrow 0;
110
                        RegJR \leftarrow 0;
111
                    end
112
                    3b'100: begin // OR
113
                        RegControle <= 4'b0001;</pre>
114
                        RegJALR \leftarrow 0;
115
                        RegJR \leftarrow 0;
116
                    end
                    3b'101: begin // SLT
117
118
                        RegControle <= 4'b0100;</pre>
119
                        RegJALR \leftarrow 0;
120
                        RegJR \leftarrow 0;
121
                    end
122
                endcase
123
            end
124
125
            assign ControleALU = RegControle;
126
            assign JALR = RegJALR;
127
            assign JR = RegJR;
128
129
130
        endmodule
```

Date: June 30, 2023

131