Trabalho Prático de Simulação SPICE

Mathaus C. Huber

¹Universidade Federal de Pelotas (UFPEL) – Discente do Curso Superior de Ciência da Computação R. Gomes Carneiro, 1 - Centro – 96075-630 – Pelotas – RS – Brazil

mchuber@inf.ufpel.edu.br

Abstract. This report presents the Spice simulation of a complex digital circuit. The simulation was performed using the LTspice circuit simulation software, where the transistors were modeled and the electrical characteristics of the components were considered. The analysis of propagation delays revealed the existence of a critical path in the circuit, responsible for the most significant delay. In summary, the Spice simulation of this complex digital circuit provided a detailed analysis of its electrical behavior and performance.

Resumo. Este relatório apresenta a simulação Spice de um circuito digital complexo. A simulação foi realizada utilizando o software de simulação de circuitos LTSpice, onde os transistores foram modelados e as características elétricas dos componentes foram consideradas. A análise dos atrasos de propagação revelou a existência de um caminho crítico no circuito, responsável pelo atraso mais significativo. Em resumo, a simulação Spice deste circuito digital complexo proporcionou uma análise detalhada de seu comportamento elétrico e desempenho.

1. Introdução

Este relatório descreve as etapas do primeiro trabalho prático da disciplina de concepção de circuitos integrados. O objetivo do trabalho foi realizar a simulação SPICE de um circuito composto por três blocos lógicos, cada um definido por funções booleanas específicas.

$$F1 = \neg(\neg(a \cdot d) + \neg(b \cdot c)) \tag{1}$$

$$F2 = (\neg a \cdot \neg b \cdot \neg c) + (\neg a \cdot b \cdot c) + (a \cdot \neg b \cdot c) + (a \cdot b \cdot \neg c)$$
 (2)

$$F3 = F1 + F2 \tag{3}$$

O circuito F1, definido pela equação (1), consiste em uma expressão lógica complexa envolvendo as variáveis a, b, c e d. Já o circuito F2, representado pela equação (2), é uma combinação de termos lógicos que incluem negações e conjunções de variáveis booleanas. O circuito F3, definido como a soma de F1 e F2 na equação (3), representa uma composição ainda mais complexa dessas expressões.

Para a simulação, o ambiente SPICE foi utilizado, sendo que as entradas dos circuitos foram devidamente atrasadas através da implementação de fontes PWL (Pulse Width Modulation) conectadas a dois inversores mínimos em série. A métrica de atraso Fan-Out 4 foi adotada, o que demandou a utilização de quatro inversores mínimos conectados à saída da porta lógica.

É importante ressaltar que a porta lógica projetada foi dimensionada com o 'L' mínimo da tecnologia, e os valores de 'W' dos transistores foram ajustados conforme a técnica Logical Effort. O fator de proporção para os transistores PMOS na tecnologia utilizada foi fixado em 1.5.

2. Metodologia

As equações mencionadas foram inseridas no Switchcraft e suas descrições correspondentes em SPICE foram extraídas. Em seguida, os subcircuitos foram gerados diretamente na ferramenta e incorporados ao SPICE. Posteriormente, a tabela verdade dos dois circuitos foi obtida dentro da própria ferramenta, e com base nela, os arcos de transição foram calculados para a implementação das formas de onda (pwl's).




Figura 1. Portas lógicas F1




Figura 2. Portas lógicas F2

Tabela 1. Tabela verdade do circuito F1+F2

A	В	С	D	OUT
0	0	0	0	1
0	0	0		1
0	0	1	0	0
0	0	1	1	0
0	1	1 1 0	1 0 1 0	0
0	1	0		0
0	1	1	0	1
0 0 0 0 0 0 0	1	1	1 0 1	0 0 0 0 1 1
1	0	0	0	0
1	0	0	0 1 0 1	0 0 1 1
1	0	1	0	1
1	0	1	1	1
1	1	0	0	1
1	1	0	0 1 0 1	1
1	1	1	0	0
1	1	1	1	1

O processo envolveu a identificação das mudanças abruptas na saída do circuito à medida que as entradas eram alteradas. Cada mudança significativa de estado na saída indicava um arco de transição. Esses arcos de transição representam os pontos críticos onde o circuito passava de um estado para outro em resposta às diferentes combinações de entradas. Ao mapear esses arcos, foi possível gerar as formas de onda.

Tabela 2. Arcos de transição

Arcos de A	Arcos de B	Arcos de C	
A000	0B00	00C0	
A001	0B01	00C1	
A010	0B10	01C0	Arcos de D
A011	0B11	01C1	111D
A100	1B00	10C0	
A101	1B01	10C1	
A110	1B10	11C0	

3. Métricas solicitadas

- 1. Arco booleano responsável pelo atraso crítico 0b10 (low-high)
- 2. Consumo dinâmico $5.84359\mu W$
- 3. Consumo estático mínimo -1.50116×10^{-8}

4. Logs

Vind: Removing PWL point (6.3e-008,0) Vinc: Removing PWL point (3e-009,0) Vinc: Removing PWL point (9e-009,1)

```
Vinc: Removing PWL point (1.5e-008,0)
Vinc: Removing PWL point (2.4e-008,0)
Vinc: Removing PWL point (3e-008,1)
Vinc: Removing PWL point (3.6e-008,0)
Vinc: Removing PWL point (4.5e-008,0)
Vinc: Removing PWL point (4.9e-008,0)
Vinc: Removing PWL point (5.2e-008,0)
Vinc: Removing PWL point (5.5e-008,0)
Vinc: Removing PWL point (5.8e-008,0)
Vinb: Removing PWL point (3e-009,0)
Vinb: Removing PWL point (1.5e-008,1)
Vinb: Removing PWL point (2.4e-008,0)
Vinb: Removing PWL point (2.7e-008,0)
Vinb: Removing PWL point (3e-008,0)
Vinb: Removing PWL point (3.3e-008,0)
Vinb: Removing PWL point (3.6e-008,0)
Vinb: Removing PWL point (3.9e-008,0)
Vinb: Removing PWL point (4.2e-008,0)
Vinb: Removing PWL point (5.1e-008,1)
Vinb: Removing PWL point (5.7e-008,0)
Vinb: Removing PWL point (6.3e-008,1)
Vina: Removing PWL point (3e-009,0)
Vina: Removing PWL point (6e-009,0)
Vina: Removing PWL point (2.1e-008,0)
Direct Newton iteration failed to find .op point. (Use ".option noopiter" to skip.)
Starting Gmin stepping
Gmin = 10
Gmin = 1.07374
Gmin = 0.115292
Gmin = 0.0123794
Gmin = 0.00132923
Gmin = 0.000142725
Gmin = 1.5325e-005
Gmin = 1.6455e-006
Gmin = 1.76685e-007
Gmin = 1.89714e-008
Gmin = 2.03704e-009
Gmin = 2.18725e-010
Gmin = 2.34854e-011
Gmin = 2.52173e-012
Gmin = 2.70769e-013
Gmin = 0
Gmin stepping succeeded in finding the operating point.
```

atrasoa000lh=9.24984e-011 FROM 1.0005e-009 TO 1.093e-009 atrasoa000hl=1.45323e-010 FROM 2.0005e-009 TO 2.14582e-009

```
atrasoa0011h=8.84024e-011 FROM 4.0005e-009 TO 4.0889e-009
atrasoa001hl=1.4536e-010 FROM 5.0005e-009 TO 5.14586e-009
atrasoa010lh=1.38147e-010 FROM 7.0005e-009 TO 7.13865e-009
atrasoa010hl=1.00825e-010 FROM 8.0005e-009 TO 8.10132e-009
atrasoa011lh=1.42142e-010 FROM 1.00005e-008 TO 1.01426e-008
atrasoa011hl=1.00831e-010 FROM 1.10005e-008 TO 1.11013e-008
atrasoa100lh=1.11567e-010 FROM 1.30005e-008 TO 1.31121e-008
atrasoa100hl=9.13028e-011 FROM 1.40005e-008 TO 1.40918e-008
atrasoa101lh=1.11956e-010 FROM 1.60005e-008 TO 1.61125e-008
atrasoa101hl=9.13639e-011 FROM 1.70005e-008 TO 1.70919e-008
atrasoa110lh=8.77644e-011 FROM 1.90005e-008 TO 1.90883e-008
atrasoa110hl=1.24872e-010 FROM 2.00005e-008 TO 2.01254e-008
atraso0b00lh=8.54387e-011 FROM 2.2e-008 TO 2.20855e-008
atraso0b00hl=1.42625e-010 FROM 2.30001e-008 TO 2.31427e-008
atraso0b01lh=1.43835e-010 FROM 2.60001e-008 TO 2.61439e-008
atraso0b01hl=8.46071e-011 FROM 2.5e-008 TO 2.50847e-008
atraso0b10lh=1.60387e-010 FROM 2.8e-008 TO 2.81604e-008
atraso0b10hl=1.01267e-010 FROM 2.90001e-008 TO 2.91013e-008
atraso0b11lh=1.57813e-010 FROM 3.1e-008 TO 3.11579e-008
atraso0b11hl=1.01365e-010 FROM 3.20001e-008 TO 3.21014e-008
atraso1b00lh=1.02429e-010 FROM 3.4e-008 TO 3.41025e-008
atraso1b00hl=8.57668e-011 FROM 3.50001e-008 TO 3.50858e-008
atraso1b01lh=1.0326e-010 FROM 3.7e-008 TO 3.71033e-008
atraso1b01hl=8.94714e-011 FROM 3.80001e-008 TO 3.80895e-008
atraso1b10lh=1.07349e-010 FROM 4.10001e-008 TO 4.11074e-008
atraso1b10hl=7.84774e-011 FROM 4e-008 TO 4.00785e-008
atraso00c0lh=1.41258e-010 FROM 4.40001e-008 TO 4.41413e-008
atraso00c0hl=8.41807e-011 FROM 4.3e-008 TO 4.30842e-008
atraso00c1lh=1.41262e-010 FROM 4.70001e-008 TO 4.71413e-008
atraso00c1hl=8.15698e-011 FROM 4.6e-008 TO 4.60816e-008
atraso01c0lh=1.54435e-010 FROM 5.00001e-008 TO 5.01545e-008
atraso01c0hl=1.02923e-010 FROM 5.10001e-008 TO 5.1103e-008
atraso01c1lh=1.51302e-010 FROM 5.3e-008 TO 5.31514e-008
atraso01c1hl=9.80352e-011 FROM 5.40001e-008 TO 5.40981e-008
atraso10c0lh=1.23099e-010 FROM 5.6e-008 TO 5.61231e-008
atraso10c0hl=9.08775e-011 FROM 5.70001e-008 TO 5.70909e-008
atraso10c1lh=1.23401e-010 FROM 5.9e-008 TO 5.91235e-008
atraso10c1hl=1.23401e-010 FROM 5.9e-008 TO 5.91235e-008
atraso11c0lh=8.88611e-011 FROM 6.2e-008 TO 6.20889e-008
atraso11c0hl=6.8126e-011 FROM 6.10001e-008 TO 6.10682e-008
atraso111dlh=5.88694e-011 FROM 6.40005e-008 TO 6.40594e-008
atraso111dhl=7.00754e-011 FROM 6.50005e-008 TO 6.50706e-008
consumo_dinamico: AVG(i(v1)*-v(vdd))=5.72721e-006 FROM 0 TO 6.6e-008
consumo_estaticoa000hl: AVG(i(v1)*-v(vdd))=4.18559e-008 FROM 1.97e-009 TO 2e-
009
consumo_estaticoa000lh: AVG(i(v1)*v(vdd))=-2.78094e-007 FROM 2.97e-009 TO 3e-
```

```
009
```

consumo_estaticoa001hl: AVG(i(v1)*v(vdd))=-4.05076e-008 FROM 4.97e-009 TO 5e-009

consumo_estaticoa001lh: AVG(i(v1)*v(vdd))=-2.77867e-007 FROM 5.97e-009 TO 6e-009

consumo_estaticoa010hl: AVG(i(v1)*v(vdd))=-1.35704e-007 FROM 7.97e-009 TO 8e-009

consumo_estaticoa010lh: AVG(i(v1)*-v(vdd))=7.52056e-008 FROM 8.97e-009 TO 9e-009

consumo_estaticoa
011hl: AVG(i(v1)*v(vdd))=-1.11323e-007 FROM 1.097e-008 TO 1.1e-008

consumo_estaticoa011lh: AVG(i(v1)*-v(vdd))=5.63957e-008 FROM 1.197e-008 TO 1.2e-008

consumo_estaticoa100hl: AVG(i(v1)*v(vdd))=-1.52431e-008 FROM 1.397e-008 TO 1.4e-008

consumo_estaticoa100lh: AVG(i(v1)*v(vdd))=-3.93513e-008 FROM 1.497e-008 TO 1.5e-008

consumo_estaticoa101hl: AVG(i(v1)*v(vdd))=-1.71983e-008 FROM 1.697e-008 TO 1.7e-008

consumo_estaticoa101lh: AVG(i(v1)*v(vdd))=-4.44025e-008 FROM 1.797e-008 TO 1.8e-008

consumo_estaticoa110hl: AVG(i(v1)*v(vdd))=-1.4187e-007 FROM 1.997e-008 TO 2e-008

consumo_estaticoa110lh: AVG(i(v1)*-v(vdd))=2.32596e-007 FROM 2.097e-008 TO 2.1e-008

consumo_estatico0b00hl: AVG(i(v1)*v(vdd))=-5.7644e-008 FROM 2.297e-008 TO 2.3e-008

consumo_estatico0b00lh: AVG(i(v1)*v(vdd))=-2.74312e-007 FROM 2.397e-008 TO 2.4e-008

consumo_estatico0b01hl: AVG(i(v1)*v(vdd))=-5.17401e-008 FROM 2.597e-008 TO 2.6e-008

consumo_estatico0b01lh: AVG(i(v1)*v(vdd))=-2.72651e-007 FROM 2.697e-008 TO 2.7e-008

consumo_estatico0b10hl: AVG(i(v1)*-v(vdd))=2.41762e-007 FROM 2.897e-008 TO 2.9e-008

consumo_estatico0b10lh: AVG(i(v1)*v(vdd))=-1.0147e-007 FROM 2.997e-008 TO 3e-008

consumo_estatico0b11hl: AVG(i(v1)*-v(vdd))=1.90591e-007 FROM 3.197e-008 TO 3.2e-008

consumo_estatico0b11lh: AVG(i(v1)*v(vdd))=-9.53575e-008 FROM 3.297e-008 TO 3.3e-008

consumo_estatico1b00hl: AVG(i(v1)*-v(vdd))=1.55751e-008 FROM 3.497e-008 TO 3.5e-008

consumo_estatico1b00lh: AVG(i(v1)*v(vdd))=-4.26619e-008 FROM 3.597e-008 TO 3.6e-008

consumo_estatico1b01hl: AVG(i(v1)*-v(vdd))=1.75699e-008 FROM 3.797e-008 TO 3.8e-

008

consumo_estatico1b01lh: AVG(i(v1)*v(vdd))=-5.55301e-008 FROM 3.897e-008 TO 3.9e-008

consumo_estatico1b10hl: AVG(i(v1)*-v(vdd))=1.71817e-007 FROM 4.097e-008 TO 4.1e-008

consumo_estatico1b10lh: AVG(i(v1)*v(vdd))=-1.26324e-007 FROM 4.197e-008 TO 4.2e-008

consumo_estatico00c0hl: AVG(i(v1)*-v(vdd))=7.26273e-008 FROM 4.397e-008 TO 4.4e-008

consumo_estatico00c0lh: AVG(i(v1)*v(vdd))=-2.7309e-007 FROM 4.497e-008 TO 4.5e-008

consumo_estatico00c1hl: AVG(i(v1)*-v(vdd))=6.63804e-008 FROM 4.697e-008 TO 4.7e-008

consumo_estatico00c1lh: AVG(i(v1)*v(vdd))=-2.72841e-007 FROM 4.797e-008 TO 4.8e-008

consumo_estatico01c0hl: AVG(i(v1)*-v(vdd))=2.56384e-008 FROM 4.997e-008 TO 5e-008

consumo_estatico01c0lh: AVG(i(v1)*v(vdd))=-2.52734e-007 FROM 5.097e-008 TO 5.1e-008

consumo_estatico01c1hl: AVG(i(v1)*v(vdd))=-2.99578e-008 FROM 5.297e-008 TO 5.3e-008

consumo_estatico01c1lh: AVG(i(v1)*v(vdd))=-2.65989e-007 FROM 5.397e-008 TO 5.4e-008

consumo_estatico10c0hl: AVG(i(v1)*v(vdd))=-4.07819e-008 FROM 5.597e-008 TO 5.6e-008

consumo_estatico10c0lh: AVG(i(v1)*v(vdd))=-1.2813e-007 FROM 5.697e-008 TO 5.7e-008

consumo_estatico10c1hl: AVG(i(v1)*v(vdd))=-2.7286e-008 FROM 5.897e-008 TO 5.9e-008

consumo_estatico10c1lh: AVG(i(v1)*v(vdd))=-1.13154e-007 FROM 5.997e-008 TO 6e-008

consumo_estatico11c0hl: AVG(i(v1)*-v(vdd))=1.71548e-007 FROM 6.197e-008 TO 6.2e-008

consumo_estatico11c0lh: AVG(i(v1)*v(vdd))=-1.50116e-008 FROM 6.297e-008 TO 6.3e-008

consumo_estatico111dhl: AVG(i(v1)*v(vdd))=-5.27581e-008 FROM 6.497e-008 TO 6.5e-008

consumo_estatico111dlh: AVG(i(v1)*v(vdd))=-1.02974e-007 FROM 6.597e-008 TO 6.6e-008

Date: Sun Aug 06 17:35:38 2023

Total elapsed time: 1.029 seconds.

tnom = 27 temp = 27 method = Gear totiter = 8317 traniter = 7860 tranpoints = 2584 accept = 2437 rejected = 147 matrix size = 324 fillins = 54 solver = Normal

Thread vector: 125.9/93.9[4] 12.1/12.3[1] 4.4/7.0[1] 1.2/3.1[1] 2592/500

Matrix Compiler1: 57.69 KB object code size 19.6/14.2/[9.5] Matrix Compiler2: 41.99 KB object code size 6.5/5.7/[2.0]