

3App – Durée totale : 90+90=180mn Examen du Cours CE317 « Partie VHDL »	Session 1 année 2017 – 2018 Un seul document autorisé : « VHDL résumé de syntaxe » Calculatrice interdite
1 Les points donnés dans l'énoncé entre crochets [X] après chaque question représentent le barème et indiquent le temps à passer en minutes sur chaque question 2 La qualité de la rédaction (lisibilité, orthographe) sera prise en compte	

I Conception d'un registre [40/90]

- 1.1 Dessinez en utilisant uniquement des bascules DFF (possédant des entrées *reset* et *enable*) le circuit d'un **registre n bits à chargement parallèle et sortie parallèle** capturant de l'entrée *Din* sur la sortie *Dout* sur les fronts montants de l'horloge *clk* avec [10] :
- une entrée *enable* active à l'état haut autorisant le chargement de l'entrée *Din*
 - une entrée de données *Din* sur n bits
 - une sortie *Dout* sur n bits
 - une remise à zéro *Reset* synchrone active à l'état haut
- 1.2 Ecrire en **VHDL RTL** l'entité générique (*registerN*) et l'architecture (*rtl*) du composant précédent [10]
- 1.3 Combien de bascules seront générées par la synthèse de cette description rtl [5].
- 1.4 Ecrire en **VHDL structurel** l'architecture (*struct*) de la même entité (*registerN*) précédente [15].

library IEEE;

use IEEE.std_logic_1164.all;

entity bascule is

port(d, clk, reset, enable : in std_logic ;

q : out std_logic);

end entity bascule;

II Conception d'un « compteur générique » [50/90]

- 2.1 Ecrire en **VHDL RTL** l'entité (*compteur_moduloN*) avec un paramètre générique N et l'architecture (*rtl*) d'un compteur comptant sur 4 bits et modulo N [15].

Spécifications détaillées du compteur :

A Les entrées du compteur sont : l'horloge (*clk*) active sur front montant, le reset (*rst*) asynchrone actif au niveau haut, le signal enable (*en*) actif au niveau haut

B Les sorties du compteur sont : la valeur du compteur (*count*, sur 4 bits) et le signal de fin (*fin*) qui passe à '1' chaque fois que la valeur max du compteur module N est atteinte

- 2.2 Combien de bascules seront générées par la synthèse logique de votre description précédente [5] ?

- 2.3 Ecrire en VHDL un testbench permettant de simuler l'architecture précédente pour un modulo N=8 [15].

- 2.4 Dessinez les chronogrammes **des signaux de l'entité** correspondant très exactement à la simulation que donnerait votre testbench précédent [15].

Remarques : Pensez à indiquer clairement l'échelle des temps sur l'axe temporel