

FACULDADE ENGENHEIRO SALVADOR ARENA

Rafael Rupert Barrocal – 081230002
Matheus da Silva Souza – 081230011
Henrique Alves Ferreira – 081230015
Gabriel Melo Santos – 081230044

TUTORIAL DE IMPLEMENTAÇÃO – MODULAÇÃO NRZL COM VGA

SÃO BERNARDO DO CAMPO
2026

Sumário

1. Sobre este Tutorial	3
2. Pré-Requisitos	3
3. Abertura do Projeto.....	3
4. Estrutura de Arquivos	4
5. Síntese e Implementação.....	5
6. Geração do Bitstream.....	7
7. Conexão Física e Programação da Placa.....	7
8. Mapeamento e Validação na Placa (VGA)	10
9. Como Testar.....	10

1. Sobre este Tutorial

Este documento orienta, passo a passo, o processo de síntese, implementação e gravação em hardware do módulo VHDL de modulação NRZ-L, agora adaptado para saída de vídeo através da interface VGA, utilizando o Vivado 2025.2.

Ele cobre desde a abertura do projeto até a configuração da placa FPGA e a correta conexão física dos cabos para a visualização dos dados decodificados diretamente em um monitor. Seguindo as instruções na ordem apresentada, é possível reproduzir os resultados e validar o comportamento lógico e elétrico do projeto visualmente.

2. Pré-Requisitos

Antes de iniciar a implementação física, é necessário possuir os seguintes requisitos:


- Software Vivado (versões 2023.2 a 2025.2) devidamente instalado;
- Sistema operacional Windows 10/11 (64 bits) ou Linux Ubuntu 20.04+;
- Projeto NRZL_VGA extraído em uma pasta local;
- Arquivo VHDL do projeto principal disponível corretamente;
- Placa FPGA (Basy3) compatível com o projeto;
- Cabo de comunicação USB-C para conexão entre o PC e a placa;
- Drivers de comunicação JTAG/UART da placa devidamente instalados no sistema;
- Monitor com entrada VGA e um cabo VGA padrão.

3. Abertura do Projeto

Ao fazer o download e a extração do arquivo do projeto, certifique-se de aloca-lo em um diretório de fácil identificação e sem caracteres especiais no caminho.

A seguir, abra o software Vivado da AMD. Para carregar o sistema, clique em *File* no canto superior esquerdo da tela, navegue pelo menu suspenso selecionando *Project* e depois *Open* como apresentado na Figura 1.


Figura 1 - Abrindo o projeto NRZL_PMOD no Vivado 2025.2



Fonte: Própria

O sistema abrirá o explorador de arquivos. Localize o arquivo NRZL.xpr dentro da pasta “Extras” e “NRZL_PMOD”, selecione-o e confirme a abertura para que o software carregue a estrutura do projeto, como é mostrado na Figura 2.

Figura 2 - Explorador de Arquivos para abertura do Projeto



Fonte: Própria

4. Estrutura de Arquivos

A estrutura segue a hierarquia lógica de design do Vivado. Na aba **Sources**, você poderá identificar o código-fonte principal, os arquivos de simulação e os arquivos de restrição física (constraints), seguindo a lógica hierárquica apresentada na Tabela 1 e na Figura 3.


Tabela 1 - Hierarquia apresentada pelo Projeto

Diretório/Arquivo	Descrição
NRZL.xpr	Arquivo principal do projeto (abrir no Vivado).
sources_1/new/NRZL.vhd	Código-fonte principal contemplando a lógica NRZ-L e o controlador de sincronização VGA (HSync/VSyn e cores).
constrs_1/new/basys_nrzl.xdc	Arquivo de constraints mapeando as portas lógicas para os pinos físicos da placa (incluindo

Diretório/Arquivo	Descrição
	os pinos do conector VGA e clock).

Fonte: Própria

Figura 3 - Visão hierárquica dos arquivos do projeto no Vivado




Fonte: Própria

5. Síntese e Implementação

Após validar o comportamento lógico, prepare o projeto para a placa física.

IMPORTANTE: Retorne as constantes de ciclos e DEBOUNCE_MAX no arquivo VHDL para os seus valores físicos originais (ex: 50.000.000 e 500.000).
No *Flow Navigator*, clique em **Run Synthesis** e confirme o início da síntese, como mostrado na Figura 4. Esse processo traduzirá o VHDL para portas lógicas genéricas. Aguarde a finalização (uma janela pop-up confirmará o término).


Figura 4 - Execução da Síntese e Implementação



Fonte: Própria

A seguir, clique em **Run Implementation**, após o pop-up de “*Synthesis Complete*” aparecer, e confirme a implementação da mesma forma, clicando em “OK” na página de *pop-up*, como é apresentado na Figura 5, sendo necessária a mesma confirmação de início de processo como executada na Figura 4, clicando em “OK” no novo pop-up. Esta etapa mapeará o design lógico para a arquitetura física específica da placa selecionada e realizará o roteamento interno

Figura 5 - Iniciar Implementação do sistema




Fonte: Própria

6. Geração do Bitstream

Com a implementação concluída sem erros críticos de temporização (Timing), é hora de gerar o arquivo binário que configurará a FPGA.

Aguarde o Pop-Up apresentando a conclusão da Implementação e escolha a opção de gerar a *Bitstream*”, e inicie essa geração ao clicar em “OK”, confirmando o processo, como é mostrado na Figura 6. O Vivado criará o arquivo .bit na pasta .runs/impl_1/ do seu projeto.

Figura 6 - Início da geração de Bitstream do projeto




Fonte: Própria

7. Conexão Física e Programação da Placa

A correta conexão física é crucial para o funcionamento do display VGA. Para enviar o projeto para o hardware e montar a bancada:

1. Conecte a placa FPGA ao seu computador utilizando o cabo de programação USB (responsável pela alimentação e transferência do Bitstream).
2. Conecte uma extremidade do **cabo VGA** à porta VGA nativa da sua placa FPGA (composta pelos sinais Red, Green, Blue, HSync e VSync).
3. Conecte a outra extremidade do cabo VGA à entrada do seu Monitor e ligue-o, certificando-se de que a fonte de entrada (Input Source) do monitor está configurada para "VGA" ou "Analog" ou "PC".
4. Ligue a chave de alimentação da placa FPGA (Power SW).


Figura 7 - Placa FPGA com micro-USB conectado ao computador e VGA ao monitor



Fonte: Própria

1. Espere o pop-up indicando o fim da geração do Bitstream e escolha a opção de “*Open Hardware Manager*” para poder conectar o sistema à placa e confirme em “OK”, de acordo com a Figura 8.

Figura 8 - Abrir Hardware Manager do Vivado




Fonte: Própria

1. Clique em **Open Target** na barra verde superior e, em seguida, **Auto Connect**. O Vivado detectará

automaticamente a FPGA conectada, siga o caminho apresentado pela Figura 9.


Figura 9 - Conectar a placa FPGA ao sistema Vivado



Fonte: Própria

2. Clique em **Program Device** e selecione o chip correspondente, conforme apresentado pela Figura 10.
3. Na janela que se abrirá, confirme se o caminho do *Bitstream* file está apontando corretamente para o arquivo .bit recém-gerado. Clique em **Program**.

Figura 2 - Definir o Program Device do sistema



Fonte: Própria

8. Mapeamento e Validação na Placa (VGA)


Uma vez programada, a placa começará a gerar os sinais de sincronismo horizontal e vertical imediatamente. Baseado no arquivo .xdc, as interações físicas são mapeadas da seguinte forma:

- **Porta VGA (HSync, VSync, R, G, B):** Emite os pulsos de sincronismo e os dados de cores. A onda NRZ-L será desenhada na tela do monitor ao invés de ser lida por um osciloscópio.
- **Switches (SW0 a SW15):** Controlam a sequência binária de entrada. Eles definem os bits que serão modulados em NRZ-L e projetados na tela.
- **Botão (BTN):** Atua como trigger ou reset, dependendo da configuração do código, para atualizar a tela ou iniciar a animação do sinal.
- **LEDs (LED0 a LED15):** Refletem o estado atual dos switches para confirmação física.

9. Como Testar


1. Com a placa programada e o monitor ligado, você já deverá observar o sinal de vídeo sendo projetado (uma grade, fundo ou a própria forma de onda dependendo do repouso).
2. Altere a configuração dos **Switches**. Sugestão: Levante todos os *switches* (SW15, SW13, SW11...) para gerar o padrão “1010....”, dessa forma a tela deve piscar em roxo quando o sinal for 1 e preto quando for 0, conforme as Figuras 12 e Figura 13.
3. Observe o monitor: A interface visual deve atualizar ao pressionar o botão de trigger, mostrando o gráfico da forma de onda digital quadrada correspondente à modulação NRZ-L dos bits inseridos.
4. Faça variações nos switches (ex: 11001100) para ver a largura dos pulsos na tela do monitor se alterar fisicamente, comprovando o funcionamento da decodificação e do driver VGA.

Figura 11 - Monitor apresentando o bit '1'



Fonte: Própria

Figura 12 - Monitor apresentando o bit '0'



Fonte: Própria