

Documentação Técnica — Modulação Unipolar NRZ-I em VHDL

1. Visão Geral do Circuito

O projeto implementa um sistema de modulação digital unipolar NRZ-I (Non Return to Zero Inverted) utilizando linguagem VHDL e FPGA. O circuito recebe uma sequência de 16 bits proveniente dos switches da placa FPGA e transmite os bits serialmente por meio de um sinal modulado.

Na modulação unipolar NRZ-I, o valor lógico do bit é representado pela ocorrência ou não de transição no nível do sinal no início do intervalo do símbolo:


Bit	Comportamento do sinal
1	Ocorre inversão do nível
0	Mantém o nível anterior

Diferentemente da modulação NRZ-L, o significado do bit não depende diretamente do nível lógico presente na saída, mas sim da mudança de estado entre dois intervalos consecutivos.

A transmissão é controlada por um clock síncrono da FPGA e pela temporização configurável através de um contador interno. O sistema também utiliza um botão físico para iniciar ou interromper a transmissão da sequência capturada nos switches. Além da saída serial modulada, o projeto espelha o valor dos switches nos LEDs da placa, permitindo visualização simultânea da palavra transmitida.

Os diagrama de blocos do circuito pode ser visto na figura 1.

Figura 1 - Diagrama de blocos do circuito do NRZ-I



Fonte: própria

2. Interface do Módulo

O módulo principal do projeto é denominado NRZI_Source.

Entradas e saídas

Porta	Tipo	Função
clk	std_logic	Clock principal da FPGA (100 MHz)
btn	std_logic	Botão utilizado para iniciar/parar transmissão
o_svv	std_logic_vector(15 downto 0)	Vetor de entrada proveniente dos switches
leds_out	std_logic_vector(15 downto 0)	Espelhamento do vetor armazenado nos LEDs
nrzi_out	std_logic	Saída serial modulada em NRZ-I

3. Parâmetros Configuráveis (Generics)

O projeto utiliza um generic para configurar a duração do intervalo de bit.

Generic	Tipo	Função
---------	------	--------

ciclos	integer	Número de ciclos de clock utilizados para cada bit transmitido
--------	---------	--

Valor padrão utilizado no projeto:

```
ciclos : INTEGER := 50_000_000
```

Considerando o clock de 100 MHz da placa Basys3, esse valor produz aproximadamente 0,5 segundo por bit, permitindo visualização perceptível nos LEDs. Durante a simulação, o valor é reduzido para acelerar a execução do testbench.

4. Funcionamento Interno

4.1 Captura da sequência de bits

O vetor presente nos switches é capturado quando ocorre uma borda de subida no botão após o processo de debounce. O valor capturado é armazenado no sinal interno `captured_swv`. Esse registrador mantém os dados estáveis durante toda a transmissão.

4.2 Debounce do botão

O botão físico da FPGA apresenta ruído mecânico durante acionamentos. Para evitar múltiplas ativações indevidas, o projeto implementa uma lógica de debounce utilizando:

- contador interno (`db_cnt`);
- sinal estabilizado (`btn_stable`);
- detecção de borda (`btn_prev`).

O debounce garante que apenas pressionamentos válidos sejam reconhecidos.

4.3 Controle de transmissão

A transmissão é controlada pelo sinal `reset_n`.

Segue seu funcionamento:

Estado	Comportamento
<code>reset_n = '1'</code>	Sistema parado/resetado
<code>reset_n = '0'</code>	Sistema transmitindo

O botão atua em modo toggle:

- primeiro acionamento: captura os switches e inicia transmissão;
- segundo acionamento: interrompe transmissão;

- terceiro acionamento: captura nova palavra e reinicia.

4.4 Temporização dos bits

A duração de cada símbolo é controlada pelo contador `bit_counter`.

A cada ciclo de clock:

- o contador é incrementado;
- quando atinge `ciclos - 1`, o próximo bit é selecionado.

O índice do bit atual é armazenado em `bit_index`.

A transmissão ocorre do bit mais significativo para o menos significativo:

15 → 14 → 13 → ... → 0

4.5 Geração do sinal NRZ-I

A modulação NRZ-I é implementada utilizando um registrador interno responsável por armazenar o nível atual da saída. A lógica verifica o valor do bit transmitido:

- se o bit atual for 1, o nível da saída é invertido;
- se o bit atual for 0, o nível anterior é mantido.

Trecho conceitual da lógica:

```
if captured_swv(bit_index) = '1' then
    nrzi_reg <= not nrzi_reg;
else
    nrzi_reg <= nrzi_reg;
end if;
```

Dessa forma, a informação transmitida é representada pela ocorrência de transição no início do intervalo do bit. O valor gerado permanece constante até o próximo instante de atualização controlado pelo contador interno.

5. Mapeamento Físico na FPGA

O projeto foi desenvolvido para a placa FPGA Basys3.

Clock

Sinal	Pino
clk	W5

Botão

Sinal	Pino
btn	U18

Saída serial NRZ-I

Sinal	Pino
nrzi_out	U2

Switches

Os switches da placa são conectados ao vetor `o_swv(15 downto 0)`. Cada switch representa um bit da sequência transmitida.

LEDs

Os LEDs da placa são conectados ao vetor `leds_out(15 downto 0)`. Eles exibem a palavra armazenada no registrador interno.

6. Simulação

A validação funcional do circuito é realizada através do arquivo `sim/tb_NRZI.vhd`.

O testbench:

- gera clock de 100 MHz;
- simula acionamentos do botão;
- altera sequências de entrada;
- verifica o comportamento da saída serial;
- reduz o valor do generico `ciclos` para acelerar a simulação.

A simulação demonstra:

- captura correta da sequência;
- avanço temporal dos bits;
- manutenção do nível lógico para bits iguais a 0;
- inversão do nível lógico para bits iguais a 1;
- funcionamento do modo toggle do botão.

7. Dependências e Ambiente

Ferramentas utilizadas

Ferramenta	Versão
Vivado	2023.1
Linguagem	VHDL
Biblioteca principal	IEEE.STD_LOGIC_1164
Biblioteca numérica	IEEE.NUMERIC_STD

Hardware utilizado

Componente	Modelo
FPGA	Basys3
Clock da placa	100 MHz

8. Organização dos Arquivos

Arquivo	Função
src/NRZI_Source.vhd	Implementação principal da modulação NRZ-I
sim/tb_NRZI.vhd	Testbench para simulação
constraints/basys_nrzi.xdc	Mapeamento físico dos pinos da FPGA
vivado_project/NRZI.xpr	Projeto Vivado

9. Considerações Finais

O projeto implementa com sucesso a modulação Unipolar NRZ-I utilizando arquitetura síncrona em FPGA.

A utilização de contadores parametrizáveis permite adaptar facilmente a duração dos pulsos tanto para simulação quanto para execução física na placa.

A lógica baseada em transições de nível diferencia o comportamento do NRZ-I em relação ao NRZ-L, permitindo observar na prática as características particulares desse esquema de modulação digital.

A estrutura modular do circuito facilita futuras expansões, como:

- transmissão contínua;
- inclusão de controle serial externo;
- integração com PMOD;
- visualização VGA;
- comparação entre diferentes técnicas de codificação digital.