

# Documentação Técnica — Modulação Unipolar NRZ-L em VHDL

## 1. Visão Geral do Circuito

O projeto implementa um sistema de modulação digital unipolar NRZ-L (Non Return to Zero Level) utilizando linguagem VHDL e FPGA. O circuito recebe uma sequência de 16 bits proveniente dos switches da placa FPGA e transmite os bits serialmente por meio de um sinal modulado.


Na modulação Unipolar NRZ-L, o valor lógico do bit é representado diretamente pelo nível do sinal durante todo o intervalo do símbolo:

### Bit Nível do sinal

- 1 Nível alto
- 0 Nível baixo

A transmissão é controlada por um clock síncrono da FPGA e pela temporização configurável através de um contador interno. O sistema também utiliza um botão físico para iniciar ou interromper a transmissão da sequência capturada nos switches. Além da saída serial modulada, o projeto espelha o valor dos switches nos LEDs da placa, permitindo visualização simultânea da palavra transmitida.

Figura 1 - Diagrama do circuito do NRZ-L



## 2. Interface do Módulo

O módulo principal do projeto é denominado NRZL\_Source.

### Entradas e saídas

| Porta    | Tipo                          | Função                                         |
|----------|-------------------------------|------------------------------------------------|
| clk      | std_logic                     | Clock principal da FPGA (100 MHz)              |
| btn      | std_logic                     | Botão utilizado para iniciar/parar transmissão |
| o_swv    | std_logic_vector(15 downto 0) | Vetor de entrada proveniente dos switches      |
| leds_out | std_logic_vector(15 downto 0) | Espelhamento do vetor armazenado nos LEDs      |
| nrzl_out | std_logic                     | Saída serial modulada em NRZ-L                 |

### 3. Parâmetros Configuráveis (Generics)

O projeto utiliza um generic para configurar a duração do intervalo de bit.

| Generic | Tipo    | Função                                                         |
|---------|---------|----------------------------------------------------------------|
| ciclos  | integer | Número de ciclos de clock utilizados para cada bit transmitido |

Valor padrão utilizado no projeto:

```
ciclos : INTEGER := 50_000_000
```

Considerando o clock de 100 MHz da placa Basys3, esse valor produz aproximadamente 0,5 segundo por bit, permitindo visualização perceptível nos LEDs. Durante a simulação, o valor é reduzido para acelerar a execução do testbench.

## 4. Funcionamento Interno

### 4.1 Captura da sequência de bits

O vetor presente nos switches é capturado quando ocorre uma borda de subida no botão após o processo de debounce. O valor capturado é armazenado no sinal interno `captured_swv`. Esse registrador mantém os dados estáveis durante toda a transmissão.

### 4.2 Debounce do botão

O botão físico da FPGA apresenta ruído mecânico durante acionamentos. Para evitar múltiplas ativações indevidas, o projeto implementa uma lógica de debounce utilizando:

- contador interno (`db_cnt`);
- sinal estabilizado (`btn_stable`);

- detecção de borda (`btn_prev`).

O debounce garante que apenas pressionamentos válidos sejam reconhecidos.

### 4.3 Controle de transmissão

A transmissão é controlada pelo sinal `reset_n`. Segue seu funcionamento:

| Estado                     | Comportamento           |
|----------------------------|-------------------------|
| <code>reset_n = '1'</code> | Sistema parado/resetado |
| <code>reset_n = '0'</code> | Sistema transmitindo    |

O botão atua em modo toggle:

- primeiro acionamento: captura os switches e inicia transmissão;
- segundo acionamento: interrompe transmissão;
- terceiro acionamento: captura nova palavra e reinicia.

### 4.4 Temporização dos bits

A duração de cada símbolo é controlada pelo contador `bit_counter`. A cada ciclo de clock:

- o contador é incrementado;
- quando atinge ciclos - 1, o próximo bit é selecionado.

O índice do bit atual é armazenado em `bit_index`. A transmissão ocorre do bit mais significativo para o menos significativo:

15 → 14 → 13 → ... → 0

### 4.5 Geração do sinal NRZ-L

A modulação NRZ-L é implementada diretamente pela associação entre o bit atual e o nível lógico da saída. Trecho conceitual da lógica:

```
nrzl_reg <= captured_svw(bit_index);
```

Assim:

- bit 1 → saída em nível alto;
- bit 0 → saída em nível baixo.

O valor permanece constante durante todo o intervalo definido pelo contador.

## 5. Mapeamento Físico na FPGA

O projeto foi desenvolvido para a placa FPGA Basys3.

### Clock

| Sinal | Pino |
|-------|------|
| clk   | W5   |

### Botão

| Sinal | Pino |
|-------|------|
| btn   | U18  |

### Saída serial NRZ-L

| Sinal    | Pino |
|----------|------|
| nrzl_out | U2   |

### Switches

Os switches da placa são conectados ao vetor `o_svv(15 downto 0)`. Cada switch representa um bit da sequência transmitida.

### LEDs

Os LEDs da placa são conectados ao vetor `leds_out(15 downto 0)`. Os LEDs exibem a palavra armazenada no registrador interno.

## 6. Simulação

A validação funcional do circuito é realizada através do arquivo `sim/tb_NRZL.vhd`. O testbench:

- gera clock de 100 MHz;
- simula acionamentos do botão;
- altera sequências de entrada;
- verifica o comportamento da saída serial;
- reduz o valor do `generic ciclos` para acelerar a simulação.

A simulação demonstra:

- captura correta da sequência;
- avanço temporal dos bits;
- permanência do nível lógico durante todo o intervalo do símbolo;
- funcionamento do modo toggle do botão.

## 7. Dependências e Ambiente

### Ferramentas utilizadas

| Ferramenta           | Versão              |
|----------------------|---------------------|
| Vivado               | 2023.1              |
| Linguagem            | VHDL                |
| Biblioteca principal | IEEE.STD_LOGIC_1164 |
| Biblioteca numérica  | IEEE.NUMERIC_STD    |

### Hardware utilizado

| Componente     | Modelo  |
|----------------|---------|
| FPGA           | Basys3  |
| Clock da placa | 100 MHz |

## 8. Organização dos Arquivos

| Arquivo                    | Função                                     |
|----------------------------|--------------------------------------------|
| src/NRZL_Source.vhd        | Implementação principal da modulação NRZ-L |
| sim/tb_NRZL.vhd            | Testbench para simulação                   |
| constraints/basys_nrzl.xdc | Mapeamento físico dos pinos da FPGA        |
| vivado_project/NRZL.xpr    | Projeto Vivado                             |

## 9. Considerações Finais

O projeto implementa com sucesso a modulação Unipolar NRZ-L utilizando arquitetura síncrona em FPGA. A utilização de contadores parametrizáveis permite adaptar facilmente a duração dos pulsos tanto para simulação quanto para execução física na placa. A estrutura modular do circuito facilita futuras expansões, como:

- transmissão contínua;
- inclusão de controle serial externo;
- integração com PMOD;
- visualização VGA;
- comparação com outros esquemas de modulação digital.