

FACULDADE ENGENHERIO SALVADOR ARENA

ENGENHARIA DE COMPUTAÇÃO – 7º semestre
COMUNICAÇÃO DE DADOS – Prof. Vinicius Borges

Henrique Alves Ferreira	081230015
Gabriel Melo Santos	081230044
Matheus da Silva Souza	081230022
Rafael Ruppert Barrocal	081230002

RELATÓRIO: MODULAÇÃO NRZ-I E NRZ-L

RESUMO

Este trabalho apresentou a implementação, em linguagem VHDL, das modulações digitais unipolar NRZ-L (Non Return to Zero-Level) e Unipolar NRZ-I (Non Return to Zero-Invert) utilizando a ferramenta Vivado e uma plataforma FPGA. O projeto contemplou as etapas de estudo teórico das técnicas de modulação, desenvolvimento dos circuitos digitais, simulação comportamental, síntese e implementação em hardware.

Foram desenvolvidos módulos independentes para cada técnica de modulação, ambos capazes de transmitir sequências de 16 bits fornecidas por switches da placa FPGA. Os resultados obtidos nas simulações e na execução física demonstraram o funcionamento correto das modulações implementadas, permitindo observar as diferenças práticas entre os métodos NRZ-L e NRZ-I. Também foram analisadas características como representação lógica, transições de sinal e comportamento temporal.

SUMÁRIO

1 INTRODUÇÃO.....	4
2 FUNDAMENTAÇÃO TEÓRICA.....	4
2.1 MODULAÇÃO NRZ-L.....	4
2.2 MODULAÇÃO NRZ-L.....	4
3 METODOLOGIA.....	5
4 DESENVOLVIMENTO DO PROJETO.....	5
5 SIMULAÇÃO E VALIDAÇÃO.....	6
6 IMPLEMENTAÇÃO EM FPGA	6
6 ANÁLISE DOS RESULTADOS	7
7 CONCLUSÃO.....	9
REFERÊNCIAS BIBLIOGRÁFICAS	10

1 INTRODUÇÃO

Os sistemas digitais de comunicação dependem de técnicas de codificação capazes de representar informações binárias por meio de sinais elétricos adequados à transmissão serial. Entre os métodos mais utilizados encontram-se as codificações do tipo Non Return to Zero (NRZ), amplamente empregadas em sistemas digitais devido à sua simplicidade de implementação e baixa exigência de largura de banda.

Neste projeto foram desenvolvidas e implementadas, utilizando linguagem VHDL e FPGA, duas variações desse método de codificação: NRZ-L (Non Return to Zero Level) e NRZ-I (Non Return to Zero Inverted). O desenvolvimento contemplou tanto a etapa de simulação quanto a implementação física na placa FPGA Basys3, permitindo validar o comportamento temporal dos sinais e comparar as características funcionais de cada esquema de modulação.

O objetivo principal do trabalho foi compreender o funcionamento interno dessas técnicas de codificação digital, analisando a relação entre os bits de entrada e os sinais gerados na saída serial, além de explorar aspectos práticos relacionados à temporização, sincronização e transmissão de dados em sistemas embarcados programáveis.

2 FUNDAMENTAÇÃO TEÓRICA

A codificação NRZ (Non-Return-to-Zero) caracteriza-se por manter o nível lógico do sinal constante durante todo o intervalo de transmissão de cada bit, sem retorno obrigatório ao nível zero entre símbolos consecutivos. Essa característica reduz a quantidade de transições no sinal e diminui a largura de banda necessária para transmissão (Forouzan, 2008).

2.1 MODULAÇÃO NRZ-L

Na modulação NRZ-L, o valor lógico do bit é representado diretamente pelo nível do sinal durante todo o intervalo de transmissão. Em uma implementação unipolar:

- Bit 1 → nível lógico alto;
- Bit 0 → nível lógico baixo.

O sinal permanece constante durante todo o período do bit, sem retornar a um nível neutro entre transmissões consecutivas. Essa técnica apresenta implementação simples e baixo custo computacional, porém possui limitações relacionadas ao sincronismo em longas sequências de bits iguais, devido à ausência de transições frequentes no sinal.

2.2 MODULAÇÃO NRZ-I

Na modulação NRZ-I, a informação é representada pela ocorrência de transições no sinal:

- Bit 1 → inversão do nível lógico;
- Bit 0 → manutenção do nível anterior.

Diferentemente do NRZ-L, o valor lógico não depende diretamente do nível atual do sinal, mas sim da ocorrência de mudança de estado. Essa abordagem melhora a presença de transições no fluxo de dados, facilitando a recuperação de clock em sistemas de comunicação. A implementação dessa técnica exige armazenamento do estado anterior do sinal, tornando a lógica interna ligeiramente mais complexa.

3 METODOLOGIA

O desenvolvimento do trabalho foi dividido em etapas sequenciais:

1. Estudo teórico das técnicas NRZ-L e NRZ-I;
2. Modelagem dos circuitos em VHDL;
3. Criação dos testbenches para simulação;
4. Simulação comportamental no Vivado;
5. Síntese e implementação em FPGA;
6. Testes físicos utilizando switches e LEDs da placa.

Foi utilizada a ferramenta Vivado para todas as etapas de desenvolvimento, incluindo edição do código, simulação, síntese e geração do bitstream. Cada projeto foi organizado em estruturas independentes contendo: código-fonte VHDL; arquivos de simulação; constraints da FPGA; projeto Vivado; documentação e tutoriais. Os módulos receberam como entrada uma sequência de 16 bits proveniente dos switches da placa FPGA. O acionamento de um botão realizou a captura da palavra binária e iniciou o processo de transmissão serial modulada.

4 DESENVOLVIMENTO DO PROJETO

O desenvolvimento do sistema foi realizado na plataforma Vivado utilizando linguagem VHDL e direcionado à FPGA Basys3. Foram criados dois módulos independentes, um responsável pela codificação NRZ-L e outro pela codificação NRZ-I, ambos compartilhando arquitetura semelhante de controle temporal e transmissão serial.

Os circuitos recebem uma palavra de 16 bits proveniente dos switches da placa FPGA. Após o acionamento do botão de controle, o vetor de entrada é capturado e armazenado internamente para transmissão serial. O sistema opera de forma síncrona com o clock principal da FPGA, utilizando contadores internos para determinar o tempo de permanência de cada bit na saída.

Na implementação física, foi adicionada uma lógica de debounce para estabilização do botão mecânico da placa. Esse mecanismo evita múltiplas ativações

decorrentes de oscilações elétricas presentes durante o acionamento físico do componente.

O projeto NRZ-L foi implementado utilizando associação direta entre o bit atual do vetor e o nível lógico da saída serial. Dessa forma, o circuito transmite exatamente os valores presentes na sequência binária original.

No projeto NRZ-I, foi utilizado um registrador auxiliar responsável por armazenar o estado atual da saída serial. Sempre que o bit transmitido possui valor lógico '1', o circuito inverte o estado do sinal armazenado; quando o bit possui valor '0', o estado anterior é mantido. Essa lógica reproduz corretamente o comportamento característico da codificação diferencial NRZ-I.

Além da saída serial, os projetos também implementam o espelhamento da sequência capturada nos LEDs da placa FPGA, permitindo verificação visual dos dados transmitidos.

5 SIMULAÇÃO E VALIDAÇÃO

A validação funcional dos circuitos foi realizada por meio de testbenches desenvolvidos especificamente para cada módulo. Os ambientes de simulação geram sinais de clock, controlam os resets do sistema e aplicam sequências binárias conhecidas às entradas dos codificadores. Durante os testes foi utilizada a sequência binária: 1010010110100101

Na simulação do NRZ-L, observou-se que a saída serial reproduziu diretamente os valores presentes no vetor de entrada, mantendo nível alto para bits '1' e nível baixo para bits '0'. As formas de onda obtidas confirmaram a correta temporização dos símbolos e o funcionamento adequado do controle interno de transmissão.

Já na simulação do NRZ-I, verificou-se que a saída não correspondia diretamente à sequência original, mas sim ao comportamento diferencial esperado do protocolo. Cada ocorrência de bit '1' produziu inversão no nível do sinal, enquanto os bits '0' mantiveram o estado anterior. O resultado observado confirmou o correto funcionamento da lógica de transição implementada.

A utilização de parâmetros configuráveis para o tempo de permanência dos bits permitiu acelerar a simulação sem alterar a estrutura lógica dos circuitos, facilitando a validação das formas de onda no ambiente do Vivado.

6 IMPLEMENTAÇÃO EM FPGA

Após a validação por simulação, os projetos foram sintetizados e implementados na placa Basys3. O clock principal da FPGA foi utilizado como referência temporal para o sistema, enquanto os switches da placa serviram como fonte da sequência binária transmitida.


O botão físico da FPGA foi utilizado para iniciar e interromper a transmissão das sequências, operando em modo toggle. O uso de temporização parametrizável possibilitou ajustar a velocidade de transmissão para níveis perceptíveis visualmente, permitindo acompanhar o funcionamento do sistema por meio dos LEDs e da saída serial.

A implementação física confirmou o funcionamento correto dos circuitos desenvolvidos em simulação, demonstrando a compatibilidade entre a descrição comportamental em VHDL e sua realização prática em hardware programável.

6 ANÁLISE DOS RESULTADOS


Os resultados obtidos demonstraram diferenças importantes entre os dois métodos de codificação. O NRZ-L apresenta implementação extremamente simples, pois o sinal transmitido depende diretamente do valor lógico do bit (figuras 1 e 2). Entretanto, essa simplicidade torna o sistema mais vulnerável à inversão de polaridade no meio físico e dificulta a recuperação de clock em sequências longas sem transições.

Figura 1 - Resultado da simulação do NRZ-L



Fonte: própria


Figura 2 - Funcionamento do NRZ-L na placa



Fonte: própria

O NRZ-I, por sua vez, introduz uma lógica diferencial baseada em mudanças de estado (figuras 3 e 4). Essa característica melhora a robustez da transmissão e reduz problemas associados à polaridade da linha de comunicação. Além disso, a presença de transições frequentes em sequências contendo muitos bits ‘1’ contribui para melhor sincronização entre transmissor e receptor.

Figura 3 - Resultados da simulação do NRZ-I



Fonte: própria

Figura 4 - Funcionamento do NRZ-I na placa



Fonte: própria

Apesar dessas vantagens, ambos os métodos ainda apresentam limitações relacionadas à componente DC e à ausência de transições em longas sequências de bits '0'. Em aplicações reais, essas limitações normalmente são mitigadas por técnicas adicionais de codificação ou sincronização.

A implementação em FPGA permitiu observar na prática o comportamento temporal das codificações, demonstrando como conceitos teóricos de comunicação digital podem ser traduzidos em circuitos síncronos reais utilizando lógica programável.

7 CONCLUSÃO

O projeto permitiu desenvolver e validar duas técnicas clássicas de codificação digital utilizando FPGA e linguagem VHDL. A implementação das modulações NRZ-L e NRZ-I proporcionou compreensão prática sobre serialização de dados, controle temporal síncrono, manipulação de sinais digitais e codificação diferencial.

Os resultados obtidos em simulação e em hardware demonstraram o funcionamento correto dos dois métodos de modulação, evidenciando suas diferenças estruturais e operacionais. O NRZ-L destacou-se pela simplicidade de implementação, enquanto o NRZ-I apresentou maior robustez em relação à sincronização e inversão de polaridade.

Além da aplicação direta dos conceitos de comunicação digital, o trabalho também consolidou conhecimentos relacionados ao desenvolvimento de projetos em FPGA, incluindo criação de módulos VHDL, construção de testbenches, utilização do Vivado, implementação física e depuração de sistemas digitais.

A estrutura modular desenvolvida possibilita futuras expansões do projeto, como integração com protocolos seriais, transmissão contínua de dados, implementação de novos esquemas de codificação e utilização de periféricos externos da FPGA.

REFERÊNCIAS BIBLIOGRÁFICAS

FOROUZAN, B. A. **Comunicação de dados e redes de computadores**. São Paulo: McGrawHill Brasil, 2008.