

# Organização do RISC-V: Monociclo

# Histórico de revisões

2

Revisão	Data	Responsável	Descrição
0.1	- X -	Prof. Cesar Zeferino	Primeira versão
0.2	03/2016	Prof. Cesar Zeferino	Revisão do modelo e atualização de conteúdo
0.3	05/2020	Prof. Cesar Zeferino	Revisão geral
0.4	10/2022	Felski	Revisão geral da Arquitetura

**Observação:** Este material foi produzido por pesquisadores do Laboratório de Sistemas Embarcados e Distribuídos (LEDS – Laboratory of Embedded and Distributed Systems) da Universidade do Vale do Itajaí e é destinado para uso em aulas ministradas por seus pesquisadores.

# Introdução

3

## ❑ Objetivo

- ❑ Descrever o caminho de dados do RISC-V monociclo e projetar o controle desse processador

## ❑ Conteúdo

- ❑ Projeto e funcionamento do caminho de dados do RISC-V monociclo
- ❑ Projeto do controle do RISC-V monociclo


# Introdução

4

## □ Bibliografia

- PATTERSON, David A.; HENNESSY, John L. O Processador. *In*: \_\_\_\_\_. **Organização e projeto de computadores**: a interface hardware/software. 4. ed. Rio de Janeiro: Campus, 2014. cap. 4.

# Caminho de dados



## Caminho de dados para a busca de instrução (Não considerando as operações de desvio)


A cada instrução executada, o PC é incrementado em 4 unidades para apontar para a instrução seguinte

# Caminho de dados

6

## Caminho de dados para instruções do tipo R

A UAL opera sobre dados lidos do Banco de Registradores e o resultado é escrito de volta no banco




# Caminho de dados

7

## Caminho de dados para instruções *lw*


A UAL calcula o endereço a ser acessado na memória somando rs1 (\*Addr\_rd\_1) com o imediato, após a extensão do sinal. A transferência ocorre entre a memória e o rd, onde:  
 $:: rd = Addr\_wr$ , para um *load*



# Caminho de dados

## Caminho de dados para instruções *sw*

A UAL calcula o endereço a ser acessado na memória somando rs1 (\*Addr\_rd\_1) com o imediato, após a extensão do sinal. A transferência ocorre entre a memória e o rs2, onde:  
 $:: rs2 = Din$ , para um *store*






# Caminho de dados

## Caminho de dados para instruções do tipo R, lw e sw


São incluídos três multiplexadores para permitir a conexão de saídas de diferentes blocos a uma mesma entrada.




# Caminho de dados

10

## Caminho de dados para a instrução de desvio condicional *beq*





# Caminho de dados



# Caminho de dados


12






# Caminho de dados

14




# Caminho de dados

15



# Caminho de dados


16






# Caminho de dados

17




# Sinais de controle

18




# Sinais de controle

19




# Caminho de dados com jump

20




## Controle com jump




# Controle com jump

22



- ❑ Controle
- ❑ Operação da UAL



# Projeto do controle de operação da UAL

24

- ❑ **O bloco de controle principal envia um comando de dois bits ao bloco de controle da UAL onde:**
  - ❑  $UALOp = 00 \Rightarrow$  instrução lw ou sw
  - ❑  $UALOp = 01 \Rightarrow$  instrução beq
  - ❑  $UALOp = 10 \Rightarrow$  instrução no formato R
- ❑ **No caso de instrução no formato R, o controle da UAL tem que analisar o valor do campo Funct da instrução**



# Projeto do controle de operação da UAL

25

## Entradas

- ❑ Funct: campo da instrução
- ❑ UALOp (ou OpALU): gerado pelo controle principal

## Saídas

- ❑ Operation: vai para a UAL
- ❑ Tabela verdade

OpALU		Campo Funct						Operation
OpALU1	OpALU2	F5	F4	F3	F2	F1	F0	
0	0	X	X	X	X	X	X	010
X	1	X	X	X	X	X	X	110
1	X	X	X	0	0	0	0	010
1	X	X	X	0	0	1	0	110
1	X	X	X	0	1	0	0	000
1	X	X	X	0	1	0	1	001
1	X	X	X	1	0	1	0	111

# Projeto do controle de operação da UAL

26

## Equações

OpALU		Campos de código Function					
OpALU1	OpALU0	F5	F4	F3	F2	F1	F0
X	1	X	X	X	X	X	X
1	X	X	X	X	X	1	X

a. A tabela verdade para Operation2 = 1 (essa tabela corresponde ao bit mais à esquerda do campo Operation na Figura C.2.1)

OpALU		Campos de código Function					
OpALU1	OpALU0	F5	F4	F3	F2	F1	F0
0	X	X	X	X	X	X	X
X	X	X	X	X	0	X	X

b. A tabela verdade para Operation1 = 1

OpALU		Campos de código Function					
OpALU1	OpALU0	F5	F4	F3	F2	F1	F0
1	X	X	X	X	X	X	1
1	X	X	X	1	X	X	X

c. A tabela verdade para Operation0 = 1

# Projeto do controle de operação da UAL

27

## Equações

OpALU		Campos de código Function					
OpALU1	OpALU0	F5	F4	F3	F2	F1	F0
X	1	X	X	X	X	X	X
1	X	X	X	X	X	1	X

a. A tabela verdade para Operation2 = 1 (essa tabela corresponde ao bit mais à esquerda do campo Operation na Figura C.2.1)

OpALU		Campos de código Function					
OpALU1	OpALU0	F5	F4	F3	F2	F1	F0
0	X	X	X	X	X	X	X
X	X	X	X	X	0	X	X

b. A tabela verdade para Operation1 = 1

OpALU		Campos de código Function					
OpALU1	OpALU0	F5	F4	F3	F2	F1	F0
1	X	X	X	X	X	X	1
1	X	X	X	1	X	X	X


c. A tabela verdade para Operation0 = 1

- ❑  $\text{Operation2} = \text{OpALU0} + (\text{OpALU1} \cdot \text{F1})$
- ❑  $\text{Operation1} = \text{OpALU1}' + \text{F2}'$
- ❑  $\text{Operation0} = \text{OpALU1} \cdot (\text{F3} + \text{F0})$

# Projeto do controle de operação da UAL

28

## Equações



- ❑  $Operation2 = OpALU0 + (OpALU1 \cdot F1)$
- ❑  $Operation1 = OpALU1' + F2'$
- ❑  $Operation0 = OpALU1 \cdot (F3 + F0)$

# Projeto do controle principal

29

## Entradas e saídas

Controle	Nome do sinal	formato R	lw	sw	beq
Entradas	Op5	0	1	1	0
	Op4	0	0	0	0
	Op3	0	0	1	0
	Op2	0	0	0	1
	Op1	0	1	1	0
	Op0	0	1	1	0
Saídas	RegDst	1	0	X	X
	ALUSrc	0	1	1	0
	MemparaReg	0	1	X	X
	EscreveReg	1	1	0	0
	LeMem	0	1	0	0
	EscreveMem	0	0	1	0
	Branch	0	0	0	1
	OpALU1	1	0	0	0
	OpALU0	0	0	0	1



# Projeto do controle principal

## ❑ Controle principal

- ❑ RegDst = formato\_R
- ❑ ALUSrc = lw + sw
- ❑ MemparaReg = lw
- ❑ EscreveReg = formato\_R + lw
- ❑ LeMem = lw
- ❑ EscreveMem = sw
- ❑ Branch = beq
- ❑ OpALU1 = formato\_R
- ❑ OpALU0 = beq

(2a Ed.)

(UALFonte)

(EscReg)

(LerMem)

(EscMem)


(DvC)

# Projeto do controle principal

31

## □ Controle principal

□ RegDst	= formato_R
□ ALUSrc	= lw + sw
□ MemparaReg	= lw
□ EscreveReg	= formato_R + lw
□ LeMem	= lw
□ EscreveMem	= sw
□ Branch	= beq
□ OpALU1	= formato_R
□ OpALU0	= beq




# Projeto do controle principal

32

## □ Controle principal

Entradas



Saídas

