

## Laboratório de Sistemas Embarcados e Distribuídos

# Organização do RISC-V: Monociclo

Revisão	Data	Responsável	Descrição
0.1	- X -	Prof. Cesar Zeferino	Primeira versão
0.2	03/2016	Prof. Cesar Zeferino	Revisão do modelo e atualização de conteúdo
0.3	05/2020	Prof. Cesar Zeferino	Revisão geral
0.4	10/2022	Felski	Revisão geral da Arquitetura

**Observação:** Este material foi produzido por pesquisadores do Laboratório de Sistemas Embarcados e Distribuídos (LEDS – Laboratory of Embedded and Distributed Systems) da Universidade do Vale do Itajaí e é destinado para uso em aulas ministradas por seus pesquisadores.

## Objetivo


 Descrever o caminho de dados do RISC-V monociclo e projetar o controle desse processador

#### Conteúdo

- Projeto e funcionamento do caminho de dados do RISC-V monociclo
- Projeto do controle do RISC-V monociclo

## Bibliografia

□ PATTERSON, David A.; HENNESSY, John L. O Processador. *In*:
\_\_\_\_\_. Organização e projeto de computadores: a interface hardware/software. 4. ed. Rio de Janeiro: Campus, 2014. cap. 4.




## Caminho de dados para a busca de instrução (Não considerando as operações de desvio)

A cada instrução executada, o PC é incrementado em 4 unidades para apontar para a instrução seguinte

#### Caminho de dados para instruções do tipo R


A UAL opera sobre dados lidos do Banco de Registradores e o resultado é escrito de volta no banco



#### Caminho de dados para instruções *lw*

A UAL calcula o endereço a ser acessado na memória somando rs1 (\*Addr\_rd\_1) com o imediato, após a extensão do sinal. A transferência ocorre entre a memória e o rd, onde:


:: rd = Addr\_wr, para um *load* 



#### Caminho de dados para instruções sw


A UAL calcula o endereço a ser acessado na memória somando rs1 (\*Addr\_rd\_1) com o imediato, após a extensão do sinal. A transferência ocorre entre a memória e o rs2, onde:


:: rs2 = Din, para um store





#### Caminho de dados para instruções do tipo R, lw e sw


São incluídos três multiplexadores para permitir a conexão de saídas de diferentes blocos a uma mesma entrada.


























## Sinais de controle




## Sinais de controle




## Caminho de dados com jump



## Controle com jump




## Controle com jump



## Projeto do controle

#### Dois blocos de controle

- Controle
- Operação da UAL



- O bloco de controle principal envia um comando de dois bits ao bloco de controle da UAL onde:
  - □ UALOp = 00 => instrução lw ou sw
  - UALOp = 01 => instrução beq
  - UALOp = 10 => instrução no formato R
- No caso de instrução no formato R, o controle da UAL tem que analisar o valor do campo Funct da instrução

#### Entradas

- Funct: campo da instrução
- UALOp (ou OpALU): gerado pelo controle principal

#### Saídas

- Operation: vai para a UAL
- Tabela verdade

OpALU			Operation					
OpALU1	OpALU2	F5	F4	F3	F2	F1	F0	
0	0	Х	Х	Х	Х	Х	Х	010
Х	1	Х	Х	Х	Х	Х	Х	110
1	Х	Х	Х	0	0	0	0	010
1	Х	Х	Х	0	0	1	0	110
1	Х	Х	Х	0	1	0	0	000
1	Х	Х	Х	0	1	0	1	001
1	Х	Х	Х	1	0	1	0	111

## Equações

Ор	ALU			Campos de cé	mpos de código Function			
OpALU1	OpALU0	F5	F4	F3	F2	F1	FO	
Х	1	х	X	X	X	Х	X	
1	X	Х	X	X	X	1	Х	

a. A tabela verdade para Operation2 = 1 (essa tabela corresponde ao bit mais à esquerda do campo Operation na Figura C.2.1)

Op	ALU			Campos de cá	v		
OpALU1	OpALU0	F5	F4	F3	F2	F1	F0
0	X	x	X	х	X	X	Х
Х	X	X	X	Х	0	X	X

b. A tabela verdade para Operation1 = 1

Ор	ALU	9		Campos de cá	odigo Function	9	
OpALU1	OpALU0	F5	F4	F3	F2	F1	FO
1	X	х	X	×	X	X	1
1	X	X	X	1	X	Х	Х

c. A tabela verdade para OperationO = 1

## Equações

Ор	ALU			Campos de cá	digo Function		
OpALU1	OpALU0	F5	F4	F3	F2	F1	FO
Х	1	х	X	X	X	X	Х
1	X	X	X	X	X	1	X

a. A tabela verdade para Operation2 = 1 (essa tabela corresponde ao bit mais à esquerda do campo Operation na Figura C.2.1)


Op	ALU	-3	Campos de código Function					
OpALU1	OpALU0	F5	F4	F3	F2	F1	F0	
0	X	x	X	х	X	X	Х	
Х	X	X	X	х	0	X	Х	

b. A tabela verdade para Operation1 = 1

Ор	ALU	9		Campos de cá	8 3	g	
OpALU1	OpALU0	F5	F4	F3	F2	F1	FO
1	X	х	X	×	X	×	1
1	X	X	X	1	X	Х	Х

- c. A tabela verdade para OperationO = 1
- Operation2 = OpALU0 + (OpALU1 . F1)
- Operation1 = OpALU1'+ F2'
- Operation = OpALU1 . (F3 + F0)

## Equações



- Operation2 = OpALU0 + (OpALU1 . F1)
- Operation1 = OpALU1'+ F2'
- Operation = OpALU1 . (F3 + F0)

## Projeto do controle principal

#### ■ Entradas e saídas

Controle	Nome do sinal	formato R	lw	sw	beq
	Op5	0	1	1	0
	Op4	0	0	0	0
Futuadas	Op3	0	0	1	0
Entradas	Op2	0	0	0	1
	Op1	0	1	1	0
	ОрО	0	1	1	0
	RegDst	1	0	Х	Х
	ALUSrc	0	1	1	0
	MemparaReg	0	1	Х	Х
	EscreveReg	1	1	0	0
Saídas	LeMem	0	1	0	0
	EscreveMem	0	0	1	0
	Branch	0	0	0	1
	OpALU1	1	0	0	0
	OpALUO	0	0	0	1



(2a Ed.)

## Projeto do controle principal


- Controle principal
  - RegDst = formato\_R
  - $\square$  ALUSrc = Iw + sw (UALFonte)
  - MemparaReg = lw
  - EscreveReg = formato\_R + lw (EscReg)
  - $\square$  LeMem = Iw (LerMem)
  - $\square$  EscreveMem = sw (EscMem)

  - OpALU1 = formato\_R
  - OpALU0 = beq

## Projeto do controle principal

## Controle principal

- RegDst = formato\_R
- $\square$  ALUSrc = lw + sw
- MemparaReg = Iw
- EscreveReg = formato\_R + lw
- □ LeMem = lw
- EscreveMem = sw
- □ Branch = beq
- OpALU1 = formato\_R
- □ OpALU0 = beq



## Projeto do controle principal

## Controle principal

