UNIVALI – Arquitetura e Organização de Computadores II

Prof. Thiago Felski Pereira

Avaliação 01 - Desempenho

Instruções:

- 1. Esta atividade pode ser realizada individualmente ou em **até TRÊS** alunos (no máximo).
- 2. A defesa da implementação será realizada dia 23/08/2023, e a data final da postagem do relatório até às 18h59 do mesmo dia 23/08/2023. Defesa e/ou entrega em atraso não serão aceitas.
- A implementação poderá ser realizada em qualquer linguagem de programação, sendo que o código deverá ser entregue (preferencialmente link do GITHUB) no AVA ou Material didático e apresentado.
- 4. Se forem identificados trabalhos com grau de similaridade que caracterize cópia ou adaptação (autorizadas ou não pelos seus autores originais), a nota dos grupos será a nota de um trabalho dividida pelo número de grupos que entregou esses trabalhos similares.

ATIVIDADE

Elaborar um programa que, mediante a entrada das seguintes informações de duas organizações diferentes (Organização A e Organização B):

- Número de ciclos de cada formato de instrução do RISC-V;
- Tempo de relógio (Clock); e
- Arquivo de memória de instrução (ROM) em linguagem de máquina (binário ou hexadecimal).

Apresente os seguintes resultados:

- O número de ciclos totais gastos por cada programa em cada organização;
- Os ciclos por instrução (CPI) médio para o programa em cada organização;
- Qual organização teve o melhor desempenho e quão melhor foi o desempenho.

O programa deve conseguir classificar todas as instruções presentes na Figura 2.3 do Guia prático do RISC-V, apresentada, a seguir:

31	25	24	20	19	15	14	12	11 7	6	0	
imm[31:12]								rd	011011		U lui
imm[31:12]								rd	0010111		U auipc
imm[20 10:1 11							rd	1101111		J jal	
imm[11:0]			rsl		000		rd	1100111		I jalr	
	imm[12 10:5] rs2			rsl		000		imm[4:1 11]	1100011		B beq
imm[12]1		rs2		rsl		001		imm[4:1 11]	110001		B bne
	imm[12 10:5]		2	rsl		100		imm[4:1 11]	1100011		B blt
	m[12 10:5] rs2			rsl		101		imm[4:1 11]	1100011		B bge
imm[12]1				rs1 rs1		110		imm[4:1 11]	110001		B bltu
	imm[12 10:5]		rs2			111		imm[4:1 11]	110001		B bgeu
imm[11:0]			rsl		000		rd	000001		I lb	
imm[11:0]			rsl		001		rd	000001		I lh	
imm[11:0]			rs1		010		rd	000001		I lw	
imm[11:0]			rsl		100		rd	000001		I lbu	
imm[11:0]			rsl		101		rd	000001		I lhu	
imm[11:	_	rs2		rsl		000		imm[4:0]	010001		S sb
imm[11:		rs2		rsl		001		imm[4:0]	010001		S sh
imm[11:		rs2	2	rsl		010		imm[4:0]	010001		S sw
imm[11:0]			rsl		000		rd	001001		I addi	
imm[11:0]			rsl		010		rd	001001		I slti	
imm[11:0]			rsl		011		rd	001001		I sltiu	
imm[11:0]			rsl		100		rd	001001		I xori	
imm[11:0]			rsl		110		rd	001001		I ori	
imm[11:0]			rsl		Ш		rd	001001	1	I andi	
000000	0	shar	nt	rsl		001		rd	001001	1	I slli
000000	0	shar	nt	rsl		101		rd	001001	1	I srli
010000	0100000		shamt			101		rd	001001	1	I srai
0000000		rs2		rsl		000		rd	0110011		R add
0 <mark>1</mark> 00000			rs2			000		rd	0110011		R sub
0000000		rs2		rsl		001		rd	0110011		R sll
000000		rsz		rsl		010		rd	011001		R slt
0000000		rs2		rsl		011		rd	0110011		R sltu
0000000		rs2		rsl		100		rd	011001		R xor
0000000		rs2		rsl		101		rd	011001		R srl
0100000		rs2		rsl		101		rd	011001		R sra
0000000		rs2		rsl		110		rd	0110011		R or
0000000 rs2		2	rsl		111		rd	011001		R and	
0000	pre	_	ucc	00000		000		00000	000111		I fence
0000	000		000	00000)	001		00000	000111	1	I fence.i
00000000000			00000		000		00000	111001		I ecall	
00000000001				00000)	000	_	00000	111001		I ebreak
csr			rsl		001		rd	111001		I csrrw	
csr			rsl		010		rd	111001		I csrrs	
csr			rsl		011		rd	111001		I csrrc	
csr			zimn	1	101		rd	111001		I csrrwi	
csr			zimn	1	110		rd	111001		I csrrsi	
csr			zimn	1	111		rd	111001	1	I csrrci	

VALIDAÇÃO

Para a validação, serão disponibilizados os códigos para teste no AVA da disciplina além disso serão utilizados códigos inéditos a serem utilizados para validação no dia da apresentação. Esses códigos serão gerados pelo RARS (dump file) e editados para que possua comportamento sequencial. Não sendo necessário, nesse momento, simular possíveis desvios ocorridos no programa.