

Universidade do Vale do Itajaí Escola do Mar, Ciência e Tecnologia NEI (Núcleo de Eletivas Interescolas)

Circuitos Digitais

1378)

Parte 1 do projeto final

Data de entrega: 07/12/2022. (até 19:00)

Modalidade: em TRIOS.

Descrição:

Implemente um circuito que permita selecionar 2 registradores em um banco de registradores (parte_1) e os mande para uma ULA (and, or, soma, subtração) e o resultado dessa ULA deverá ser salvo em um registrador desse mesmo banco

- Implementar o banco de registradores (concluído na parte_1)
- Implementar uma ULA de 8 bits que permita escolher uma das seguintes operações: and, or, soma, subtração;
- Fazer operações da ULA com as saídas (A e B do banco de registradores)
- Salvar o resultado da ULA em um registrador


Requisitos:

Todos os elementos do trabalho devem ser construídos a partir de portas lógicas básicas, ou seja, não devem ser utilizados blocos prontos do **LogiSim**, é permitido utilizar os blocos construídos nas aulas anteriores.


ALERTA: antes de começar lembre-se que quando for acrescentar qualquer circuito ele não pode ter espaços ou caracteres especiais, se não fizer isso o projeto não vai funcionar de jeito nenhum.

Passo a Passo:


1. Abra o projeto em que foi feita a parte_1




2. Faça um circuito somador completo




3. Faça um circuito somador/subtrator de 8 bits utilizando o somador completo feito no passo 2




4. Faça uma ULA que receba 2 entradas de 8 bits e informe o resultado na saída conforme a seguinte seleção:



5. Faça um circuito que conecte as saídas da parte_1 as entradas da ULA criada no passo 4



6. Permita que o resultado da ULA seja salvo no banco de registradores (parte_1) concluindo assim a parte 2



Se você concluiu o passo 6, saiba que você implementou o mesmo método de operações aritméticas presentes na maior parte dos processadores existentes, por exemplo, esse mesmo circuito existe no seu celular.

Você verá mais sobre isso na disciplina de Arquitetura de processadores.