Conjuntos de Instruções de Arquitetura BIP

Introdução

(VIEIRA; RAABE; ZEFERINO, 2009)

A escolha de processadores para o ensino da lógica de programação e de conceitos de arquitetura de computadores deve facilitar o estabelecimento de relações entre:

- >Abstrações lógicas necessárias à programação.
- >Implementação dessas abstrações em hardware.

Os modelos de processadores tipicamente utilizados são muito abstratos e dificultam o estabelecimento dessas relações.

Processadores BIP

(VIEIRA; RAABE; ZEFERINO, 2009)

Discussões entre professores na UNIVALI levaram à concepção de uma família de processadores com arquitetura simplificada.

Esta família é composta por uma série de processadores denominados BIP (Basic Instruction-set Processor).

Foi desenvolvida pelos pesquisadores do Grupo de Sistemas Embarcados e Distribuídos da Universidade do Vale do Itajaí (UNIVALI).

Conjunto de Instruções

Um conjunto de instruções refere-se ao conjunto de todas as instruções reconhecidas por um computador.

Uma instrução indica ao processador uma sequência de micro-operações que deverá ser executada.

De acordo com seu propósito e formato, as instruções podem ser classificadas como:


- Instruções de transferência de dados
- Instruções aritméticas e lógicas
- Instruções de desvio (condicional ou incondicional)
- Instruções de teste (ou de comparação)

- BIP I Inclui instruções aritméticas e de acesso às variáveis armazenadas na memória de dados.
- **BIP II** Adiciona instruções de desvio, oferecendo suporte para estruturas de controle.
- BIP III Inclui instruções de lógica, suportando operações bit-a-bit.
- BIP IV Acrescenta suporte para operações de entrada e saída, sub-rotinas com passagem de parâmetros, deslocamento lógico e manipulação de vetores.

Características	BIP I	BIP II	BIP III	BIP IV
Instruções de transferência	X	X	X	X
Instruções de aritmética	X	X	X	Χ
Instruções de controle	X	X	X	X
Instruções de desvio		X	X	Χ
Operações bit-a-bit			X	X
Operações de E/S				Χ
Manipulação de vetores				X
Suporte a sub-rotinas				Χ
Deslocamento lógico				X

Organização dos processadores BIP

A organização do BIP I utiliza a estrutura Harvard, com memórias separadas para dados e instruções.



Processador BIP I




Figura 3. Organização do processador BIP I

Fonte: Zeferino (2007)

Processador BIP II





Figura 4. Organização do Processador BIP II

Fonte: Pereira (2008)

Processador BIP IV




A arquitetura do BIP possui um conjunto restrito de instruções com poucos modos de endereçamento.

Todas as instruções são baseadas no formato:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
(Cód.	Ope	ração						Ор	eran	do				
-			_												

- 5 bits para o código de operação, o que permite implementar até 32 instruções; e
- 11 bits reservados para o operando, o que possibilita representar até 2048 posições de endereçamento ou qualquer constante com valores entre -1024 até +1023

Exemplo: **LDI 5** carrega o valor do operando imediato 5 no registrador acumulador.



Endereço	Valor
1000	40
1001	
1002	

Exemplo: STO 1001 armazena o conteúdo do registrador acumulador no endereço 1001 de memória.

	ACC	5
Endereço	Valor	
1000	40	
1001	5	1
1002		

Exemplo: LD 1000 carrega o valor armazenado na posição 1000 de memória no registrador acumulador.

	ACC 40	
Endereço	Valor	
1000	40	
1001	5	

Exemplo: ADD 1001 carrega o valor armazenado na posição 1001 de memória e soma com o valor armazenado no registro acumulador.

	ACC 45	
Endereço	Valor	
1000	40	
1001	5	

Instruções de controle

HLT (halts) - Desabilita a atualização do PC.

2

PC

Endereço	Instrução
0	LDI 1
1	STO 1001
2	LD4
•••	•••

Memória de programa


Instruções de armazenamento

LD (load) - Carrega um valor armazenado em uma posição de memória indicada pelo operando para o registrador ACC.

LDI (*load immediate*) - Carrega o valor de um operando imediato para o registrador ACC.

STO (*store*) - Armazena o conteúdo do ACC em uma posição da memória indicada pelo operando.

Instruções de armazenamento



Instruções aritméticas

ADD - O valor do registrador ACC é somado com o valor armazenado na posição de memória indicado pelo campo operando e o resultado armazenado no ACC.

ADDI (*immediate*) - O valor do registrador ACC é somado com o valor operando imediato e o resultado armazenado no ACC.

SUB - O valor do registrador ACC é subtraído pelo valor armazenado na posição de memória indicado pelo campo operando e o resultado armazenado no ACC.

SUBI (*immediate*) - O valor do registrador ACC é subtraído pelo valor do operando imediato e o resultado armazenado no ACC.

Instruções de desvio

JMP (jump) - Atualiza o valor do PC com o valor do campo operando, ou seja, realiza um desvio incondicional.

BEQ (*branch equal*) - Atualiza o valor do PC com o valor do campo operando caso o resultado da operação anterior na ULA foi <u>zero</u>.

BNE (branch non-equal) - Atualiza o valor do PC com o valor do campo operando caso o resultado da operação anterior na ULA tenha sido diferente de zero.

Instruções de desvio

BGT (branch greater than) - Atualiza o valor do PC com o valor do campo operando caso o resultado da operação anterior na ULA tenha sido maior que zero.

BGE (branch greater equal) - Atualiza o valor do PC com o valor do campo operando caso o resultado da operação anterior na ULA tenha sido maior ou igual a zero.

BLT (branch less than) - Atualiza o valor do PC com o valor do campo operando caso o resultado da operação anterior na ULA tenha sido menor que zero.

BLE (branch less equal) - Atualiza o valor do PC com o valor do campo operando caso o resultado da operação anterior na ULA tenha sido menor ou igual a zero.

Lógicas - NOT, AND, ANDI, OR, ORI, XOR, XORI

Deslocamento lógico - SLL, SRL

Manipulação de vetor - LDV, STOV

Suporte a procedimentos - CALL, RETURN

Portugol

```
procedimento principal()
declaracoes
  inteiro x
inicio
 x<-1
  se (2 = 2) entao
   x < -30
 fimse
fim
```

```
.data
 x:0
.text
PRINCIPAL:
 LDI
 STO x
 LDI 2
 STO 1000
 LDI
 STO 1001
 LD
      1000
 SUB 1001
 BNE FIMSE1
 LDI
      30
 STO
      Х
FIMSE1:
 HLT
       0
```

Portugol

```
procedimento principal()
declaracoes
  inteiro x
inicio
 x<-1
  se (2 = 2) entao
   x < -30
 fimse
fim
```

```
.data
 x:0
.text
PRINCIPAL:
 LDI
 STO x
 LDI 2
 STO 1000
 LDI 2
 STO 1001
 LD
      1000
 SUB 1001
 BNE FIMSE1
 LDI
      30
 STO
      Х
FIMSE1:
 HLT
       0
```

Portugol

```
procedimento principal()
declaracoes
 inteiro x
inicio
 x<-1
 se (2 = 2) entao
   x < -30
 fimse
fim
```

```
.data
 x:0
.text
PRINCIPAL:
 LDI
 STO x
               Armazena os
 LDI
               valores a
 STO 1000
               serem
 LDI
               comparados
 STO
     1001
 LD
       1000
 SUB
     1001
 BNE FIMSE1
 LDI
       30
 STO
       X
FIMSE1:
 HLT
       0
```

Portugol

```
procedimento principal()
declaracoes
 inteiro x
inicio
 x<-1
 se (2 = 2) entao
   x < -30
 fimse
fim
```

```
.data
 x:0
.text
PRINCIPAL:
 LDI
 STO x
 LDI
 STO 1000
 LDI
               Se #1000-#1001
 STO 1001
               for diferente de
 LD 1000
 SUB 1001
               zero, vai para
 BNE FIMSE1
               fimse
 LDI
       30
 STO
       X
FIMSE1:
 HLT
       0
```

Portugol

```
procedimento principal()
declaracoes
 inteiro x
inicio
 x<-1
 se (2 = 2) entao
   x < -30
 fimse
fim
```

```
.data
 x:0
.text
PRINCIPAL:
 LDI
 STO x
 LDI 2
 STO 1000
 LDI
 STO 1001
 LD
      1000
 SUB
     1001
                Senão executa
 BNE FIMSE1
                a próxima
 LDI
      30
 STO
      X
                instrução
FIMSE1:
 HLT
       0
```





Figura 4. Organização do Processador BIP II

Fonte: Pereira (2008)

SUB	Subtract			
Sintaxe:	SUB operand			
Descrição:	O valor do registrador ACC é subtraído pe memória indicado pelo campo operand e			
Opcode:	00110			
Status:	Z e N são afetados por esta operação			
PC:	PC ← PC + 1			
Operação:	ACC ← ACC - Memory[operand]			

BEQ	Branch Equal			
Sintaxe:	BEQ operand			
Descrição:	Atualiza o valor do PC com o valor do cam operação anterior na ULA foi zero.			
Opcode:	01000			
Status:	Nenhum bit é afetado			
PC:	Se (STATUS.Z=1) então PC ← endereço Se não PC ← PC + 1			
Operação:	Nenhuma Operação Realizada			


Ambiente Bipide 3.0



www.bipide.com.br

Atividade

Compilar os exemplos em Portugol disponíveis no Bipide e analisar, através do simulador, a execução dos códigos assembly gerados.



Referências

- 1. VIEIRA, Paulo Viniccius; RAABE, André Luís Alice; ZEFERINO, Cesar Albenes. Bipide: Ambiente de Desenvolvimento Integrado para Utilização dos Processadores BIP no Ensino de Programação. In: XX Simpósio Brasileiro de Informática na Educação, 2009, Florianópolis. Anais do XX Simpósio Brasileiro de Informática na Educação, 2009. v. 1.
- 2. www.bipide.com.br