

Laboratório de Sistemas Embarcados e Distribuídos

Aritmética Computacional Parte II

Revisão	Data	Responsável	Descrição
0.1	03/2016	Prof. Cesar Zeferino	Primeira versão
0.2	04/2017	Prof. Cesar Zeferino	Atualização do modelo

Observação: Este material foi produzido por pesquisadores do Laboratório de Sistemas Embarcados e Distribuídos (LEDS – Laboratory of Embedded and Distributed Systems) da Universidade do Vale do Itajaí e é destinado para uso em aulas ministradas por seus pesquisadores.

Objetivo

 Conhecer o projeto de unidades de lógica e de aritmética utilizadas em processadores

Conteúdo

- Construção de uma Unidade Aritmética Lógica
- Multiplicação
- Divisão
- Multiplicação e divisão no MIPS

Bibliografia

- □ PATTERSON, David A.; HENNESSY, John L. Abstrações e tecnologias computacionais. *In*: ______. **Organização e projeto de computadores**: a interface hardware/software. 4. ed. Rio de Janeiro: Campus, 2014. cap. 3. Disponível em: http://www.sciencedirect.com/science/article/pii/B9788535235852000032. Acesso em: 25 abr. 2017.
- Edições anteriores
 - Patterson & Hennessy (2000, p. 134-160)
 - □ Patterson & Hennessy (2005, p. 132-142)

Operações aritméticas

□ ADD: S = A + B

 \square SUB: S = A - B = A + (B' + 1)

Complemento de 2

Operações lógicas

()	R	


Α	В	S
0	0	0
0	1	0
1	0	0
1	1	1

Α	В	S
0	0	0
0	1	1
1	0	1
1	1	1


Blocos construtivos

Portas lógicas AND, OR e NOT

Multiplexador



Somador completo de 1 bit




$$c_{out} = a b + a c_{in} + b c_{in}$$

 $sum = a xor b xor c_{in}$


□ UAL de 1 bit

Operações: AND, OR e ADD



■ UAL de 32 bits

Operações: AND, OR e ADD




■ UAL de 1 bit com subtração

Incluindo a inversão de B podemos suportar a operação SUB, pois


$$A - B = A + B' + 1$$

+1 é definido fazendo atribuindo 1 ao Carryln do bit 0



UAL de 1 bit com suporte a operação NOR

□ Incluindo a inversão de A podemos suportar a operação NOR porque A' and B'= (A' and B')" = (A or B)




- Incluindo suporte à instrução SLT
 - □ slt rd, rs, rt # rd 1, se rs < rt (teste feito com subtração) # rd 0, se rs >= rt

- Como implementar
 - Subtrair rs e rt (ou seja A B)
 - Se (rs) < (rt) o resultado da subtração será negativo e o bit de sinal será igual a 1, fazer (rd) ← 1
 - Se (rs) >= (rt) o resultado da subtração será positivoe o bit de sinal será igual a 0, fazer (rd) ← 0
 - 3. Ou seja, fazer A B e atribuir o bit de sinal da UAL do bit mais significativo ao resultado da UAL do bit menos significativo

Incluindo suporte à instrução SLT


□ slt rd, rs, rt # rd 1, se rs < rt (teste feito com subtração) # rd 0, se rs >= rt

UAL do bit mais significativo




Incluindo suporte à instrução SLT

- □ A saída set do bit mais significativo (bit 31) é o ligada no bit de sinal do somador dessa UAL
- □ Fazendo: Less(0) = Set
- \Box Se A B < 0
 - Set = 1
 - \square Less(0) = Set = 1
 - □ Resultado = 000...0001
- \square Se A B >= 0
 - □ Set = 0
 - \square Less(0) = Set = 0
 - ☐ Resultado = 000...0000



Detecção de overflow

Circuito adicional na UAL do bit mais significativo




- □ Teste de igualdade (para instruções BEQ e BNE)
 - □ Como detectar se dois números A e B são iguais?
 - 1. Fazer A B
 - 2. Se A = B, Resultado = 0
 - Como detectar se Resultado = 0?
 - 1. Usar uma operação lógica que resulte 1 apenas quando todos as entradas forem iguais a 0
 - 2. Solução:

NOR

A	В	S
0	0	1
0	1	0
1	0	0
1	1	0

□ Teste de igualdade (para instruções BEQ e BNE)




Princípio da multiplicação

Multiplicando $1000_{(10)}$ Multiplicador $\frac{x}{1001_{(10)}}$ $\frac{0000}{0000}$ Produto $1001000_{(10)}$


- O número de dígitos do produto é maior que os do multiplicando e do multiplicador
- Como implementar em hardware?


- Hardware de multiplicação (primeira versão)
 - Caminho de dados



Hardware de multiplicação (primeira versão)

Controle






□ Hardware de multiplicação (primeira versão)

Exemplo

Iteration	Step	Multiplier	Multiplicand	Product
0	Initial values	0011	0000 0010	0000 0000
1	1a: 1 ⇒ Prod = Prod + Mcand	0011	0000 0010	0000 0010
	2: Shift left Multiplicand	0011	0000 0100	0000 0010
	3: Shift right Multiplier	0001	0000 0100	0000 0010
2	1a: 1 ⇒ Prod = Prod + Mcand	0001	0000 0100	0000 0110
	2: Shift left Multiplicand	0001	0000 1000	0000 0110
	3: Shift right Multiplier	0000	0000 1000	0000 0110
3	1: 0 ⇒ No operation	0000	0000 1000	0000 0110
	2: Shift left Multiplicand	0000	0001 0000	0000 0110
	3: Shift right Multiplier	0000	0001 0000	0000 0110
4	1: 0 ⇒ No operation	0000	0001 0000	0000 0110
	2: Shift left Multiplicand	0000	0010 0000	0000 0110
	3: Shift right Multiplier	0000	0010 0000	0000 0110


- Hardware de multiplicação (versão refinada*)
 - Caminho de dados



^{* 3}ª versão da 2ª edição do livro texto

Hardware de multiplicação (versão refinada)

Controle



Hardware de multiplicação (versão refinada)

Multiplicando

Produto


64 bits

ALU de 32 bits

32 bits

Deslocar à direita

Escrever




- □ Hardware de multiplicação (versão refinada)
 - Exemplo

Iter.	Passo	Multiplicand o	Produto
0	Valores iniciais	0010	0000 0011
1	1a: 1 => Produto = Produto + Multiplicando	0010	0010 0011
	2 : Deslocamento à direita do Produto	0010	0001 0001
2	1a: 1 => Produto = Produto + Multiplicando	0010	0011 0001
	2 : Deslocamento à direita do Produto	0010	0001 1000
3	1a: 0 => Nenhuma operação	0010	0001 1000
	2 : Deslocamento à direita do Produto	0010	0000 1100
4	1a: 0 => Nenhuma operação	0010	0000 1100
	2 : Deslocamento à direita do Produto	0010	0000 0110


Multiplicador rápido (multiplicação paralela)

□ Ao invés de usar um único somador de 32 bits 31 vezes, esse hardware desenrola o loop para usar 31 somadores e depois os organiza para minimizar o atraso



Princípio da divisão


- □ Hardware de divisão (primeira versão)
 - Caminho de dados



4 Divisão

□ Hardware de divisão (primeira versão)

Controle



Start 4 Divisão 1. Subtract the Divisor register from the Remainder register and place the Hardware de divisão result in the Remainder register Remainder ≥ 0 Remainder < 0 Test Remainder 2a. Shift the Quotient register to the left, 2b. Restore the original value by adding setting the new rightmost bit to 1 the Divisor register to the Remainder register and placing the sum in the Remainder register. Also shift the Quotient register to the left, setting the new least significant bit to 0 Divisor Shift right 3. Shift the Divisor register right 1 bit 64 bits No: < 33 repetitions Quotient 33rd repetition? 64-bit ALU Shift left |-32 bits Yes: 33 repetitions Remainder Control Write test Done 64 bits

4 Divisão


□ Hardware de divisão (primeira versão)

Exemplo

Iteration	Step	Quotient	Divisor	Remainder
0	Initial values	0000	0010 0000	0000 0111
	1: Rem = Rem - Div	0000	0010 0000	1110 0111
1	2b: Rem $< 0 \implies$ +Div, sll Q, Q0 = 0	0000	0010 0000	0000 0111
5/603	3: Shift Div right	0000	0001 0000	0000 0111
	1: Rem = Rem - Div	0000	0001 0000	111 0111
2	2b: Rem $< 0 \Rightarrow +Div$, sll Q, Q0 = 0	0000	0001 0000	0000 0111
	3: Shift Div right	0000	0000 1000	0000 0111
	1: Rem = Rem - Div	0000	0000 1000	①111 1111
3	2b: Rem $< 0 \Rightarrow +Div$, sll Q, Q0 = 0	0000	0000 1000	0000 0111
	3: Shift Div right	0000	0000 0100	0000 0111
	1: Rem = Rem - Div	0000	0000 0100	0000 0011
4	2a: Rem $\geq 0 \Rightarrow$ sll Q, Q0 = 1	0001	0000 0100	0000 0011
	3: Shift Div right	0001	0000 0010	0000 0011
	1: Rem = Rem - Div	0001	0000 0010	0000 0001
5	2a: Rem $\geq 0 \Rightarrow$ sll Q, Q0 = 1	0011	0000 0010	0000 0001
	3: Shift Div right	0011	0000 0001	0000 0001

4 Divisão

- □ Hardware de divisão (versão refinada)
 - Caminho de dados



5 Instruções de multiplicação e de divisão no MIPS

- Multiplicação no MIPS
 - □ 2 instruções com e sem sinal (mult e multu)
 - □ 2 registradores de 32 bits (Hi e Lo) para armazenar os 64 bits do produto o resultado é mantido no registrador Lo
 - 2 instruções para copiar o conteúdo dos registradores (mflo e mfhi)
- Divisão no MIPS
 - □ 2 instruções com e sem sinal (div e divu)
 - Registrador Lo recebe o quociente
 - □ Registrador Hi recebe o resto

5 Instruções de multiplicação e de divisão no MIPS

- Overflow
 - O MIPS não detecta o overflow
 - É de responsabilidade do software determinar se ocorreu overflow
 - Multiplicação sem sinal: Hi = 0
 - Multiplicação com sinal: Hi = sinal do Lo
- Divisão por zero
 - □ O software tem que analisar o divisor (=0)

5 Instruções de multiplicação e de divisão

Categoria	Instrução	Exemplo	Significado
	Multiplicação	mult \$s2, \$s3	Hi, Lo = \$s2 x \$s3
	Multiplicação sem sinal	multu \$s2, \$s3	Hi, Lo = \$s2 x \$s3
	Divisão	div \$s2, \$s3	Lo = \$s2 / \$s3 # quociente
			Hi = \$s2 mod \$s3 # resto
Aritmética	Divisão sem sinal	divu \$s2, \$s3	Lo = \$s2 / \$s3 # quociente s/s
			Hi = \$s2 mod \$s3 # resto
	Mover do Hi	mfhi \$s1	\$s1 = Hi
	Mover do Lo	mflo \$s1	\$s1 = Lo