UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL INSTITUTO DE INFORMÁTICA DISCIPLINA: SISTEMAS DIGITAIS

Prof. Fernanda Lima Kastensmidt

2022-1

Trabalho 1 – Sistemas Digitais - Individual

Projeto do Processador Neander em VHDL

Aluno: Matheus Almeida Silva - 00316326

O computador NEANDER foi criado com intenções didáticas pelo prof. Raul Weber da UFRGS. Neste site há referencias e link para o simulador: http://www.dcc.ufrj.br/~gabriel/neander.php

O objetivo deste trabalho de SD é implementar o NEANDER usando a linguagem de descrição de hardware VHDL, simular esse circuito em um simulador lógico sem atraso, depois realizar a síntese lógica, mapeamento tecnológico, posicionamento e roteamento para um FPGA, realizar a simulação com atraso e prototipar o processador em uma placa de prototipação.

- 1) Deve-se inserir a instrução de Subtração (SUB) conforme os modo de operandos da instrução ADD e a instrução de XOR conforme o modelo de instrução da AND.
- 2) Programas a serem implementado no NEANDER na memoria embarcada BRAM (descreva .coe para inicializar a BRAM)
 - 1) Soma de duas matrizes A e B 3x3 com dados de 8 bits, onde os dados das matrizes estão armazenados em memoria
 - 2) Multiplicação de dois valores A e B por soma sucessiva
 - 3) Programa a ser definido pelo aluno que use as instruções de subtração com no mínimo 10 instruções no total.
 - 4) Programa que use a instrução de XOR com no mínimo 10 instruções no total.
- ** IMP: o endereço 0 da BRAM deve ter a instrução NOP. Logo a primeira instrução do programa estará no endereço 01 de BRAM.

TEMPLATE DE ENTREGA E APRESENTAÇÃO:

1) Descrição do trabalho

O trabalho consiste em uma implementação do NEANDER utilizando a ferramenta ISE da Xilinx para descrever em VHDL o computador. Conforme a especificação do trabalho, foram adicionadas duas operações extras ao NEANDER original, sendo elas a operação XOR, com funcionalidade semelhante a AND existente e uma operação SUB de subtração, similar a ADD. O datapath do NEANDER foi implementado previamente conforme a Parte 1 do trabalho e foram utilizados 4 programas de testes para a simulação posterior.

A descrição em VHDL recebeu como entrada os valores de clock e reset e tem como saída os sinais N, Z e a saída de dados que vai para a memória. A memória foi implementada como uma BRAM single port, de widht 8 e depth 256 conforme o computador original.

Para a Unidade de Controle se fez uma máquina de estados, com 10 estados, foram utilizados dois process a fim de otimizar o código, sendo um deles responsável por preservar o estado atual e prosseguir para o próximo e outro process para a implementação dos sinais de cada estados.

2) VHDL completo do Neander

```
-- Sistemas Digitais Para Computadores A
-- Matheus Almeida Silva - 00316326
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;
use IEEE.std_logic_unsigned.ALL;
use IEEE.std logic arith.ALL;
entity neander is
  Port ( clk: in STD_LOGIC;
      rst: in STD LOGIC;
                         Z : out STD_LOGIC;
                         N: out STD LOGIC;
                         outputData : out STD_LOGIC_VECTOR (7 downto 0));
end neander;
architecture Behavioral of neander is
COMPONENT memory
PORT (
  clka: IN STD_LOGIC;
  wea : IN STD_LOGIC_VECTOR(0 DOWNTO 0);
  addra : IN STD_LOGIC_VECTOR(7 DOWNTO 0);
```

```
dina: IN STD_LOGIC_VECTOR(7 DOWNTO 0);
  douta : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)
);
END COMPONENT;
-- Mux
signal selMux: std_logic :='0';
signal outputMux: STD LOGIC VECTOR (7 downto 0);
--Decod
signal instruction: STD LOGIC VECTOR(15 downto 0);
signal decod: STD_LOGIC_VECTOR(3 downto 0);
-- REM
signal cargaREM : std logic := '0';
signal regREM: STD_LOGIC_VECTOR(7 downto 0);
signal outputREM: STD_LOGIC_VECTOR(7 downto 0);
-- ULA
signal selULA: std_logic_vector (2 downto 0) := "001";
signal input1ULA: STD LOGIC VECTOR(7 downto 0);
signal input2ULA: STD_LOGIC_VECTOR(7 downto 0);
signal outputULA: STD_LOGIC_VECTOR(7 downto 0);
signal regULA: STD_LOGIC_VECTOR(7 downto 0);
-- PC
signal cargaPC, incPC: std_logic := '0';
signal regPC, outputPC: STD_LOGIC_VECTOR (7 downto 0);
--AC
signal cargaAC : std logic := '0';
signal inputAC: STD_LOGIC_VECTOR(7 downto 0);
signal outputAC: STD LOGIC VECTOR(7 downto 0);
--NZ
signal cargaNZ : std logic := '0';
signal regN: STD_LOGIC;
signal regZ: STD_LOGIC;
signal outputN: STD_LOGIC;
signal outputZ: STD_LOGIC;
--RI
signal cargaRI: std logic := '0';
signal inputRI: STD_LOGIC_VECTOR(7 downto 4);
signal outputRI: STD_LOGIC_VECTOR(7 downto 4);
-- Memoria
signal writeMem: STD_LOGIC_VECTOR(0 to 0) :="0";
signal outputMem: STD_LOGIC_VECTOR(7 downto 0);
-- Estados
type state type is (S0, S1, S2, S3, S4, S5, S6, S7, S8, S9);
signal state, nextState : state_type;
begin
--Memoria
mem: memory
PORT MAP (
```

```
clka => clk,
  wea => writeMem,
  addra => outputREM,
  dina => outputAC,
  douta => outputMem
 );
--Mux
process (selMux, outputPC, outputMem)
begin
  if (selMux = '0') then
     outputMux <= outputPC;</pre>
     outputMux <= outputMem;</pre>
  end if;
end process;
--PC
process (clk, rst)
begin
  if rst = '1' then
     regPC <= "00000000";
  elsif (clk'event and clk='1') then
     if (cargaPC='1') then
       regPC<= outputMem;</pre>
    elsif(incPC='1') then
       regPC \le regPC + 1;
     else
       regPC <= regPC;
     end if;
   end if:
end process;
outputPC <= regPC;
--REM
process(clk, rst)
begin
  if rst='1' then
     regREM <= "00000000";
  elsif (clk'event and clk='1') then
     if (cargaREM ='1') then
                             regREM <= outputMux;</pre>
     else
                             regREM<= regREM;
     end if;
  end if;
end process;
outputREM <= regREM;
```

```
--ULA
input1ULA <= outputAC;</pre>
input2ULA <= outputMem;</pre>
process(selULA, input1ULA, input2ULA)
begin
  case selULA is
    when "000" => regULA <= (input1ULA + input2ULA);
    when "001" => regULA <= (input1ULA AND input2ULA);
    when "010" => regULA <= (input1ULA OR input2ULA);
    when "011" => regULA <= (NOT input1ULA);
    when "100" => regULA <= input2ULA;
               when "101" => regULA <= (input1ULA - input2ULA);
               when "110" => regULA <= (input1ULA XOR input2ULA);
    when others \Rightarrow regULA \iff "000000000";
               end case;
end process;
outputULA <= regULA;
--AC
process (clk, rst)
begin
  if rst='1' then
    inputAC <= "00000000";
  elsif (clk'event and clk='1') then
    if (cargaAC='1') then
    inputAC <= outputULA;</pre>
    else
    inputAC <= inputAC;</pre>
    end if:
  end if:
end process;
outputAC <= inputAC;
--RI
process (clk, rst)
begin
  if rst='1' then
    inputRI<= "0000";
  elsif (clk'event and clk='1') then
    if (cargaRI='1') then
     inputRI <= outputMem(7 DOWNTO 4);</pre>
     inputRI <= inputRI;</pre>
```

```
end if:
  end if;
end process;
outputRI <= inputRI;
--NZ
process (clk, rst)
begin
  if rst='1' then
    regN <= '0';
    regZ \ll 0';
  elsif(clk'event and clk='1') then
                if (cargaNZ='1') then
                             if outputAC = "00000000" then
                                     regZ \ll '1';
                             else
                                     regZ \ll 0';
                             end if:
                             regN \le outputAC(7);
                end if:
  end if:
end process;
outputZ \le \text{reg}Z;
outputN \le regN;
--DECOD
decod <= outputRI (7 downto 4);
process(decod)
begin
  instruction <= "0000000000000000";
     case decod is
       when "0000" => instruction(0) <= '1'; --NOP
       when "0001" => instruction(1) <= '1'; --STA
       when "0010" => instruction(2) <= '1'; --LDA
       when "0011" => instruction(3) <= '1'; --ADD
       when "0100" => instruction(4) <= '1'; --OR
       when "0101" => instruction(5) <= '1'; --AND
       when "0110" => instruction(6) <= '1'; --NOT
       when "0111" => instruction(7) <= '1'; --NOP
       when "1000" => instruction(8) <= '1'; --JMP
       when "1001" => instruction(9) <= '1'; --JZ
       when "1010" => instruction(10) <= '1'; --JN
       when "1011" => instruction(11) <= '1'; --NOP
       when "1100" => instruction(12) <= '1'; --SUB
       when "1101" => instruction(13) <= '1'; --XOR
       when "1110" => instruction(14) <= '1'; --NOP
       when "1111" => instruction(15) <= '1'; --HLT
```

```
when others => instruction <= "0000000000000000";
     end case;
end process;
--FSM
process(rst, clk)
begin
  if rst = '1' then
     state \leq S0:
  elsif(clk'event and clk='1') then
     state <= nextState;</pre>
  end if;
end process;
-- UC
process(instruction, state, nextState, outputZ, outputN, outputMem)
begin
               cargaAC <='0';
               cargaNZ <='0';
               cargaPC <='0';
               selULA <="000";
               cargaRI <='0';
               incPC <= '0';
               writeMem <= "0";</pre>
               selMUX <= '0';
               cargaREM <='0';
       case state is
               when S0=>
                      cargaREM <='1';
                      nextState <=S1;</pre>
               when S1 = >
                      cargaREM <='0';
                      incPC<='1';
                      nextState <= S2;</pre>
               when S2=>
                      incPC<='0';
                      cargaRI <='1';
                      nextState<=S3;
               when S3 = >
                      incPC <='0';
                      cargaRI<='0';
                      if instruction(6) = '1' then --NOT
                              selULA <= "011";
                              cargaAC <= '1';
                              cargaNZ <='1';
```

```
nextState <= S0;
                       elsif(instruction(9) = '1' \text{ and } outputZ = '0') \text{ then}
                                                                             --JZ para Z=0
                               incPC <= '1';
                               nextState <=S0;</pre>
                       elsif(instruction(10) = '1' and outputN = '0') then
                                                                              --JN para =0
                               incPC <='1';
                               nextState <=S0;</pre>
                       elsif(instruction(0) = '1') then --NOP
                               nextState <= S0;
                       elsif(instruction(15) = '1') then --HALT
                               incPC <= '0';
                               nextState <= S9;</pre>
                       else
                               selMux \le '0';
                               cargaREM <= '1';
                               nextState <= S4;
                       end if:
               when S4 =>
                       selMux \le '0';
                       incPC <= '0';
                       cargaAC \le '0';
                       cargaNZ <='0';
                       cargaREM <= '0';
                       if(instruction(1) = '1' OR instruction(2) = '1' OR instruction(3) = '1' OR
instruction(4) = '1' OR instruction(5) = '1' OR instruction(12) = '1' OR instruction(13) = '1') then
                               incPC <= '1';
                       end if;
                       nextState <= S5;</pre>
               when S5 =>
               incPC <= '0';
                       if(instruction(1) = '1' OR instruction(2) = '1' OR instruction(3) = '1' OR
instruction(4) = '1' OR instruction(5) = '1' OR instruction(12) = '1' OR instruction(13) = '1') then
                               selMux <= '1';
                               cargaREM <= '1';
                               nextState <= S6;
                       else
                               cargaPC <= '1';
                               nextState <= S0;</pre>
                       end if;
               when S6 =>
                       incPC <= '0';
                       selMux <='0';
                       cargaREM <= '0';
                       cargaPC <='0';
                       nextState <= S7;
```

```
when S7 =>
                       if instruction(1) ='1' then
                                writeMEM <= "1";
                       elsif instruction(2) ='1' then
                                selULA <= "100";
                       elsif instruction(3) ='1' then
                                selULA <= "000";
                       elsif instruction(4) ='1' then
                                selULA <= "010";
                       elsif instruction(5) = '1' then
                                selULA <= "001";
                       elsif instruction(12) ='1' then
                                selULA <= "101";
                       elsif instruction(13) ='1' then
                                selULA <= "110";
                       end if:
                       if instruction(1) = '1' then
                                nextState <= S0;</pre>
                       else
                                cargaAC <= '1';
                                cargaNZ <= '1';
                                nextState <= S0;</pre>
                       end if;
                when S9 =>
                       nextState <=S9;</pre>
                when others =>
                       nextState <= S0;
       end case;
end process;
Z \leq \text{output}Z;
N \le output N;
outputData <= outputMem;</pre>
end Behavioral;
```

3) Testbench VHDL completo

```
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;

-- Uncomment the following library declaration if using
-- arithmetic functions with Signed or Unsigned values
--USE ieee.numeric_std.ALL;


ENTITY neander_testbench IS
END neander_testbench;
```

```
ARCHITECTURE behavior OF neander_testbench IS
  -- Component Declaration for the Unit Under Test (UUT)
  COMPONENT neander
  PORT(
     clk: IN std_logic;
     rst : IN std_logic;
     Z:OUT std_logic;
     N:OUT std_logic;
     outputData : OUT std_logic_vector(7 downto 0)
     );
  END COMPONENT;
  --Inputs
 signal clk : std_logic := '0';
 signal rst : std_logic := '0';
       --Outputs
 signal Z : std_logic;
  signal N: std_logic;
  signal outputData : std_logic_vector(7 downto 0);
  -- Clock period definitions
  constant clk_period : time := 20 ns;
BEGIN
       -- Instantiate the Unit Under Test (UUT)
 uut: neander PORT MAP (
      clk => clk,
      rst => rst,
      Z \Rightarrow Z,
      N \Rightarrow N,
      outputData => outputData
     );
  -- Clock process definitions
  clk_process :process
 begin
              clk <= '0';
              wait for clk_period/2;
              clk <= '1';
              wait for clk_period/2;
  end process;
```

4) Explicação e descrição das aplicações em Assembly

Programa 1 – Soma de Matrizes 3x3

O primeiro programa consiste em uma soma de matrizes 3x3, sendo basicamente uma sequência de somas para os valores da matriz na memória, que estão dispostas como uma lista. Assim o primeiro valor(linha 1, coluna 1) da matriz m é somado com o primeiro valor da matriz n(linha 1, coluna 1) e armazenado na matriz r na mesma posição. Abaixo segue o código no Hidra e parte do coe resultante.



Programa 2 – Multiplicação Por Somas Sucessivas

O segundo programa consiste em uma multiplicação por somas sucessivas utilizando um loop e valores auxiliares de controle. Abaixo segue o código no Hidra e parte do coe resultante.



Programa 3 – Subtração de Matrizes 2x2

De maneira análoga ao programa 1, o programa 3 realiza a operação de subtração entre duas matrizes. Abaixo segue o código no Hidra e parte do coe resultante

```
F sub_matriz22.coe

1 memory_initialization_radix=10;

2 memory_initialization_vector=

3 0,

4 32,

5 128,

6 192,

7 137,

8 16,

9 136,

10 32,

11 129,

12 192,

13 133,

14 16,

15 137,

16 32,

17 130,

18 192,

19 134,

20 16,

21 138,

22 32,

23 131,

24 192,

25 135,

26 16,

27 139,

28 240,

29 0,

30 0,

31 0,

32 0,

33 0,

44 0,

55 0,

56 0,

57 0,

58 0,

58 0,

58 0,

58 0,

58 0,

58 0,

58 0,

58 0,

58 0,

58 0,

58 0,

58 0,

58 0,

58 0,
```


Programa 4 – Subtração e Xor de Matrizes 2x2


Praticamente igual ao Programa 3 com o detalhe de que após a operação de subtração é realizado um xor entre o valor resultante e o da matriz n. Abaixo segue o código no Hidra e parte do coe resultante.


```
🔳 subexor.ned - Hidra - PET Computação - UFRGS
Arquivo Máquina Exibir Ajuda
  1 ORG 0
  2 Inicio:
                 NOP
 4
5
6
7
8
9
10
11
12
13
14
15
16
17
                 LDA m1
                 SUB n1
XOR n1
                 STA r1
                 LDA m2
                 SUB n2
XOR n2
                 STA r2
                 LDA m3
                 SUB n3
                 XOR n3
                 STA r3
 18
19
LDA m4
                 SUB n4
                 XOR n4
                 STA r4
                 HLT
                                      ;Termina o programa
32 m4: db 3
33
34
35 n1: db 1
36 n2: db 1
37 n3: db 1
38 n4: db 1
 39
40
41 r1: db
42 r2: db
43 r3: db
44 r4: db
45
```

```
1 memory_initialization_radix=10;
    memory_initialization_vector=
    128,
    208,
    136,
    129,
    192,
    208,
    130,
    134,
    208,
    134,
    138,
    192,
    208,
    139,
    240,
    0,
```


5) Simulações sem e com atraso com detalhes e flechas mostrando inicio meio e final do programa e resultados













Programa 4 – Subtração e Xor de Matrizes 2x2





6) Dados de área, tempo de execução em ciclos de relógio e tempo em segundos deve ser apresentado dado um determinado clock usado.

Programa	Numero de Instruções	Tempo de execução em #	Tempo de
	Executadas	de ciclos de relógio (c.c.)	execução em
			Segundos
			(Neander
			operando a 50
			MHz)
Soma de	29	228	4560e-9s
matrizes			
Multiplicação	13	70	1440e-9s
por somas			
sucessivas			
Programa com	14	108	2160e-9s
SUB			
Programa com	18	140	2800e-9s
XOR			

Dados de Area do Neander

FPGA device: xc3s100e-5cp132

Numero de 4-LUTs: 102 Numero de ffps: 38 Numero de BRAM: 1 Numero de DSP: 1

Device Utilization Summary							
Logic Utilization	Used	Available	Utilization	Note(s)			
Number of Slice Flip Flops	38	1,920	1%				
Number of 4 input LUTs	102	1,920	5%				
Number of occupied Slices	59	960	6%				
Number of Slices containing only related logic	59	59	100%				
Number of Slices containing unrelated logic	0	59	0%				
Total Number of 4 input LUTs	109	1,920	5%				
Number used as logic	102						
Number used as a route-thru	7						
Number of bonded <u>IOBs</u>	12	83	14%				
Number of RAMB16s	1	4	25%				
Number of BUFGMUXs	1	24	4%				
Average Fanout of Non-Clock Nets	3.77						

7) (1 ponto extra) Se o Neander for prototipado na placa de prototipação, mostrar vídeos do funcionamento mostrando dados da memoria do Neander (debugger com memoria BRAM dual port, chaves para controlar os endereços de memória e display 7seg para mostrar os resultados).

Não implementado.			