



Disciplina: Laboratório de Sistemas Digitais

Professor: Ricardo de Oliveira Duarte

Estudantes: Igor Braga de Lima, Matheus Vinícius Freitas Oliveira dos Santos e Stéphanie Pereira Barbosa

Turma: PN5

Guia de aula: 03

ATIVIDADE TEÓRICA

1) Qual é o paradigma de codificação em VHDL?

O paradigma de codificação em VHDL é fundamentado no paralelismo e na concorrência, visando à descrição de hardware. Logo, devido a esses princípios, deve-se codificar em VHDL tendo em mente o circuito/sistema digital desejado e suspender a ideia de programação sequencial.

2) O que são declarações na linguagem VHDL?

Em geral, declarações podem ser consideradas ações executadas pelo processador. Em VHDL essas declarações são concorrentes.

3) O que são declarações concorrentes em VHDL?

Declarações concorrentes são similares às declarações em linguagem sequenciais, com a diferença da ordem de execução. As declarações concorrentes são executadas de modo a simular o paralelismo (execução de todas as declarações ao mesmo tempo) por um processador.

4) Qual é o operador de declaração concorrente de *signal* em VHDL?

"<="". É utilizado da seguinte forma:

<target> <= <expression>.

5) A ordem que os operadores de declaração concorrente de sinais em uma descrição VHDL importa na funcionalidade do circuito?

Como as declarações são executadas de forma concorrente em VHDL, a ordem não importa.

6) Para que serve um operador de declaração concorrente de *signal*?

Para indicar que a ação ocorre de forma simultânea, sem atraso em todas as declarações.

7) Cite todas as declarações concorrentes em VHDL estudada no capítulo do livro.

Signal assignment, process statement, conditional signal assignment e selected signal assignment.

8) Qual a ideia principal do funcionamento de uma declaração concorrente em VHDL?

A ideia é que assim que o valor do sinal de entrada for alterado, o de saída também sofrerá alteração, tal qual em um circuito físico.

9) Em qual situação que uma declaração condicional *when* deve ser usada?

Quando a afirmação tem um único alvo e pode ter mais de uma expressão associada. Ex.: <alvo> <= <expressão> when <condição> else <expressão> when <condição> else <expressão>;

10) A declaração condicional *when* é sequencial ou concorrente?

Concorrente.

11) Quando é que uma declaração condicional *when* é avaliada ou executada?

Sempre que ocorre uma mudança nos sinais condicionais.

12) Qual situação que uma declaração condicional *with select* deve ser usada?

Quando se quer seleccionar sinais mutuamente excludentes.

13) A declaração condicional *with select* é sequencial ou concorrente?

Concorrente.

14) Quando é que uma declaração condicional *with select* é avaliada ou executada?

Toda as vezes em que há uma mudança na expressão.

15) A declaração *Process* é sequencial ou concorrente?

Ela é concorrente com as outras declarações, mas dentro da declaração ela é sequencial.

ATIVIDADE PRÁTICA

1) Escolha uma das funções do exercício 1 da pág. 48 da referência principal do curso e implemente-o em VHDL.

A função escolhida foi: f) $F(A, B, C, D) = \sum(1,2)$

```

funcao1F.vhd > ...
1  -- Solução do exercício 1f usando atribuição de sinal concorrente.
2  -- 1-f)  $F(A, B, C, D) = \text{Somatório}(1,2)$ 
3
4  library ieee;
5  use ieee.std_logic_1164.all;
6
7  entity exercicio_1 is
8      port(A, B, C, D : in std_logic;
9           F : out std_logic);
10 end exercicio_1;
11
12 architecture funcao1F of exercicio_1 is
13 begin
14     F <= ((NOT A) AND (NOT B) AND (NOT C) AND D) OR ((NOT A) AND (NOT B) AND C AND (NOT D));
15 end funcao1F;

```


2) Escreva um *testbench* para a função em VHDL que você implementou.

```

tb_funcao1F.vhd > ...
1  -- Testbench da função 1f
2
3  library ieee;
4  use ieee.std_logic_1164.all;
5
6  entity tb_funcao1F is
7  end tb_funcao1F;
8
9  architecture teste of tb_funcao1F is
10     component exercicio_1 is
11         port(A, B, C, D : in std_logic;
12              F : out std_logic);
13     end component;
14
15     signal a, b, c, d, f: std_logic;
16     begin
17         instancia_somador: exercicio_1 port map(A => a, B => b, C => c, D => d, F => f);
18         a <= '0', '1' after 20 ns, '0' after 40 ns, '1' after 60 ns;
19         b <= '0', '1' after 10 ns, '1' after 30 ns, '0' after 50 ns;
20         c <= '0', '0' after 10 ns, '1' after 30 ns, '1' after 50 ns;
21         d <= '0', '1' after 10 ns, '0' after 30 ns, '0' after 50 ns;
22     end teste;

```

3) Compile e simule pelo Terminal do Visual Studio Code.



4) Escolha uma das funções do exercício 2 da pág. 48 da referência principal do curso e implemente-o em VHDL.

A função escolhida foi: d) $F(A, B, C, D) = \sum(1,2)$

Conditional:

```
funcao2D.vhd > ...
1  -- Solução do exercício 2d usando atribuição de sinal condicional.
2  -- 2-d) F(A, B, C, D) = Somatório(1,2)
3
4  library ieee;
5  use ieee.std_logic_1164.all;
6
7  entity exercicio_2Conditional is
8  |   port(A, B, C, D : in std_logic;
9  |   |   | F : out std_logic);
10 end exercicio_2Conditional;
11
12 architecture funcao2D of exercicio_2Conditional is
13 |   begin
14 |   |   F <= '1' when (A = '0' and B = '0' and C = '1' and D = '0') else
15 |   |   |   '1' when (A = '0' and B = '0' and C = '0' and D = '1') else
16 |   |   |   '0';
17 end funcao2D;
```

Selected:

```
funcao2D.vhd > ...
1  -- Solução do exercício 2d usando atribuição de sinal selecionado.
2  -- 2-d) F(A, B, C, D) = Somatório(1,2)
3
4  library ieee;
5  use ieee.std_logic_1164.all;
6
7  entity exercicio_2Selected is
8  |   port(A, B, C, D : in std_logic;
9  |   |   | F : out std_logic);
10 end exercicio_2Selected;
11
12 architecture funcao2D of exercicio_2Selected is
13 |   signal t_sig : std_logic_vector(3 downto 0);
14 |   begin
15 |   |   t_sig <= (A & B & C & D);
16 |   |   with (t_sig) select
17 |   |   |   F <= D when "0001",
18 |   |   |   |   C when "0010",
19 |   |   |   |   '0' when others;
20 end funcao2D;
```

5) Escreva um *testbench* para a função em VHDL que você implementou.

Conditional:


```
tb_funcao2D.vhd > ...
1  -- Testbench da função 2d
2
3  library ieee;
4  use ieee.std_logic_1164.all;
5
6  entity tb_funcao2D is
7  end tb_funcao2D;
8
9  architecture teste of tb_funcao2D is
10     component exercicio_2Conditional is
11         port(A, B, C, D : in std_logic;
12             F : out std_logic);
13     end component;
14
15     signal a, b, c, d, f: std_logic;
16     begin
17         instancia_somador: exercicio_2Conditional port map(A => a, B => b, C => c, D => d, F => f);
18         a <= '0', '1' after 20 ns, '0' after 40 ns, '1' after 60 ns;
19         b <= '0', '1' after 10 ns, '1' after 30 ns, '0' after 50 ns;
20         c <= '0', '0' after 10 ns, '1' after 30 ns, '1' after 50 ns;
21         d <= '0', '1' after 10 ns, '0' after 30 ns, '0' after 50 ns;
22     end teste;
```

Selected:

```
tb_funcao2D.vhd > ...
1  -- Testbench da função 2d
2
3  library ieee;
4  use ieee.std_logic_1164.all;
5
6  entity tb_funcao2D is
7  end tb_funcao2D;
8
9  architecture teste of tb_funcao2D is
10     component exercicio_2Selected is
11         port(A, B, C, D : in std_logic;
12             F : out std_logic);
13     end component;
14
15     signal a, b, c, d, f: std_logic;
16     begin
17         instancia_somador: exercicio_2Selected port map(A => a, B => b, C => c, D => d, F => f);
18         a <= '0', '1' after 20 ns, '0' after 40 ns, '1' after 60 ns;
19         b <= '0', '1' after 10 ns, '1' after 30 ns, '0' after 50 ns;
20         c <= '0', '0' after 10 ns, '1' after 30 ns, '1' after 50 ns;
21         d <= '0', '1' after 10 ns, '0' after 30 ns, '0' after 50 ns;
22     end teste;
```

6) Compile e simule pelo Terminal do Visual Studio Code.

Conditional:



Selected:

