
BCC 265 – Atividade Aberta 02

Suponha a necessidade de atuar sobre motores DC. Para tanto, apenas um motor deverá ser ativado por vez onde a sua seleção será feita por intermédio de uma palavra de seleção de dois *bits* (*bits* S_1 e S_0). Além da seleção do motor, o módulo também receberá uma palavra indicativa de velocidade composta por 4 *bits* (*bits* V_3 , V_2 , V_1 e V_0).

Externamente, cada motor terá a sua ligação feita através de um conversor digital-analógico (DAC) conforme ilustra a figura a seguir:



Na figura acima, tem-se:

- D0 a D7 \rightarrow entradas da palavra binária a ser convertida para analógica (D7 = MSB)
- LE \rightarrow sinal de habilitação (enable). Ligar no Vcc.
- Vout \rightarrow saída convertida. Neste caso, pode-se ligar diretamente ao motor. O outro terminal do motor liga-se ao terra (*GND*).
- VREF+ → tensão de referência para se realizar a conversão ("pólo positivo"). Pode-se ligar no *Vcc*
- VREF- → tensão de referência para se realizar a conversão ("pólo negativo"). Pode-se lihar no terra (*GND*).

Para controlar a velocidade do motor, o módulo de controle, a partir da palavra "V" (relativa à velocidade) fará o seguinte tratamento:

```
se V==0 então "Velocidade=0" else se V < 3 então "Velocidade 1" else se V < 8 então "Velocidade 2" else "Velocidade 3".
```

Como mencionado, os bits resultantes do tratamento de "V" serão ligados, externamente, à um DAC – cuja saída atuará no motor.

Para conseguir as referidas velocidades, as entradas do DAC deverão ser ligadas, respectivamente, às seguintes palavras: "00001111" (Velocidade 1), "00110011" (Velocidade 2) e "11000011" (Velocidade 3). A descrição "Velocidade=0" denota uma saída formada pela palavra "00000000". No Proteus, pode-se usar o 7485 como comparador de magnitude e o "DAC_8" como conversor digital-analógico.

Para ativar o motor, pode-se utilizar um "relé" (no Proteus, "relay" → "RLY-SPNO").

No Verilog, implementar o módulo de controle gerando-se apenas a palavra que será atribuída ao DAC externo a partir das entradas "S" (bits S_1 e S_0) e "V" (bits V_3 , V_2 , V_1 e V_0). Para essa atividade, o módulo de simulação também deverá ser implementado.