
meno: Matúš Vráblik

login: xvrabl05

Architektura navrženého obvodu (na úrovni RTL)

Schéma obvodu



Popis funkce

FSM postupne predáva signály CLOCK_CNT a BIT_CNT, ktoré sú ovplivnené aj výstupom z nich.


Návrh automatu (Finite State Machine) Schéma automatu

Legenda:

Stavy automatu: S1 (STARTING_BIT), S2 (D0_BIT), S3 (BIT), S4 (STOP_BIT)

- Vstupné signály: CLK,DIN,CLOCK_CNT,BIT_CNT

- Výstupy: DOUT_VLD,DOUT



Popis funkce

Automat začína v stave S1, po zmene stavu DIN na 0 sa mení stav na S2. Po dosiahnutí hranice CLOCK_CNT sa mení stav na S3, z ktorého sa dostane do stavu S4 keď BIT_CNT bude niesť hodnotu dľžky slova. Zo stavu S4 sa znova automat nastaví na S1 pri správnom signále DIN.

Snímek obrazovky ze simulací

