
IELS3012 Innvevde systemer

2025

Designøving 5: **Safe**

Problemstilling

Det skal designes og implementeres et kontrollsystem for en safe i VHDL. Implementasjonen skal demonstreres på et DE10-Lite FPGA-kort, med grensesnitt som vist i figur 1.



Figur 1: Grensesnitt for safe på DE10-lite.

Her brukes 7-segmentdisplayene på FPGA-kortet til å vise koden, videre brukes knapper og brytere for å kontrolle safen. Én led, LEDR0, brukes for å indikere om safen åpen eller lukket. En utdypende forklaring av safens funksjonalitet er vist i listen under:

- De fire 7-segmentdisplayene (HEX3-HEX0) skal vise et firesifret tall (0000–9999).

- Lysdioden (LEDR0) skal være på når safen er åpen, og av når safen er låst.
- Hvis knappet KEY1 trykkes inn, skal ett av sifrene (bestemt av kombinasjonen av bryterne SW1–SW2) økes med 1. Når tallet når 9, skal et nytt trykk på KEY1 gi 0.
- Når bryteren SW0 er i opp-posisjon, skal safen være låst. Hvis SW0 er i ned-posisjon, skal safen være åpen, men kun dersom den valgte koden er lik den hemmelige koden.
- Den hemmelige koden skal være tallet 4321 (HEX3 viser 4 og HEX0 viser 1). Det skal være enkelt å endre koden i VHDL-implementasjonen.
- Når trykknappen KEY0 trykkes, skal safen settes i en reset-tilstand.
- Når bryteren SW9 er i opp-posisjon, skal den hemmelige koden vises på 7-segmentdisplayene. Når SW9 er i ned-posisjon, skal tallene safen er stilt inn på vises.
- Etter reset skal safen være åpen (LEDR0 skal være på) og 7-segment displayet skal vise tallet 0000.

Testbenken som er laget for systemet reflekterer funksjonaliteten beskrevet over. De forskjellige inn- og utgangssignalene til systemet er beskrevet i tabell 1.


Tabell 1: Signalbeskrivelse for safe-prosjektet

Signalnavn	**I/O**	**# Bits**	**Beskrivelse**
clk	I	1	Klokkesignal (50 MHz)
rst_n	I	1	Reset-signal (KEY0), aktivt lav
incr_key	I	1	Trykknapp for å øke verdi (KEY1), aktivt lav
sw0	I	1	Bryter for å åpne/lukke safen (SW0), 1 = lukket, 0 = åpen dersom innstilt tall er lik hemmelig kode
seg_sel	I	2	Brytere for å velge hvilket siffer som skal økes (SW1 og SW2): SW2 SW1 0 0 HEX0 (Siffer 1) 0 1 HEX1 (Siffer 2) 1 0 HEX2 (Siffer 3) 1 1 HEX3 (Siffer 4)
sw9	I	1	Bryter for å vise hemmelig kode, 1 = vis kode, 0 = vis tall
Open_led	O	1	Kontroll av lysdiode LEDR0, '1' = LED på, etter reset: '1'
hex0	O	8	Signaler til siffer 1 på 7-segment display, etter reset: 0
hex1	O	8	Signaler til siffer 2 på 7-segment display, etter reset: 0
hex2	O	8	Signaler til siffer 3 på 7-segment display, etter reset: 0
hex3	O	8	Signaler til siffer 4 på 7-segment display, etter reset: 0

I tabellen beskriver "I/O" om signalet er et inngangssignal (I) eller et utgangssignal (O). Kollonnen "# Bits" viser bitbredden til de ulike signalene. Videre er alle signaler i tabellen av typen `std_logic` eller `std_logic_vector`. Merk at både reset-knappen, rst_n, og inkrementeringsknappen for tallene, incr_key er aktivt lave. Kodingen til 7-segmentdisplayene er vist i tabell 2. Figur 2 illustrerer et 7-segmentdisplay med bitposisjon for de forskjellige segmentene.

Tabell 2: Bitmønstre for sifferene 0–9 på 7-segmentdisplay

Siffer	**hex<n>(7 downto 0)**
0	11000000
1	11111001
2	10100100
3	10110000
4	10011001
5	10010010
6	10000010
7	11111000
8	10000000
9	10010000



Figur 2: Segmentnummerering i et 7-segmentdisplay.

Verdien '0' slår på et segment, og verdien '1' slår segmentet av, slik at om man f.eks. vil vise sifferet '0' så må segment 6 og 7 være av. Dette tilsvarer bitverdien 11000000.

Oppdrag

Modulen skal designes i VHDL og testes med den vedlagte testbenken *d5_safe_tb*. Implementasjonen skal også demonstreres på FPGA-kortet DE10 Lite. Det implementerte designet skal dokumenteres på følgende vis:

- Kommentert kode og blokkdiagram for det implementerte designet, med eventuelle tilstandsdiagrammer.
- Kompileringsoppsummering fra Quartus Prime Lite.
- Skjermbilder/diagrammer fra simulering og test, med eventuelle kommentarer til resultatene.

Praktiske tips

- Sjekk ut "DE10-Lite User Manual" på Blackboard for informasjon om hvilke pinner som kan brukes til de forskjellige signalene.
- Mange av dere vil nok se at alle lysdiodene på kortet lyser svakt når designet kjøres på FPGAen. For å unngå dette kan man gjøre følgende i Quartus Prime Lite: gå til "Assignments" - "Device" og velg "Device and Pin options...", "Unused Pins" og velg "As input tri-state" i trekkned-menyen.