


Designøving 1: ALU

Problemstilling

Det skal designes en enkel *arithmetic logic unit* (ALU) ved hjelp av *samtidige programsetninger*. Figur 1 viser et blokkdiagram for systemet med inn- og utgangssignaler.



Figur 1: En enkel 3-bits ALU.

Alle signalene er av typen `std_logic_vector`. Alle signaler i grensesnittet er 4 bit brede. Signalene *a* og *b* er datainngangene til systemet. Signalet *result* er datautgangen til systemet. Kontrollsignalet *op_code* brukes til å bestemme hvilken av operasjonene vist i tabell 1 som ALUen skal gjennomføre.

Tabell 1: Instruksjoner og tilhørende *op_code* for ALUen.

<i>op_code</i>	Instruksjon	<i>result</i>
0000	Komplement av <i>a</i>	not <i>a</i>
0001	Komplement av <i>b</i>	not <i>b</i>
0010	Logisk OG	<i>a</i> and <i>b</i>
0011	Logisk ELLER	<i>a</i> or <i>b</i>
0100	Logisk NAND	<i>a</i> nand <i>b</i>
0101	Logisk NOR	<i>a</i> nor <i>b</i>
0110	Logisk XOR	<i>a</i> xor <i>b</i>
0111	Logisk XNOR	<i>a</i> xnor <i>b</i>
1000	Overfør <i>a</i>	<i>a</i>
1001	Overfør <i>b</i>	<i>b</i>
1010	Inkrementer <i>a</i>	<i>a</i> + 1
1011	Inkrementer <i>b</i>	<i>b</i> + 1
1100	Decrement <i>a</i>	<i>a</i> - 1
1101	Decrement <i>b</i>	<i>b</i> - 1
1110	Adder <i>a</i> og <i>b</i>	<i>a</i> + <i>b</i>
1111	Ikke i bruk	Alle '0'

De første 8 instruksjonene er logiske og de 7 siste er aritmetiske. Det stilles ingen krav til håndtering av overflyt og mente ut.

Oppdrag

Modulen designes i VHDL og testes med den vedlagte testbenken `d1_alu.vhd`. Systemet skal også testes på et FPGA-kort av typen DE10-Lite. Det implementerte designet dokumenteres på følgende vis:

- Kommentert kode og blokkdiagram for det implementerte designet.
- Kompileringsoppsummering fra Quartus Prime Lite.
- Skjermbilder/diagrammer fra simuleringen, med eventuelle kommentarer til resultatene.

Praktiske tips

For å teste designet på FPGA-kortet kan kontrollsignalet *op_code* kobles til bryterne SW9-SW6, inngangssignalet *a* kobles til bryterne SW5-SW3 og *b* kobles til bryterne SW2-SW0 og knappen KEY0. Merk at denne er *aktivt høy* og gir ut '0' når den blir trykket inn og '1' ellers. Utgangssignalet *result* kobles til lysdiodene LEDR3-LEDRO