


Designøving 2: Teller

Problemstilling

Det skal designes et 10-bits tellersystem som kan telle på to måter, enten binært eller basert på et lineært tilbakekoblet skiftregister (LFSR).¹ Figur 1 viser et blokkdiagram for systemet med inn- og utgangssignaler.



Figur 1: En teller med valgbare modus.

Her ser vi at systemet har fire inngangssignaler. Klokkesignalet *clk* skal bruke 50MHz-klokka på DE10-Lite-kortet. Reset-signalet *rst* er aktivt lavt og skal tilbakestille tellingen til 0. Signalet *ena* brukes for å aktivere telleren, slik at det kun telles når *ena* er høyt. Signalet *cnt_sel* sørger for at systemet teller binært når det er lavt og basert på LFSRen når det er høyt. Utgangssignalet *count*, med en bitbredde på 10, holder på tellerverdien. Alle signaler er av typen `std_logic` eller `std_logic_vector`. Når systemet teller skal det genereres en ny verdi hvert 0.1 sekund. Den nåværende tellerverdien skal vises på LEDene til DE10-Lite.

LFSRen er av såkalt maksimal lengde og skal bruke polynomet $x^{10} + x^7 + 1$. I den initiale tilstanden til LFSRen ved tilbakestilling skal det minst signifikante bitet (LSB) være '1', mens de andre bitene skal være '0'.

Oppdrag

Modulen designes i VHDL og testes med den vedlagte testbenken `d2_counter_tb.vhd`. Systemet skal også testes på et FPGA-kort av typen DE10-Lite. Det implementerte designet dokumenteres på følgende vis:

- Kommentert kode og blokkdiagram for det implementerte designet.
- Kompileringsoppsummering fra Quartus Prime Lite.

¹Virkemåten til et LFSR er beskrevet i kapittel 2.11.5 i boka [1]. Denne [nettsiden](#) gir også en god forklaring av LFSR.

- Skjermbilder/diagrammer fra simuleringen, med eventuelle kommentarer til resultatene. Testbenken kontrollerer ikke tellersekvensene automatisk så du må studere diagrammene manuelt. Det er også mulig å gjøre endringer i testbenken for å undersøke alternative kombinasjoner av inngangssignaler.

Praktiske tips

- I testbenken vil du se at de to generiske konstantene *F_CNT* og *NUM_BITS* er definert. Her er *F_CNT* frekvensen til tellingen og settes denne til $F_CNT = 50\,000\,000/10$ skal tellerverdien oppdateres hvert 0.1 sekund. Konstanten *NUM_BITS* er satt til 10 og definerer bitbredden til utgangssignalet *count*. Bruk disse generiske konstantene i din egen implementasjon. Merk at testbenken har satt *F_CNT* til 10 for å gjøre simuleringen enklere.
- For å teste designet på FPGA-kortet skal Klokkesignalet *clk* kobles til 50MHz-klokka på kortet. Signalet *rst* kan kobles til en knappen KEY0, og signalene *ena* og *cnt_sel* kan kobles til en annen bryterene SW0 og SW1. Tellersignalet *count* kan kobles til LEDene på kortet (f.eks. LEDR[9:0]). Husk at knappene på DE10-Lite er aktive lave, så du må ta hensyn til dette i ditt design. Du finner detaljer om pinnene på kortet i databladet til DE10-Lite på Blackboard.

Referanser

- [1] Volnei A. Pedroni, *Circuit Design with VHDL*, 3rd ed., MIT Press, Cambridge, MA, 2020. ISBN: 9780262042642.