



Amplificadores Operacionais (Circuitos Internos)










Amplificador CMOS de 2 Estágios Escalonamento Geométrico – Redução do *offset* sistêmico

Offset randômico – ΔV_t , ΔW , ΔR Offset sistêmico – projeto das fontes de corrente/carga ativa (previsível).



$$I_{6} = I_{7}$$

$$\frac{(W/L)_{6}}{(W/L)_{4}} = 2\frac{(W/L)_{7}}{(W/L)_{5}}$$

Ganho de Tensão – 1º Estágio
$$A_1 = -G_{m_1}R_1$$

$$A_1 = -g_{m1}(r_{o2} // r_{o4})$$

$$A_{1} = -\frac{2}{V_{OV1}} / \left[\frac{1}{|V_{A2}|} + \frac{1}{V_{A4}} \right]$$

Ganho de Tensão – 2º Estágio
$$A_2 = -G_{m2}R_2$$

$$A_2 = -g_{m6}(r_{o6} // r_{o7})$$

$$A_2 = -\frac{2}{V_{OV6}} / \left[\frac{1}{V_{A6}} + \frac{1}{|V_{A7}|} \right]$$

Amplificador CMOS de 2 Estágios

Ganho Total

$$A_{v} = A_{1}A_{2}$$

$$A_{v} = G_{m_1} R_1 G_{m_2} R_2$$

$$A_v = g_{m1}(r_{o2} // r_{o4})g_{m6}(r_{o6} // r_{o7})$$

Impedância de Entrada e Saída

$$R_{in}=\infty$$

$$R_o = r_{o6} / / r_{o7}$$

Amplificador CMOS de 2 Estágios

Faixa de entrada de modo comum

$$V_{ICM} \ge -V_{SS} + V_{tn} + V_{OV3} - |V_{tp}|$$
 limite inferior


$$V_{ICM} \le V_{DD} - |V_{OV5}| - |V_{tp}| - |V_{OV1}|$$
 limite superior


Faixa de variação do sinal na saída

$$-V_{SS} + V_{OV6} \le v_O \le V_{DD} - |V_{OV7}|$$


Resposta em Frequência

Capacitâncias internas do transistor MOS






Circuito equivalente de pequenos sinais para análise da posição dos pólos e zero




$$C_1 = C_{gd2} + C_{db2} + C_{gd4} + C_{db4} + C_{gs6}$$

$$C_2 = C_{db6} + C_{db7} + C_{gd7} + C_L$$


Amplificador CMOS de 2 Estágios – Resposta em Freqüência



Amplificador CMOS de 2 Estágios – Resposta em Freqüência




Circuito equivalente de pequenos sinais para análise da posição dos pólos e zero





$$s = \frac{1}{C_C \left(\frac{1}{G_{m2}} - R\right)}$$

 $R \ge 1/G_{m2}$ - aumentar a margem de fase (zero na parte negativa do eixo real)

Amplificador CMOS de 2 Estágios Slew Rate








Ex.1 : Deve-se projetar um amplificador CMOS de dois estágios com ganho de 4000 V/V. Use $I=200~\mu A$ e use $I_{D6}=0.5~m A$ para obter um G_{m2} alto (e consequentemente um f_{P2} alto). A tecnologia de fabricação é de 0,5 μ m com $V_{tn}=|V_{tp}|=0.5~V,~k'_n=200~\mu A/V2,~k'_p=80~\mu A/V_2,~V'_{An}=|V'_{Ap}|=20~V/\mu m$ e $V_{DD}=V_{SS}=1.65~V$. Para simplificar, opere todos os dispositivos com o mesmo $|V_{OV}|$ na faixa de 0,2 a 0,4 V e L = 1 μ m.

- a) Calcule a razão W/L para todos os transistores
- b) Qual a faixa permitida da tensão de entrada de modo comum?
- c) Qual a máxima variação da tensão na saída?
- d) Qual os valores da impedância de entrada e impedância de saída?
- e) Se considerarmos $C_I = 0.2$ pF e $C_2 = 0.8$ pF, quais os valores de C_C e R que garante o maior valor de f_t , consistente com a margem de fase de 75°?
- f) Calcule os valores de f_t e SR.

Ex.1 - Amplificador CMOS de 2 Estágios



Sugestão de Estudo:

-Sedra & Smith 5ed.
Cap. 7, item **7.7.1**Cap. 9, item 9.1

Exercícios correspondentes.