

Sistema de monitoreo de deformación por galgas extensiométricas para cadenas transportadoras (REDLER)

Estudio de ingeniería completo: física de la medición, selección del front-end analógico de 24 bits, cadena de alimentación para 1 año de autonomía, calibración por shunt y presupuesto de energía

Versión 3.1 - AUDITADA

Cada spec con captura del datasheet

Matías Leandro Alegre - GIMAP, UTN FRBB · julio 2026

Aplicación: parada de planta Dreyfus (octubre 2026) + Proyecto Final de Ingeniería Electrónica

Sobre esta versión: la v3.1 pasó por una **auditoría adversarial completa contra los datasheets oficiales** (descargados y leídos, no citados de memoria). Todo número de componente tiene al lado la CAPTURA de la página del datasheet que lo sustenta. Lo corregido respecto de la v3.0 está declarado en el §12 (Registro de auditoría). Los datasheets completos quedan en MATI-HQ\datasheets\ para verificación independiente.

1. Resumen ejecutivo

Se diseña un sistema de **3 unidades** para monitorear la tensión de las dos cadenas de un transportador REDLER en la planta Dreyfus: **dos nodos emisores** (uno por cadena: galga + ADC de puente de 24 bits + ATmega328P + LoRa 433MHz, a batería con autonomía objetivo de 1 año) y **un receptor** (ESP32 + LoRa, a 220V, con salida a la nube). El diseño se basa en datos de campo reales medidos en la planta (feb-2026): frecuencia de golpeo de eslabón de **0,397 Hz medida** (20 RPM teóricos $\approx$ 0,33 Hz), piso de ruido del sistema anterior de 1,08 mV y SNR de 4,7.

Conclusiones principales (post-auditoría): (1) el ADC elegido es el **AD7124-8** (máxima precisión; exige LDO propio) con el **ADS1220 como variante B** seria (va directo de batería; la decisión final la dan las mediciones del banco); (2) la cadena de alimentación definitiva es **LiSOCl2 3,6V $\rightarrow$ LDO 3,0V (MCP1700-3002E) $\rightarrow$ riel único**, con supercapacitor junto al radio; (3) el presupuesto de energía recalculado con specs verificadas da **$\sim$ 1,3 años con una pila AA** (margen $\sim$ 30%, no el $\sim$ 100% que decía la v3.0); (4) se agrega la **rutina de depasivación** de la LiSOCl2 al checklist de campo.


2. Datos de campo (Dreyfus, 13-feb-2026)

El sistema anterior (ESP32 + INA333 + ADC interno de 12 bits) registró el CSV `galgas_20260213_133045.csv` durante operación real: ambas galgas quietas al inicio, un "toque" mecánico, y la galga amarilla quedó con offset. La cadena cortada era la azul. El análisis espectral arrojó:

Magnitud	Valor	Origen
Frecuencia dominante (golpe del eje agarrando eslabón)	0,397 Hz	MEDIDO (FFT del CSV de campo)
Frecuencia teórica a 20 RPM	0,33 Hz	CALCULADO (20/60). Se usa el valor MEDIDO; la diferencia se atribuye a la relación de transmisión/paso de eslabón
Piso de ruido del sistema anterior	1,08 mV	MEDIDO (desvío estándar en reposo)
SNR del evento	4,7 $\times$	MEDIDO
Calibración de ganancia	K=1 (sin calibrar analógicamente)	Estado del sistema anterior - motivo del §10 (calibración)


Advertencia de validez: las muestras de febrero NO son confiables en valor absoluto (sin calibración analógica). Sirven para caracterizar FRECUENCIAS y RUIDO RELATIVO, que es lo que usa este estudio.

Fig. 1 — Señal cruda de ambas galgas (ensayo de campo, Dreyfus 13/02)




Anal  sis del CSV de campo (1/4): series temporales de ambas galgas - el 'toque' y el offset resultante de la galga amarilla

Fig. 2 — Diferencia entre canales: la σ crece $\sim 4\times$ en el evento



Anal  sis del CSV de campo (2/4)

Fig. 3 — Espectro de la se  al: pico del golpeo (eje 20 RPM)



Anal  sis del CSV de campo (3/4): espectro - pico en 0,397 Hz

Fig. 4a — Ruido actual (ESP32 12-bit)
 $\sigma=1.08$ mV





Fig. 4b — Ruido esperado por ADC
(menor = mejor)



Anal  sis del CSV de campo (4/4): caracterizaci  n de ruido

3. Física de la medición (verificada por cálculo en auditoría)

Galga de 350Ω, gauge factor GF=2, cuarto de puente de Wheatstone con un brazo activo:

Vout = Vexc · GF · ε / 4

Deformación	Salida con Vexc=3,3V	Salida con Vexc=3,0V (riel final)
1000 με (ΔR=0,7Ω sobre 350Ω)	1,65 mV	1,50 mV
100 με	165 μV	150 μV
10 με	16,5 μV	15,0 μV
1 με (resolución objetivo)	1,65 μV	1,50 μV

Ruido térmico (Johnson) de 350Ω: ~2,4 nV/√Hz → ~7,6 nV rms en 10 Hz de ancho de banda. La señal de 1 με (≈1,5 μV) está ~200× por encima del límite físico: el desafío NO es la física, es el **offset, el drift térmico y el ruido del front-end electrónico**. Esto define los tres requisitos del ADC: PGA de bajo ruido, medición **ratiométrica** (la referencia del ADC se toma de la propia excitación del puente → el drift de la excitación se cancela solo), y cancelación de offset (chopping).

Consumo del puente excitado (I=V/R): 350Ω @3,0V = **8,6 mA** · 1kΩ = 3,0 mA · 3,3kΩ = 0,9 mA → el puente es EL consumidor dominante del nodo y debe **gatearse** (encenderse solo durante la ventana de medición). Con galgas de alta resistencia (1-3,3kΩ, a importar) el consumo de excitación baja 3-9×.

4. Arquitectura del sistema

EMISOR x2 (uno por cadena, a batería):
Galga 350ohm -> Puente Wheatstone (GATEADO) -> ADC 24-bit ratiometrico -> SPI -> ATmega328P @8MHz -> SPI -> LoRa SX1278 433MHz
Alimentacion: LiSOC12 3,6V (AA) -> LDO 3,0V -> riel unico . Supercap 1F junto al radio . Reed switch para despertar/servicio

RECEPTOR x1 (a 220V, en sala):
LoRa SX1278 <- ambos emisores . ESP32 -> WiFi/Internet (LDC) -> Supabase (cloud) -> dashboard web

CICLO DEL EMISOR: dormir (~6uA) -> despertar c/300s -> gatear puente -> medir rafaga 3s -> apagar puente -> TX (~87mA x 0,15s, banc

La elección LoRa-433 para los emisores (y no WiFi) responde a la doctrina de enlaces del proyecto: alcance en planta con obstáculos metálicos, consumo de TX un orden de magnitud menor que WiFi para paquetes chicos, y sin dependencia de infraestructura WiFi de planta. El receptor sí usa WiFi porque está a 220V.

5. Selección del ADC de puente - con evidencia de datasheet

5.1 El elegido: AD7124-8 (variante A, máxima precisión)

ADC sigma-delta de 24 bits con front-end completo para puentes: PGA de bajo ruido (ganancia 1-128), referencias buffereadas para medición ratiométrica, corrientes de excitación programables, **low-side power switch (PSW)** para gatear el puente por firmware, y chopping interno. Ruido: 24 nV rms @ ganancia 128 en low power - más de 60× por debajo de la señal de 1 με.



8-Channel, Low Noise, Low Power, 24-Bit, Sigma-Delta ADC with PGA and Reference

Data Sheet

AD7124-8

FEATURES

3 power modes

RMS noise

Low power: 24 nV rms at 1.17 SPS, gain = 128 (255 μ A typical)

Mid power: 20 nV rms at 2.34 SPS, gain = 128 (355 μ A typical)

Full power: 23 nV rms at 9.4 SPS, gain = 128 (930 μ A typical)

Up to 22 noise free bits in all power modes (gain = 1)

Output data rate

Full power: 9.38 SPS to 19,200 SPS

Mid power: 2.34 SPS to 4800 SPS

Low power: 1.17 SPS to 2400 SPS

Rail-to-rail analog inputs for gains > 1

Simultaneous 50 Hz/60 Hz rejection at 25 SPS (single cycle settling)

Diagnostic functions (which aid safe integrity level (SIL) certification)

Crosspoint multiplexed analog inputs

8 differential/15 pseudo differential inputs

Programmable gain (1 to 128)

Band gap reference with 15 ppm/ $^{\circ}$ C drift maximum (70 μ A)

Matched programmable excitation currents

Internal clock oscillator

On-chip bias voltage generator

Low-side power switch

General-purpose outputs

Multiple filter options

Internal temperature sensor

Self and system calibration

Sensor burnout detection

Automatic channel sequencer

Per channel configuration

Power supply: 2.7 V to 3.6 V and ± 1.8 V

Independent interface power supply

Power-down current: 5 μ A maximum

Temperature range: -40° C to $+125^{\circ}$ C

32-lead LFCSP

3-wire or 4-wire serial interface

SPI, QSPI[™], MICROWIRE[™], and DSP compatible

Schmitt trigger on SCLK

ESD: 4 kV

APPLICATIONS

Temperature measurement

Pressure measurement

Industrial process control

Instrumentation

Smart transmitters

FUNCTIONAL BLOCK DIAGRAM




Figure 1.

Rev. D

[Document Feedback](#)

Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners.

One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700 ©2015–2016 Analog Devices, Inc. All rights reserved.
[Technical Support](#) www.analog.com

✦ **Afirmación sustentada:** El AD7124-8 admite AVDD de 2,7 a 3,6V (low/mid power; 2,9-3,6V full power). La LiSOCI2 fresca da 3,67V en vacío, SUPERA el máximo operativo: EL LDO ES OBLIGATORIO para este ADC (no opcional como decía la v3.0). En la misma página arranca la tabla POWER SUPPLY CURRENTS.

Data Sheet

AD7124-8

Parameter ¹	Min	Typ	Max	Unit	Test Conditions/Comments
LOGIC OUTPUTS (INCLUDING CLK)					
Output Voltage ²					
High, V _{OH}				V	I _{SOURCE} = 100 µA
Low, V _{OL}			0.4	V	I _{SINK} = 100 µA
Floating State Leakage Current	−1		+1	µA	
Floating State Output Capacitance		10		pF	
Data Output Coding		Offset binary			
SYSTEM CALIBRATION ²					
Calibration Limit					
Full-Scale			1.05 × FS	V	
Zero-Scale	−1.05 × FS			V	
Input Span	0.8 × FS		2.1 × FS	V	
POWER SUPPLY VOLTAGES FOR ALL POWER MODES					
AV _{DD} to AV _{SS}					
Low Power Mode	2.7		3.6	V	
Mid Power Mode	2.7		3.6	V	
Full Power Mode	2.9		3.6	V	
IOV _{DD} to GND	1.65		3.6	V	
AV _{SS} to GND	−1.8		0	V	
IOV _{DD} to AV _{SS}			5.4	V	
POWER SUPPLY CURRENTS ^{11, 13}					
I _{AVDD} , External Reference					
Low Power Mode					
Gain = 1 ²		125	140	µA	All buffers off
Gain = 1 I _{AVDD} Increase per AlNx Buffer ²		15	25	µA	
Gain = 2 to 8		205	250	µA	
Gain = 16 to 128		235	300	µA	
I _{AVDD} Increase per Reference Buffer ²		10	20	µA	All gains
Mid Power Mode					
Gain = 1 ²		150	170	µA	All buffers off
Gain = 1 I _{AVDD} Increase per AlNx Buffer ²		30	40	µA	
Gain = 2 to 8		275	345	µA	
Gain = 16 to 128		330	430	µA	
I _{AVDD} Increase per Reference Buffer ²		20	30	µA	All gains
Full Power Mode					
Gain = 1 ²		315	350	µA	All buffers off
Gain = 1 I _{AVDD} Increase per AlNx Buffer ²		90	135	µA	
Gain = 2 to 8		660	830	µA	
Gain = 16 to 128		875	1200	µA	
I _{AVDD} Increase per Reference Buffer ²		85	120	µA	All gains
I _{AVDD} Increase					
Due to Internal Reference ²		50	70	µA	Independent of power mode; the reference buffers are not required when using this reference
Due to V _{BIAS} ²		15	20	µA	Independent of power mode
Due to Diagnostics ²		4	5	µA	
I _{IOVDD}					
Low Power Mode		20	35	µA	
Mid Power Mode		25	40	µA	
Full Power Mode		55	80	µA	

✦ **Afirmación sustentada:** Corrientes de alimentación por modo, incluyendo standby (~15uA, mantiene registros) y power-down (~2uA, PIERDE los registros: hay que reprogramar por SPI al despertar; la elección standby-vs-powerdown es una decisión de firmware pendiente).

AD7124-8

Data Sheet

Parameter ¹	Min	Typ	Max	Unit	Test Conditions/Comments
POWER-DOWN CURRENTS ¹³					
Standby Current					
I _{AVDD}		7	15	μA	LDOs on only
I _{IOVDD}		8	20	μA	
Power-Down Current					
I _{AVDD}		1	3	μA	
I _{IOVDD}		1	2	μA	

¹ Temperature range = -40°C to +125°C.

² These specifications are not production tested but are supported by characterization data at the initial product release.

³ FS is the decimal equivalent of the FS[10:0] bits in the filter registers.

⁴ The nonlinearity is production tested in full power mode. For the other power modes, this specification is supported by characterization data at the initial product release.

⁵ Following a system or internal zero-scale calibration, the offset error is in the order of the noise for the programmed gain and output data rate selected. A system full-scale calibration reduces the gain error to the order of the noise for the programmed gain and output data rate.

⁶ Recalibration at any temperature removes these errors.

⁷ Gain error applies to both positive and negative full-scale. A factory calibration is performed at gain = 1, T_A = 25°C.

⁸ When gain > 1, the common-mode voltage is between (AV_{SS} + 0.1 + 0.5/gain) and (AV_{DD} - 0.1 - 0.5/gain).

⁹ Specification is for a wider common-mode voltage between (AV_{SS} - 0.05 + 0.5/gain) and (AV_{DD} - 0.1 - 0.5/gain).

¹⁰ REJ60 is a bit in the filter registers. When the first notch of the sinc filter is at 50 Hz, a notch is placed at 60 Hz when REJ60 is set to 1. This gives simultaneous 50 Hz and 60 Hz rejection.

¹¹ When the gain is greater than 1, the analog input buffers are enabled automatically. The buffers can only be disabled when the gain equals 1.

¹² When V_{REF} = (AV_{DD} - AV_{SS}), the typical differential input equals 0.92 × V_{REF}/gain for the low and mid power modes and 0.86 × V_{REF}/gain for full power mode.

¹³ The digital inputs are equal to IOV_{DD} or DGND with excitation currents and bias voltage generator disabled.

TIMING CHARACTERISTICS

AV_{DD} = 2.9 V to 3.6 V (full power mode), 2.7 V to 3.6 V (mid and low power mode), IOV_{DD} = 1.65 V to 3.6 V, AV_{SS} = DGND = 0 V, Input Logic 0 = 0 V, Input Logic 1 = IOV_{DD}, unless otherwise noted.

Table 3.

Parameter ^{1,2}	Min	Typ	Max	Unit	Test Conditions/Comments
t ₃	100			ns	SCLK high pulse width
t ₄	100			ns	SCLK low pulse width
t ₁₂					Delay between consecutive read/write operations
t ₁₃	3/MCLK ⁹			ns	Full power mode
	12/MCLK			ns	Mid power mode
	24/MCLK			ns	Low power mode
		6		μs	DOUT/RDY high time if DOUT/RDY is low and the next conversion is available
		25		μs	Full power mode
t ₁₄		50		μs	Mid power mode
				μs	Low power mode
	3/MCLK			ns	SYNC low pulse width
	12/MCLK			ns	Full power mode
	24/MCLK			ns	Mid power mode
READ OPERATION					
t ₁	0		80	ns	CS falling edge to DOUT/RDY active time
t ₂ ⁴	0		80	ns	SCLK active edge ⁵ to data valid delay
t ₅ ^{6,7}	10		80	ns	Bus relinquish time after CS inactive edge
t ₆	0			ns	SCLK inactive edge to CS inactive edge
t ₇ ⁸					SCLK inactive edge to DOUT/RDY high
t _{7A} ⁷	10			ns	The DOUT_RDY_DEL bit is cleared, the CS_EN bit is cleared
					The DOUT_RDY_DEL bit is set, the CS_EN bit is cleared
	110			ns	Data valid after CS inactive edge, the CS_EN bit is set
t ₅				ns	

✦ **Afirmación sustentada:** Absolute Maximum Rating de AVDD: 3,96V - la pila fresca (3,67V) no lo DANIA, pero entre 3,6 y 3,96V el chip esta FUERA de especificacion operativa: funcionamiento no garantizado. Regla: operar siempre a 3,6V o menos.

Data Sheet

AD7124-8

ABSOLUTE MAXIMUM RATINGS

$T_A = 25^{\circ}\text{C}$, unless otherwise noted.

Table 4.

Parameter	Rating
AVDD to AVSS	-0.3 V to +3.96 V
IOVDD to DGND	-0.3 V to +3.96 V
IOVDD to AVSS	-0.3 V to +5.94 V
AVSS to DGND	-1.98 V to +0.3 V
Analog Input Voltage to AVSS	-0.3 V to AVDD + 0.3 V
Reference Input Voltage to AVSS	-0.3 V to AVDD + 0.3 V
Digital Input Voltage to DGND	-0.3 V to IOVDD + 0.3 V
Digital Output Voltage to DGND	-0.3 V to IOVDD + 0.3 V
AINx/Digital Input Current	10 mA
Operating Temperature Range	-40°C to +125°C
Storage Temperature Range	-65°C to +150°C
Maximum Junction Temperature	150°C
Lead Temperature, Soldering Reflow	260°C
ESD Ratings	
Human Body Model (HBM)	4 kV
Field-Induced Charged Device Model (FICDM)	1250 V
Machine Model	400 V

Stresses at or above those listed under Absolute Maximum Ratings may cause permanent damage to the product. This is a stress rating only; functional operation of the product at these or any other conditions above those indicated in the operational section of this specification is not implied. Operation beyond the maximum operating conditions for extended periods may affect product reliability.

THERMAL RESISTANCE

θ_{JA} is specified for the worst case conditions, that is, a device soldered in a circuit board for surface-mount packages.

Table 5. Thermal Resistance

Package Type	θ_{JA}	θ_{JC}	Unit
32-Lead LFCSP	32.5	32.71	$^{\circ}\text{C}/\text{W}$

ESD CAUTION



ESD (electrostatic discharge) sensitive device. Charged devices and circuit boards can discharge without detection. Although this product features patented or proprietary protection circuitry, damage may occur on devices subjected to high energy ESD. Therefore, proper ESD precautions should be taken to avoid performance degradation or loss of functionality.

5.2 La variante B: ADS1220 (Texas Instruments)

Un escalón abajo en ruido pero con una ventaja de sistema enorme: **alimentación 2,3-5,5V → puede ir DIRECTO de la batería sin LDO**. Tiene PGA 1-128, modo duty-cycle de 120μA, referencias ratiométricas, low-side switch para gatear el puente, y se consigue en módulo en MercadoLibre (~\$14.000, verificado jul-2026). Es el ADC del banco de pruebas y candidato firme a quedarse en la versión final si las mediciones muestran que su ruido alcanza (todo indica que sí).

✦ **Afirmación sustentada:** El ADS1220 opera de 2,3 a 5,5V, consume 120uA en duty-cycle mode, tiene PGA 1-128 y low-side switch, y TI lo lista explícitamente para strain gauges y puentes resistivos - pagina 1, features.



ADS1220
SBAS501D – MAY 2013 – REVISED MAY 2026

ADS1220 4-Channel, 2kSPS, Low-Power, 24-Bit ADC With Integrated PGA and Reference

1 Features

- Low current consumption:
 - As low as 120µA (typ) in duty-cycle mode
- Wide supply range: 2.3V to 5.5V
- Programmable gain: 1 to 128
- Programmable data rates: Up to 2kSPS
- Up to 20 Bits effective resolution
- Simultaneous 50Hz and 60Hz rejection at 20SPS with single-cycle settling digital filter
- Two differential or four single-ended inputs
- Dual-matched programmable current sources:
 - 10µA to 1.5mA
- Internal 2.048V reference: 5ppm/°C (typ) drift
- Internal 2% accurate oscillator
- Internal temperature sensor:
 - 0.5°C (typ) accuracy
- SPI-compatible interface (mode 1)

2 Applications

- Field transmitters:
 - Temperature, pressure, strain, flow
- PLC and DCS analog input modules
- Patient monitoring systems:
 - Body temperature, blood pressure
- Factory automation and process control

3 Description

The ADS1220 is a precision, 24-bit, analog-to-digital converter (ADC) that offers many integrated features to reduce system cost and component count in applications measuring small sensor signals. The device features two differential or four single-ended inputs through a flexible input multiplexer (MUX), a

low-noise, programmable gain amplifier (PGA), two programmable excitation current sources, a voltage reference, an oscillator, a low-side switch, and a precision temperature sensor.


The device can perform conversions at data rates up to 2000 samples-per-second (SPS) with single-cycle settling. At 20SPS, the digital filter offers simultaneous 50Hz and 60Hz rejection for noisy industrial applications. The internal PGA offers gains up to 128. This PGA makes the ADS1220 designed for applications measuring small sensor signals, such as resistance temperature detectors (RTDs), thermocouples, thermistors, and resistive bridge sensors. The device supports measurements of pseudo- or fully-differential signals when using the PGA. Alternatively, the device can be configured to bypass the internal PGA while still providing high input impedance and gains up to 4, allowing for single-ended measurements.

Power consumption is as low as 120µA when operating in duty-cycle mode with the PGA disabled. The ADS1220 is offered in a leadless VQFN-16 or a TSSOP-16 package and is specified over a temperature range of –40°C to +125°C.

Package Information

PART NUMBER	PACKAGE ⁽¹⁾	PACKAGE SIZE ⁽²⁾
ADS1220	RVA (VQFN, 16)	3.5mm × 3.5mm
	PW (TSSOP, 16)	5.0mm × 6.4mm

- (1) For all available packages, see the orderable addendum at the end of the data sheet.
(2) The package size (length × width) is a nominal value and includes pins, where applicable.



K-Type Thermocouple Measurement



An IMPORTANT NOTICE at the end of this data sheet addresses availability, warranty, changes, use in safety-critical applications, intellectual property matters and other important disclaimers. PRODUCTION DATA.

✦ **Afirmación sustentada:** Recommended Operating Conditions del ADS1220: alimentación analógica unipolar 2,3-5,5V - sección 6.3, página 6. Sustenta que puede colgar directo de la LiSOCi2 (3,67V max en vacío) sin regulador.

ADS1220

SBAS501D – MAY 2013 – REVISED MAY 2026



6.3 Recommended Operating Conditions

over operating ambient temperature range (unless otherwise noted)

			MIN	NOM	MAX	UNIT
POWER SUPPLY						
	Unipolar analog power supply	AVDD to AVSS AVSS to DGND	2.3 −0.1		5.5 0 0.1	V
	Bipolar analog power supply	AVDD to DGND AVSS to DGND	2.3 −2.75	2.5 −2.5	2.75 −2.3	V
	Digital power supply	DVDD to DGND	2.3		5.5	V
ANALOG INPUTS ⁽¹⁾						
V _{IN}	Differential input voltage	V _{IN} = V _{AINP} − V _{AINN} ⁽²⁾	−V _{REF} / Gain		V _{REF} / Gain	V
V _{AINx}	Absolute input voltage	PGA disabled, gain = 1 to 4 PGA enabled, gain = 1 to 128	AVSS − 0.1		AVDD + 0.1	V
			See the <i>Low-Noise PGA</i> section			
V _{CM}	Common-mode input voltage	PGA disabled, gain = 1 to 4 PGA enabled, gain = 1 to 128	AVSS − 0.1		AVDD + 0.1	V
			See the <i>Low-Noise PGA</i> section			
VOLTAGE REFERENCE INPUTS ⁽³⁾						
V _{REF}	Differential reference input voltage	V _{REF} = V _{REFPx} − V _{REFNx}	0.75	2.5	AVDD − AVSS	V
V _{REFNx}	Absolute negative reference voltage		AVSS − 0.1		V _{REFPx} − 0.75	V
V _{REFPx}	Absolute positive reference voltage		V _{REFNx} + 0.75		AVDD + 0.1	V
EXTERNAL CLOCK SOURCE						
f _{CLK}	External clock frequency		0.5	4.096	4.5	MHz
	Duty cycle		40%		60%	
DIGITAL INPUTS						
	Input voltage		DGND		DVDD	V
TEMPERATURE RANGE						
T _A	Operating ambient temperature		−40		125	°C

- (1) AIN_P and AIN_N denote the positive and negative inputs of the PGA. AIN_x denotes one of the four available analog inputs. PGA disabled means the low-noise PGA is powered down and bypassed. Gains of 1, 2, and 4 are still possible in this case. See the [Bypassing the PGA](#) section for more information.
- (2) Excluding the effects of offset and gain error. Limited to ±[(AVDD - AVSS) - 0.4V] / Gain, when the PGA is enabled.
- (3) REFP_x and REFN_x denote one of the two available differential reference input pairs.

6.4 Thermal Information

THERMAL METRIC ⁽¹⁾		ADS1220		UNIT
		VQFN (RVA)	TSSOP (PW)	
		16 PINS	16 PINS	
R _{θJA}	Junction-to-ambient thermal resistance	43.4	99.5	°C/W
R _{θJC(top)}	Junction-to-case (top) thermal resistance	47.3	35.2	°C/W
R _{θJB}	Junction-to-board thermal resistance	18.4	44.3	°C/W
ψ _{JT}	Junction-to-top characterization parameter	0.6	2.4	°C/W
ψ _{JB}	Junction-to-board characterization parameter	18.4	43.8	°C/W
R _{θJC(bot)}	Junction-to-case (bottom) thermal resistance	2.0	n/a	°C/W

- (1) For more information about traditional and new thermal metrics, see the [Semiconductor and IC Package Thermal Metrics](#) application note.

5.3 Descartados y por qué

Chip	Motivo del descarte
AD7190 (propuesto como respaldo en v3.0)	✗ Es una parte de 5V (AVDD 4,75-5,25V según su datasheet). Incompatible con un nodo de 3V. ELIMINADO - error de la v3.0 detectado en auditoría.
HX711	Grado balanza comercial: regulador de excitación ruidoso, sin acceso fino a la cadena. Decisión de Matías: nada de prototipo descartable - se diseña UNA vez con el componente definitivo.
ADS1232	Bueno, pero sin switch de puente (necesita MOSFET externo) y PGA solo 1/2/64/128. El ADS1220 lo supera para este caso. NOTA v3.0: decía que el ADS1232 "excita el puente por E+/E-" - FALSO, no tiene salida de excitación (eso es del módulo HX711); el puente se excita del riel y REFP/REFN lo sensan.

Aclaración de canales (corrección de auditoría): tanto el AD7124 (sequencer) como el ADS1220 (mux) muestrean los canales A y B **secuencialmente**, no simultáneamente. Comparten la misma cadena analógica (mejor matching), pero hay un skew temporal entre canales. A 0,397 Hz de señal es irrelevante; para una resta instantánea A-B debe tenerse en cuenta.

6. Cadena de alimentación - con evidencia de datasheet

6.1 La batería: LiSOCl2 tamaño AA (Saft LS14500 / EEMB ER14505)

Química elegida por su densidad de energía, autodescarga <1%/año y curva de descarga plana (~3,6V casi toda la vida útil).

✦ **Afirmación sustentada:** Saft LS14500: tensión en vacío 3,67V a 20C, capacidad nominal 2,6Ah (medida a 2mA, +20C, cutoff 2,0V), corriente continua recomendada max 50mA, pulsos típicos hasta 250mA/0,1s en celda fresca - el propio datasheet recomienda un capacitor en condiciones exigentes. Con cutoff real del nodo (~3,1V) y descarga pulsada, la capacidad útil derateada es ~2,0-2,2Ah.

Primary lithium battery
LS 14500

3.6 V Primary lithium-thionyl chloride (Li-SOCl₂)
High energy density
AA-size bobbin cell



Benefits

- Enhanced capacity
- High voltage response, stable during most of the lifetime of the application
- Wide operating temperature range (-60°C/+85°C)
- Low self-discharge rate (less than 1 % after 1 year of storage at +20°C)
- Easy integration into compact systems
- Superior resistance to atmospheric corrosion

Key features

- Stainless steel container and end caps (low magnetic signature)
- Hermetic glass-to-metal sealing
- Non-flammable electrolyte
- Compliant with IEC 60086-4 safety standard and IEC 60079-11 intrinsic safety standard (class T3 assignment)
- Underwriters Laboratories (UL) Component Recognition
- Non-restricted for transport/ Non-assigned to Class 9 according to the UN Recommendations on the transport of dangerous goods – Model Regulations
- Manufactured in France, UK, China

Main applications

- Utility metering
- Automatic meter reading
- Alarms and security devices
- Tollgate systems
- Memory back-up
- Tracking systems
- Automotive electronics
- Professional electronics

Cell size references		R6 - AA
Electrical characteristics		
(typical values relative to cells stored for one year or less at +30°C max.)		
Nominal capacity		2.6 Ah
(at 2 mA +20°C 2.0 V cut-off. The capacity restored by the cell varies according to current drain, temperature and cut-off)		
Open circuit voltage	(at +20°C)	3.67 V
Nominal voltage	(at 0.2 mA +20°C)	3.6 V
Nominal energy		9.36 Wh
Pulse capability: Typically up to 250 mA (250 mA/0.1 second pulses, drained every 2 mn at +20°C from undischarged cells with 10 µA base current, yield voltage readings above 3.0 V. The readings may vary according to the pulse characteristics, the temperature, and the cell's previous history. Fitting the cell with a capacitor may be recommended in severe conditions. Consult Saft)		
Maximum recommended continuous current		50 mA
(Higher currents possible, consult Saft)		
Storage	(recommended) (for more severe conditions, consult Saft)	+30°C (+86°F) max
Operating temperature range (Operation above ambient T may lead to reduced capacity and lower voltage readings at the beginning of pulses. Consult Saft)		
		-60°C/+85°C (-76°F/+185°F)
Physical characteristics		
Diameter (max)		14.55 mm (0.57 in)
Height (max)		50.3 mm (1.98 in)
Typical weight		16.7 g (~ 0.6 oz)
Li metal content		approx. 0.7 g
Available termination suffix		
CN, CNR 2 PF, 3 PF, 3 PF RP, 4 PF CNA (AX) FL		radial tabs radial pins axial leads flying leads...etc.



September 2009

✦ **Afirmación sustentada:** EEMB ER14505 (la variante económica): 2,4Ah, pulso max 200mA, y la nota clave de PASIVACION: tras meses de almacenamiento la celda desarrolla una capa que causa retardo de tensión bajo carga ('may require depassivation'). CONSECUENCIA: sin rutina de depasivación, el PRIMER arranque en planta puede brownoutear. Ver checklist section 11.



ER14505 Lithium Thionyl Chloride Battery

Brief Datasheet

1 Basic Specification


(Typical values relative to cells stored for one year or less at +30 °C max.)

Nominal capacity (at 2mA +23°C, 2.0V cut off)	2400mAh
Nominal voltage	3.6V
Standard discharge current	2mA
Maximum continuous current	100mA
Maximum pulse current	200mA
Operating temperature range	-55°C- +85°C
Storage temperature (recommended)	+30 °C Max
Weight	20g




*Energy type is bobbin structure and best suit for low current discharge. It may require depassivation before medium currents can be delivered.

*Underwriters Laboratories (UL) Component Recognition (File Number MH 20555).

2 Dimension



3 Electrical Characteristics



ENERGY TYPE

Note: Any representations in this brochure concerning performance, are for informational purposes only and are not construed as warranties either expressed or implied, of future performance.

[Http://eemb.com](http://eemb.com)

Global@eemb.com

✦ CAPTURA: EEMB ER14505 (LISOC12 AA), pag. 1 - 2.4Ah, max pulso 200mA, y nota de PASIVACION (puede requerir depasivación) — archivo local: MATI-HQ\datasheets\

6.2 El pulso de TX y el supercapacitor

El TX LoRa consume ~87mA durante ~150ms - más corriente y más tiempo que el pulso especificado de la celda (250mA/0,1s en celda FRESCA; menos en frío o a media vida). El **supercapacitor de 1F** (ya en stock) se ubica en el riel de 3,0V junto al radio: entrega el pulso localmente y la batería lo repone despacio. No es opcional: es lo que protege la vida útil de la celda.

El razonamiento completo (dos objeciones de Matías definieron esta decisión):

- 1) Un LDO de salida 3,3V desde una pila de 3,6V deja solo ~300mV de margen: con el dropout del regulador, deja de regular ANTES de agotar la pila y el riel se ensucia justo al final de la vida útil.
- 2) Conectar el radio DIRECTO a la pila (3,6V en vacío) lo deja a 30mV del máximo operativo del SX1278 (3,7V) y por encima del típico de módulo del RA-02 (3,3V) - diseño al borde, descartado.

Solución: UN LDO de salida 3,0V. Headroom de entrada: 600mV (regula limpio hasta pila ~3,15V = fin real de vida). Y a 3,0V opera TODO el silicio: SX1278 (mín 1,8V), ATmega @8MHz (mín ~2,5V), AD7124 (2,7-3,6V ✓✓), ADS1220 (mín 2,3V). La galga excitada a 3,0V pierde 9% de señal absoluta - irrelevante: la medición es ratiométrica.

✦ **Afirmación sustentada:** MCP1700: corriente de reposo 1,6uA típica y dropout 178mV típico a plena carga - pagina 1. ELEGIDO: MCP1700-3002E (sufijo 3002 = salida 3,0V - NO confundir con el -3302 de 3,3V). Alternativas: HT7330 (local), TPS7A02-30 (import, Iq 25nA).



MCP1700

Low Quiescent Current LDO

Features

- AEC-Q100 Qualified and PPAP Capable
- 1.6 μ A Typical Quiescent Current
- Input Operating Voltage Range: 2.3V to 6.0V
- Output Voltage Range: 1.2V to 5.0V
- 250 mA Output Current for Output Voltages ≥ 2.5 V
- 200 mA Output Current for Output Voltages < 2.5 V
- Low Dropout (LDO) Voltage
 - 178 mV Typical @ 250 mA for $V_{OUT} = 2.8$ V
- 0.4% Typical Output Voltage Tolerance
- Standard Output Voltage Options:
 - 1.2V, 1.8V, 2.5V, 2.8V, 2.9V, 3.0V, 3.3V, 5.0V
- Stable with 1.0 μ F Ceramic Output Capacitor
- Short Circuit Protection
- Overtemperature Protection

Applications

- Battery-Powered Devices
- Battery-Powered Alarm Circuits
- Smoke Detectors
- CO₂ Detectors
- Pagers and Cellular Phones
- Smart Battery Packs
- Low Quiescent Current Voltage Reference
- PDAs
- Digital Cameras
- Microcontroller Power

Related Literature

- AN765, "Using Microchip's Micropower LDOs" (DS00765), Microchip Technology Inc., 2002
- AN766, "Pin-Compatible CMOS Upgrades to BiPolar LDOs" (DS00766), Microchip Technology Inc., 2002
- AN792, "A Method to Determine How Much Power a SOT23 Can Dissipate in an Application" (DS00792), Microchip Technology Inc., 2001

General Description


The MCP1700 is a family of CMOS low dropout (LDO) voltage regulators that can deliver up to 250 mA of current while consuming only 1.6 μ A of quiescent current (typical). The input operating range is specified from 2.3V to 6.0V, making it an ideal choice for two and three primary cell battery-powered applications, as well as single cell Li-Ion-powered applications.

The MCP1700 is capable of delivering 250 mA with only 178 mV of input to output voltage differential ($V_{OUT} = 2.8$ V). The output voltage tolerance of the MCP1700 is typically $\pm 0.4\%$ at $+25^\circ\text{C}$ and $\pm 3\%$ maximum over the operating junction temperature range of -40°C to $+125^\circ\text{C}$.

Output voltages available for the MCP1700 range from 1.2V to 5.0V. The LDO output is stable when using only 1 μ F output capacitance. Ceramic, tantalum or aluminum electrolytic capacitors can all be used for input and output. Overcurrent limit and overtemperature shutdown provide a robust solution for any application.

Package options include SOT-23, SOT-89, TO-92 and 2x2 DFN-6.

Package Types



✦ **Afirmación sustentada:** Electrical Characteristics del MCP1700 - la tabla completa de dropout/Iq/regulacion. Nota de lectura de datasheets: el voltaje de las 'Test Conditions' (VIN = VOUT+1V) es la condicion DE ENSAYO donde el fabricante caracteriza, NO el minimo de entrada. El minimo real de entrada = VOUT + dropout.

MCP1700

1.0 ELECTRICAL CHARACTERISTICS

Absolute Maximum Ratings †

V_{DD}.....+6.5V
All inputs and outputs w.r.t. (V_{SS} - 0.3V) to (V_{IN} + 0.3V)
Peak Output Current Internally Limited
Storage Temperature -65°C to +150°C
Maximum Junction Temperature 150°C
Operating Junction Temperature..... -40°C to +125°C
ESD protection on all pins (HBM;MM)..... ≥ 4 kV; ≥ 400V

† **Notice:** Stresses above those listed under "Maximum Ratings" may cause permanent damage to the device. This is a stress rating only, and functional operation of the device at those or any other conditions above those indicated in the operational listings of this specification is not implied. Exposure to maximum rating conditions for extended periods may affect device reliability.

DC CHARACTERISTICS

Electrical Characteristics: Unless otherwise specified, all limits are established for V_{IN} = V_R + 1V, I_{LOAD} = 100 µA, C_{OUT} = 1 µF (X7R), C_{IN} = 1 µF (X7R), T_A = +25°C.
Boldface type applies for junction temperatures, T_J (**Note 6**) of -40°C to +125°C.

Parameters	Sym.	Min.	Typ.	Max.	Units	Conditions
Input/Output Characteristics						
Input Operating Voltage	V _{IN}	2.3	—	6.0	V	Note 1
Input Quiescent Current	I _q	—	1.6	4	µA	I _L = 0 mA, V _{IN} = V _R + 1V
Maximum Output Current	I _{OUT_MA}	250 200	—	—	mA	For V _R ≥ 2.5V For V _R < 2.5V
Output Short Circuit Current	I _{OUT_SC}	—	408	—	mA	V _{IN} = V _R + 1V, V _{OUT} = GND Current (peak current) measured 10 ms after short is applied.
Output Voltage Regulation	V _{OUT}	V _R - 2.0% V_R - 3.0%	V _R ± 0.4%	V _R + 2.0% V_R + 3.0%	V	Note 2
V _{OUT} Temperature Coefficient	TCV _{OUT}	—	50	—	ppm/°C	Note 3
Line Regulation	ΔV _{OUT} / (V _{OUT} ΔV _{IN})	-1.0	±0.75	+1.0	%/V	(V _R + 1)V ≤ V _{IN} ≤ 6V
Load Regulation	ΔV _{OUT} / V _{OUT}	-1.5	±1.0	+1.5	%	I _L = 0.1 mA to 250 mA for V _R ≥ 2.5V I _L = 0.1 mA to 200 mA for V _R < 2.5V Note 4
Dropout Voltage V _R > 2.5V	V _{IN} - V _{OUT}	—	178	350	mV	I _L = 250 mA, (Note 1, Note 5)
Dropout Voltage V _R < 2.5V	V _{IN} - V _{OUT}	—	150	350	mV	I _L = 200 mA, (Note 1, Note 5)
Output Rise Time	T _R	—	500	—	µs	10% V _R to 90% V _R V _{IN} = 0V to 6V, R _L = 50Ω resistive

- Note 1:** The minimum V_{IN} must meet two conditions: V_{IN} ≥ 2.3V and V_{IN} ≥ (V_R + 3.0%) + V_{DROPOUT}.
Note 2: V_R is the nominal regulator output voltage. For example: V_R = 1.2V, 1.5V, 1.8V, 2.5V, 2.8V, 2.9V, 3.0V, 3.3V, 4.0V, 5.0V. The input voltage V_{IN} = V_R + 1.0V; I_{OUT} = 100 µA.
Note 3: TCV_{OUT} = (V_{OUT-HIGH} - V_{OUT-LOW}) * 10⁶ / (V_R * ΔTemperature), V_{OUT-HIGH} = highest voltage measured over the temperature range. V_{OUT-LOW} = lowest voltage measured over the temperature range.
Note 4: Load regulation is measured at a constant junction temperature using low duty cycle pulse testing. Changes in output voltage due to heating effects are determined using thermal regulation specification TCV_{OUT}.
Note 5: Dropout voltage is defined as the input to output differential at which the output voltage drops 2% below its measured value with a V_R + 1V differential applied.
Note 6: The maximum allowable power dissipation is a function of ambient temperature, the maximum allowable junction temperature and the thermal resistance from junction to air (i.e. T_A, T_J, θ_{JA}). Exceeding the maximum allowable power dissipation will cause the device operating junction temperature to exceed the maximum 150°C rating. Sustained junction temperatures above 150°C can impact the device reliability.
Note 7: The junction temperature is approximated by soaking the device under test at an ambient temperature equal to the desired Junction temperature. The test time is small enough such that the rise in the Junction temperature over the ambient temperature is not significant.

✦ **Afirmación sustentada:** El chip SX1278 opera de 1,8 a 3,7V (Tabla 4, Operating Range, VDDop) con máximo absoluto de 3,9V (Tabla 3). A 3,0V de riel queda 1,2V por debajo del máximo operativo y 1,2V sobre el mínimo: margen cómodo en ambas direcciones. (La v3.0 usaba '3,9V' como si fuera operativo: el operativo es 3,7V.)



SX1276/77/78/79

WIRELESS, SENSING & TIMING

DATASHEET

2. Electrical Characteristics

2.1. ESD Notice

The SX1276/77/78/79 is a high performance radio frequency device. It satisfies:

- ♦ Class 2 of the JEDEC standard JESD22-A114 (Human Body Model) on all pins.
- ♦ Class III of the JEDEC standard JESD22-C101 (Charged Device Model) on all pins



It should thus be handled with all the necessary ESD precautions to avoid any permanent damage.

2.2. Absolute Maximum Ratings

Stresses above the values listed below may cause permanent device failure. Exposure to absolute maximum ratings for extended periods may affect device reliability.

Table 3 Absolute Maximum Ratings

Symbol	Description	Min	Max	Unit
VDDmr	Supply Voltage	-0.5	3.9	V
Tmr	Temperature	-55	+115	°C
Tj	Junction temperature	-	+125	°C
Pmr	RF Input Level	-	+10	dBm

Note Specific ratings apply to +20 dBm operation (see Section 5.4.3).

2.3. Operating Range

Table 4 Operating Range

Symbol	Description	Min	Max	Unit
VDDop	Supply voltage	1.8	3.7	V
Top	Operational temperature range	-40	+85	°C
Clop	Load capacitance on digital ports	-	25	pF
ML	RF Input Level	-	+10	dBm

Note A specific supply voltage range applies to +20 dBm operation (see Section 5.4.3).

2.4. Thermal Properties

Table 5 Thermal Properties

Symbol	Description	Min	Typ	Max	Unit
THETA_JA	Package θ_{JA} (Junction to ambient)	-	22.185	-	°C/W
THETA_JC	Package θ_{JC} (Junction to case ground paddle)	-	0.757	-	°C/W

★ **Afirmación sustentada:** Consumos del SX1278 (Tabla 6): sleep 0,2uA tip. / 1uA max; TX +17dBm por PA_BOOST = 87mA; +20dBm = 120mA. La v3.0 usaba '120mA @ 17dBm' - error conservador (mezclaba la corriente de 20dBm con la potencia de 17dBm); el valor correcto para el presupuesto es 87mA.



SX1276/77/78/79

WIRELESS, SENSING & TIMING

DATASHEET

2.5. Chip Specification

The tables below give the electrical specifications of the transceiver under the following conditions: Supply voltage VDD=3.3 V, temperature = 25 °C, FXOSC = 32 MHz, F_{RF} = 169/434/868/915 MHz (see specific indication), Pout = +13dBm, 2-level FSK modulation without pre-filtering, FDA = 5 kHz, Bit Rate = 4.8 kb/s and terminated in a matched 50 Ohm impedance, shared Rx and Tx path matching, unless otherwise specified.

Note Specification whose symbol is appended with “_LF” corresponds to the performance in Band 2 and/or Band 3, as described in section 5.3.3. “_HF” refers to the upper Band 1

2.5.1. Power Consumption

Table 6 Power Consumption Specification

Symbol	Description	Conditions	Min	Typ	Max	Unit
IDDSL	Supply current in Sleep mode		-	0.2	1	uA
IDDIDLE	Supply current in Idle mode	RC oscillator enabled	-	1.5	-	uA
IDDST	Supply current in Standby mode	Crystal oscillator enabled	-	1.6	1.8	mA
IDDFS	Supply current in Synthesizer mode	FSRx	-	5.8	-	mA
IDDR	Supply current in Receive mode	LnaBoost Off, band 1 LnaBoost On, band 1 Bands 2&3	- - -	10.8 11.5 12.0	- - -	mA
IDDT	Supply current in Transmit mode with impedance matching	RFOP = +20 dBm, on PA_BOOST RFOP = +17 dBm, on PA_BOOST RFOP = +13 dBm, on RFO_LF/HF pin RFOP = +7 dBm, on RFO_LF/HF pin	- - - -	120 87 29 20	- - - -	mA mA mA mA

2.5.2. Frequency Synthesis

Table 7 Frequency Synthesizer Specification

Symbol	Description	Conditions	Min	Typ	Max	Unit
FR	Synthesizer frequency range	Programmable Band 3 Band 2 Band 1 (*for SX1279)	137 410 862 (*779)	- - -	175 (*160) 525 (*480) 1020 (*960)	MHz
FXOSC	Crystal oscillator frequency		-	32	-	MHz
TS_OSC	Crystal oscillator wake-up time		-	250	-	us
TS_FS	Frequency synthesizer wake-up time to PLLock signal	From Standby mode	-	60	-	us

Verificación pendiente de banco (5 minutos): alimentar un RA-02 a 3,0V (dos AA en serie) y comparar RSSI contra 3,3V con el gateway existente. El datasheet dice que funciona; el banco lo confirma con el hardware propio. La potencia se usa a +17dBm (a +20dBm el duty cycle está limitado a 1% por datasheet sección 5.4.3 y exige 2,4V mínimo).

8. El microcontrolador: ATmega328P @ 8MHz / 3,0V - con evidencia

El nodo no necesita cómputo: despertar, gatear, leer SPI, empaquetar, transmitir, dormir. El ATmega328P (en placa Pro Mini 3,3V/8MHz ya en stock, o pelado en la PCB final sin regulador ni LED) es el escalón justo: sleep de microamperes con watchdog, toolchain conocida, y a 8MHz opera desde ~2,5V - sobrado a 3,0V.

✦ **Afirmación sustentada:** Tabla 32-4 (DC Characteristics - Current Consumption) del ATmega328P: consumos activos y de sleep. Speed grade: a 2,7V el maximo es 10MHz, entonces 8MHz corre con margen a 3,0V.

32.2.2. ATmega328P DC Characteristics – Current Consumption

Table 32-4. ATmega328P DC characteristics - $T_A = -40^{\circ}\text{C}$ to $85/105^{\circ}\text{C}$, $V_{CC} = 1.8\text{V}$ to 5.5V (unless otherwise noted)

Symbol	Parameter	Condition	Min.	Typ. ⁽²⁾	Max.	Units
I_{CC}	Power Supply Current ⁽¹⁾	Active 1MHz, $V_{CC} = 2\text{V}$	$T = 85^{\circ}\text{C}$	0.3	0.5	mA
			$T = 105^{\circ}\text{C}$	0.3	0.5	
		Active 4MHz, $V_{CC} = 3\text{V}$	$T = 85^{\circ}\text{C}$	1.7	2.5	
			$T = 105^{\circ}\text{C}$	1.7	2.5	
		Active 8MHz, $V_{CC} = 5\text{V}$	$T = 85^{\circ}\text{C}$	5.2	9.0	
			$T = 105^{\circ}\text{C}$	5.2	9.0	
		Idle 1MHz, $V_{CC} = 2\text{V}$	$T = 85^{\circ}\text{C}$	0.04	0.15	
			$T = 105^{\circ}\text{C}$	0.04	0.15	
	Power-save mode ⁽³⁾	32kHz TOSC enabled, $V_{CC} = 1.8\text{V}$	$T = 85^{\circ}\text{C}$	0.8		μA
			$T = 105^{\circ}\text{C}$	0.8		
		32kHz TOSC enabled, $V_{CC} = 3\text{V}$	$T = 85^{\circ}\text{C}$	0.9		
			$T = 105^{\circ}\text{C}$	0.9		
	Power-down mode ⁽³⁾⁽⁴⁾	WDT enabled, $V_{CC} = 3\text{V}$	$T = 85^{\circ}\text{C}$	4.2	8	
			$T = 105^{\circ}\text{C}$	4.2	10	
		WDT disabled, $V_{CC} = 3\text{V}$	$T = 85^{\circ}\text{C}$	0.1	2	
			$T = 105^{\circ}\text{C}$	0.1	5	

Note:

1. Values with *Minimizing Power Consumption* enabled (0xFF).
2. Typical values at 25°C . Maximum values are test limits in production.
3. The current consumption values include input leakage current.
4. No clock is applied to the pad during power-down mode.


32.3. Speed Grades

Maximum frequency is dependent on V_{CC} . As shown in Figure. Maximum Frequency vs. V_{CC} , the Maximum Frequency vs. V_{CC} curve is linear between $1.8\text{V} < V_{CC} < 2.7\text{V}$ and between $2.7\text{V} < V_{CC} < 4.5\text{V}$.



✦ **Afirmación sustentada:** Continuación de la Tabla 32-4: power-down con WDT habilitado ~4,2uA típico a 3V (8uA max a 85C); con WDT apagado 0,1uA. El presupuesto usa 4,2uA (WDT activo para el ciclo de 300s).

Figure 32-1. Maximum Frequency vs. V_{CC}



32.4. Clock Characteristics

Related Links

[Calibrated Internal RC Oscillator](#) on page 54


32.4.1. Calibrated Internal RC Oscillator Accuracy

Table 32-5. Calibration Accuracy of Internal RC Oscillator

	Frequency	V_{CC}	Temperature	Calibration Accuracy
Factory Calibration	8.0MHz	3.0V	25°C	±10%
User Calibration	7.3 - 8.1MHz	1.8V - 5.5V	-40°C to - 85°C	±1%

32.4.2. External Clock Drive Waveforms

Figure 32-2. External Clock Drive Waveforms



32.4.3. External Clock Drive

Table 32-6. External Clock Drive

Symbol	Parameter	$V_{CC}= 1.8 - 5.5V$		$V_{CC}= 2.7 - 5.5V$		$V_{CC}= 4.5 - 5.5V$		Units
		Min.	Max.	Min.	Max.	Min.	Max.	
$1/t_{CLCL}$	Oscillator Frequency	0	4	0	10	0	20	MHz
t_{CLCL}	Clock Period	250	-	100	-	50	-	ns
t_{CHCX}	High Time	100	-	40	-	20	-	ns



Atmel ATmega328/P [DATASHEET] 369

Atmel-42735B-ATmega328/P_Datasheet_Complete-11/2016

CAPTURA: ATmega328P (Atmel-42735B), pag. 369 - continuación Tabla 32-4: power-down WDT enabled ~4,2uA @3V — archivo local: MATI-HQ\datasheets\

9. Presupuesto de energía RECALCULADO (specs verificadas, galga real de 350Ω)

Escenario de operación: reporte cada 300 s (5 min), ráfaga de medición de 3 s, TX de 0,15 s a +17dBm.

Fase	Corriente	Duración	Carga (mAs)	Fuente del número
Sleep (ATmega 4,2uA + SX 0,2uA + ADC 2uA + fugas)	~6,5 μ A	296,4 s	1,9	Tablas capturadas §§5,7,8
Medición (puente 8,6mA + ADC low 0,26mA + ATmega 3,5mA)	~12,4 mA	3 s	37,2	I=3,0V/350Ω + AD7124 p.1 + Tabla 32-4
Cálculo/empaquetado	3,5 mA	0,5 s	1,75	Tabla 32-4 (activo 8MHz)
TX +17dBm	87 mA	0,15 s	13,1	Semtech Tabla 6 (captura §7)
Total por ciclo	≈ 54 mAs / 300 s		≈ 0,18 mA promedio	

Autonomía con 1×AA LiSOCl2: capacidad útil derateada $\approx 2,0-2,2$ Ah (cutoff real $\sim 3,15$ V, descarga pulsada, ver §6.1) → **2100 mAh / (0,18 mA × 8760 h/año) $\approx 1,3$ años**. El objetivo de 1 año SE CUMPLE con $\sim 30\%$ de margen. La v3.0 prometía " ≈ 2 años": eso solo vale con puente de alta resistencia ($1k\Omega \rightarrow$ promedio $\sim 0,13$ mA $\rightarrow \sim 1,8$ años). Palancas de margen: galga/completación de alta R (a importar) o acortar la ventana de medición.

Disciplina de verificación: ningún número de esta tabla se declara válido hasta medirlo con el INA219 en el banco (consumo de sleep REAL incluido - la experiencia del sistema de 8800mAh muerto en un día lo exige). El presupuesto es el plan; el INA219 es la verdad.

10. Calibración por shunt (shunt-cal) y protocolo de campo

Método estándar de la industria (Micro-Measurements): conectar una resistencia de precisión Rcal en paralelo con un brazo del puente simula una deformación CONOCIDA y calculable:

$$\text{eps_sim} = R_g / (G_F \times (R_g + R_{cal})) \rightarrow R_{cal} = 174,65 \text{ kohm } (0,1\%) \text{ sobre brazo de } 350\text{ohm} = 1000 \text{ ue exactos}$$

Verificado por auditoría: $350 / (2 \times 175.000) = 0,001 = 1000 \mu\epsilon \checkmark$. El nodo incorpora **Rcal + MOSFET por canal**, conmutable por firmware: la verificación de ganancia se hace IN SITU, sin tocar el eje, y permite chequear que los canales A y B respondan igual (A=B) en cualquier visita.

Protocolo (resumen operativo)

- 1. Zero:** con cadena en reposo conocido, registrar offset de cada canal (promedio 30 s).
- 2. Span eléctrico:** activar shunt-cal por firmware $\rightarrow$ verificar lectura = $1000 \mu\epsilon \pm$ tolerancia $\rightarrow$ registrar factor K real de cada canal.
- 3. Verificación cruzada A=B:** ambos canales con shunt activo deben leer igual dentro de la incertidumbre.
- 4. Registro:** los factores K quedan en EEPROM del nodo y en la bitácora de calibración (trazabilidad para Medidas 2 / paper).

11. Checklist de despliegue en planta (octubre)

- ☐ **DEPASIVACIÓN de cada LiSOCl2** (nueva, exigida por datasheet EEMB - captura §6.1): aplicar carga de 10-50mA durante segundos/minutos hasta que la tensión bajo carga se estabilice $>3,0$ V. Sin esto, riesgo de brownout en el primer arranque tras meses de estante.
- ☐ Verificar RSSI del enlace en la posición real de montaje (emisores sobre el REDLER, receptor en sala) antes de fijar.
- ☐ Shunt-cal in situ en ambos nodos (protocolo §10) - registrar K de cada canal.
- ☐ Verificar ciclo completo: medición $\rightarrow$ TX $\rightarrow$ dato en dashboard $\rightarrow$ comando de vuelta (ventana RX).
- ☐ Medir consumo de sleep con INA219 en al menos un nodo YA MONTADO (los μ A reales, no los del datasheet).
- ☐ Enclosures IP65 con prensacables, fijación al bastidor (no al eje), precintos.
- ☐ Dejar registrado en bitácora: seriales, K, RSSI, tensión de batería inicial de cada nodo.

12. Registro de auditoría - qué se corrigió de la v3.0 y por qué

La v3.0 contenía especificaciones citadas de memoria. La auditoría adversarial (jul-2026) verificó cada claim contra el datasheet oficial descargado. Correcciones, por gravedad:

#	Error en v3.0	Valor verificado (v3.1)	Gravedad
1	"El AD7124 puede ir directo de la batería o con LDO opcional"	AVDD máx 3,6V < 3,67V de pila fresca $\rightarrow$ LDO OBLIGATORIO (captura §5.1)	● Alta - habría llegado a la PCB
2	AD7190 como respaldo del AD7124	AD7190 es parte de 5V (AVDD 4,75-5,25V) $\rightarrow$ eliminado; respaldo real: ADS1220	● Alta - compra inútil
3	AD7124 low power "90 μ A", standby "1-2 μ A"	low 255μA , mid 355 μ A, standby 15μA , power-down 2 μ A (pierde registros)	● Media
4	"El gateo del puente es gratis, el ADC lo apaga solo"	El gateo es el PSW controlado por firmware (bit IO_CONTROL_1); las corrientes de excitación (máx 1mA) no pueden excitar 350 Ω	● Media
5	TX "120mA @ 17dBm"	87mA @ 17dBm ; 120mA es @ 20dBm (Tabla 6) - error conservador	● Baja
6	SX1278 "aguanta 3,9V"	3,9V es máximo ABSOLUTO; el operativo es 1,8-3,7V (Tabla 4)	● Baja
7	"ADS1232 excita el puente por E+/E-"	El ADS1232 no tiene salida de excitación (E+/E- es del módulo HX711); ratiométrico desde el riel	● Media
8	Autonomía " ≈ 2 años", puente asumido de 1mA	Con la galga REAL de 350 Ω : $\sim 1,3$ años (margen 30%); 2 años requiere puente de alta R	● Media
9	Sin rutina de depasivación	Agregada al checklist (exigida por datasheet EEMB)	● Media - falla de primer arranque
10	0,33 y 0,397 Hz usados indistintamente	0,397 Hz = MEDIDO (se usa); 0,33 Hz = teórico de 20 RPM (nota al pie)	● Baja

Lo que la auditoría CONFIRMÓ intacto: toda la física (§3, verificada fórmula por fórmula), la arquitectura de 3 unidades, el método shunt-cal y sus fórmulas, la elección batería+supercap, y la conclusión central: **1 año de autonomía con 1 pila AA es**

alcanzable. El diseño era estructuralmente sólido; la documentación no. Regla permanente adoptada: **ningún número de componente entra al documento sin la captura del datasheet al lado** - este documento es la implementación de esa regla.

13. Datasheets de referencia (copias locales para verificación independiente)

Componente	Documento	Archivo local (MATI-HQ\datasheets\)
SX1276/77/78/79 (LoRa)	Semtech Rev. 4, marzo 2015	SX1276-77-78-79_Semtech.pdf
AD7124-8	Analog Devices Rev. D	AD7124-8_AnalogDevices.pdf
ADS1220	Texas Instruments	ADS1220_TI.pdf
ADS1232	Texas Instruments	ADS1232_TI.pdf
ATmega328P	Atmel-42735B	ATmega328P_Microchip.pdf (+ megaAVR completo)
MCP1700	Microchip 20001826F	MCP1700_Microchip.pdf
TPS7A02	Texas Instruments	TPS7A02_TI.pdf
Saft LS14500	Saft (LiSOCI2 AA)	Saft_LS14500.pdf
EEMB ER14505	EEMB (LiSOCI2 AA)	EEMB_ER14505.pdf

Documento generado y auditado por el equipo de agentes de Matías (Claude) - v3.1, julio 2026. Las capturas embebidas son renders directos de los PDF oficiales listados. Datos de campo: GIMAP/Dreyfus feb-2026. Este documento reemplaza a PAPER_DREYFUS_V3.html.