

PROYECTO PAMPA

Memoria de cálculo

Front-end eléctrico ARINC 429-like

TL082CP + MCP6562

Justificación de ganancias, impedancias, referencias, desacople, adaptación de línea y respuesta temporal para 100 kbit/s y 12,5 kbit/s.

Documento asociado al esquemático

`frontend_arinc429_tl082_circuit.kicad_sch`

30 de julio de 2026

Índice

1	Alcance y criterio de diseño	2
1.1	Objetivos de referencia	2
2	Etapla transmisora con U1 TL082CP	2
2.1	Elección de alimentación	2
2.2	Ganancia diferencial: R1–R8	2
2.3	Carga vista por los GPIO	3
2.4	Impedancia de salida: R9 y R10	3
2.5	Carga de uno y varios receptores	4
3	Línea J2 y reflexiones	4
4	Etapla receptora analógica con U2 TL082CP	4
4.1	Atenuación y desplazamiento: R11–R18	4
4.2	Impedancia de entrada del receptor	5
4.3	Impedancia de salida de U2	5
5	Referencias y decisión digital	6
5.1	VREF: R21, R22 y C10	6
5.2	VTH: R23, R24 y C11	6
5.3	U3 MCP6562 y C9	7
6	Capacitores de alimentación C1–C9	7
7	Slew rate, ancho de banda y rise time	7
7.1	Límite propio del TL082CP	7
7.2	Comparación con las dos velocidades	8
7.3	Conformado de flancos recomendado	8
8	Resumen de componentes y justificación	9
9	Conclusiones de ingeniería	10
10	Esquemático de referencia	11
11	Fuentes técnicas	12

1. Alcance y criterio de diseño

Esta memoria justifica los valores del circuito vigente mediante las ecuaciones de los amplificadores diferenciales, las cargas vistas por las Raspberry Pi Pico, la impedancia característica de la línea y la respuesta temporal de los dispositivos. El objetivo es construir un banco que reproduzca los niveles y la temporización principales de ARINC 429 para un transmisor y un receptor.

Los valores eléctricos de referencia se toman del tutorial ARINC 429 provisto con el proyecto. Los parámetros del TL082CP se toman de la hoja de datos de Texas Instruments aportada al proyecto. Para el MCP6562 se usa su hoja de datos oficial de Microchip.

La adaptación ARINC no consiste en colocar 78Ω en el receptor. La fuente se aproxima a 75Ω balanceados y el receptor debe ser de alta impedancia. Por ello puede existir una reflexión inicial en el extremo receptor; lo que se busca es que la fuente absorba el retorno y que los flancos controlados eviten reflexiones repetidas, sobreimpulso y ringing.

1.1. Objetivos de referencia

Cuadro 1: Magnitudes eléctricas y temporales usadas como objetivo.

Magnitud	Objetivo	Uso en el cálculo
Cable	Par trenzado blindado, $Z_0 \approx 78\Omega$	Adaptación de fuente
Impedancia TX	$75\Omega \pm 5\Omega$, repartida entre A y B	$R_9 + R_{10}$
Impedancia RX	$Z_{in} \geq 8\text{ k}\Omega$	Redes de $100\text{ k}\Omega$
Niveles TX	+10 V, 0 y -10 V diferenciales	Ganancia TX 1,5
100 kbps	$T_b = 10\text{ }\mu\text{s}$, media celda $5\text{ }\mu\text{s}$	Verificación rápida
12,5 kbps	$T_b = 80\text{ }\mu\text{s}$, media celda $40\text{ }\mu\text{s}$	Verificación lenta
Flanco rápido	$1,5\text{ }\mu\text{s} \pm 0,5\text{ }\mu\text{s}$	Conformado opcional
Flanco lento	$10\text{ }\mu\text{s} \pm 5\text{ }\mu\text{s}$	Conformado opcional

2. Etapa transmisora con U1 TL082CP

2.1. Elección de alimentación

El TL082CP no es rail-to-rail. Su hoja de datos recomienda alimentaciones simétricas entre $\pm 5\text{ V}$ y $\pm 15\text{ V}$ y, para la versión utilizada, indica un rango de modo común aproximado desde $V_{CC-} + 4\text{ V}$ hasta $V_{CC+} - 4\text{ V}$. Con $\pm 12\text{ V}$ ese rango es aproximadamente -8 V a $+8\text{ V}$, suficiente para los nodos internos del circuito.

Cada conductor debe alcanzar aproximadamente $\pm 4,95\text{ V}$. La alimentación $\pm 12\text{ V}$ deja margen respecto del swing de salida, mientras que $\pm 6\text{ V}$ quedaría demasiado cerca de los rieles. Por ello se adopta:

$$U1: \quad V^+ = +12\text{ V}, \quad V^- = -12\text{ V}.$$

2.2. Ganancia diferencial: R1–R8

En U1A se usan $R_1 = R_3 = 20\text{ k}\Omega$ y $R_2 = R_4 = 30\text{ k}\Omega$. La razón de resistencias es

$$k = \frac{R_2}{R_1} = \frac{R_4}{R_3} = \frac{30\text{ k}\Omega}{20\text{ k}\Omega} = 1,5.$$

Para un amplificador diferencial con razones apareadas:

$$V_{TXA_DRV} = k(V_{TX_A} - V_{TX_B}).$$

U1B repite el circuito con entradas intercambiadas:

$$V_{TXB_DRV} = k(V_{TX_B} - V_{TX_A}).$$

Con lógica de 3,3 V:

$$V_{TXA_DRV} = 1,5(3,3 - 0) = +4,95 \text{ V},$$

$$V_{TXB_DRV} = 1,5(0 - 3,3) = -4,95 \text{ V},$$

$$V_{AB} = V_A - V_B \approx 9,9 \text{ V}.$$

Al invertir las entradas se obtiene $V_{AB} \approx -9,9 \text{ V}$; cuando ambas entradas son iguales se obtiene el estado NULL, aproximadamente 0 V diferencial. Así, la relación 30/20 convierte los 3,3 V lógicos en los tres estados buscados sin exigir que un GPIO entregue tensión negativa.

Los cuatro pares R_1/R_2 , R_3/R_4 , R_5/R_6 y R_7/R_8 deben conservar la misma razón. Con resistencias independientes de 1 %, el peor caso de ganancia es

$$k_{max} = 1,5 \frac{1,01}{0,99} = 1,5303, \quad k_{min} = 1,5 \frac{0,99}{1,01} = 1,4703.$$

La salida diferencial nominal quedaría aproximadamente entre 9,70 V y 10,10 V, todavía dentro del objetivo de $\pm 10 \text{ V} \pm 1 \text{ V}$. Para mejorar rechazo de modo común y simetría se recomiendan resistencias de 1 % como mínimo; una red apareada de 0,1 % mejora la repetibilidad.

2.3. Carga vista por los GPIO

Cada GPIO alimenta un camino inversor de 20 k Ω y un camino no inversor de aproximadamente 20 k Ω + 30 k Ω . Una estimación conservadora es

$$Z_{GPIO} \approx 20 \text{ k}\Omega \parallel 50 \text{ k}\Omega = 14,29 \text{ k}\Omega.$$

La corriente máxima aproximada suministrada por un GPIO alto es

$$I_{GPIO} \approx \frac{3,3 \text{ V}}{14,29 \text{ k}\Omega} = 0,231 \text{ mA}.$$

Esta corriente es pequeña y explica por qué se eligieron decenas de kiloohmios en lugar de resistencias de pocos cientos de ohmios. Aumentarlas demasiado elevaría la sensibilidad a ruido, fugas y capacidad parásita; bajarlas no aporta precisión y cargaría innecesariamente la Pico.

2.4. Impedancia de salida: R9 y R10

Se colocan $R_9 = R_{10} = 39 \Omega$, una por conductor. La impedancia diferencial de fuente queda

$$Z_{out,diff} \approx R_9 + R_{10} + 2Z_{out,CL} \approx 78 \Omega,$$

donde $Z_{out,CL}$ es la impedancia de salida en lazo cerrado del TL082. La realimentación la reduce, pero no se dispone de un valor garantizado para toda frecuencia; por eso no se afirma que sea exactamente cero. Las resistencias de $39\ \Omega$ son las que dominan y hacen repetible la adaptación.

Con resistencias de 1 %, la suma queda entre $77,22\ \Omega$ y $78,78\ \Omega$. Con 5 % podría alcanzar $81,9\ \Omega$, por encima del máximo de $80\ \Omega$ asociado al objetivo $75\ \Omega \pm 5\ \Omega$; por eso aquí se recomienda 1 %.

El coeficiente de reflexión visto en la fuente es

$$\Gamma_S = \frac{Z_S - Z_0}{Z_S + Z_0}.$$

Para $Z_S = Z_0 = 78\ \Omega$, $\Gamma_S = 0$. Incluso tomando el nominal ARINC de $75\ \Omega$ frente a un cable de $78\ \Omega$, resulta $\Gamma_S = -0,0196$, es decir, cerca de 2 % en magnitud.

2.5. Carga de uno y varios receptores

Con el RX diseñado, $Z_{in,diff} \approx 100\ \text{k}\Omega$, de modo que

$$V_{RX} \approx 9,9\ \text{V} \frac{100\ \text{k}\Omega}{100\ \text{k}\Omega + 78\ \Omega} = 9,892\ \text{V}.$$

Incluso con el mínimo de $8\ \text{k}\Omega$, la tensión sería $9,804\ \text{V}$. Esto confirma que una carga RX alta conserva la amplitud.

En cambio, veinte receptores de exactamente $8\ \text{k}\Omega$ equivalen a $400\ \Omega$; la corriente diferencial sería del orden de $20,7\ \text{mA}$ y la amplitud bajaría a $8,28\ \text{V}$. El TL082CP no es un line-driver ARINC dedicado y esa condición de veinte cargas no queda garantizada por este banco. El dimensionamiento actual está orientado a un receptor de laboratorio.

3. Línea J2 y reflexiones

J2 transporta LINE_A, LINE_B y una referencia de banco. El medio objetivo es un par trenzado blindado de $Z_0 \approx 78\ \Omega$.

El receptor ARINC no termina la línea con $78\ \Omega$; debe presentar al menos $8\ \text{k}\Omega$. Por eso, para el RX de $100\ \text{k}\Omega$:

$$\Gamma_L = \frac{Z_L - Z_0}{Z_L + Z_0} = \frac{100000 - 78}{100000 + 78} = 0,9984.$$

Esta reflexión positiva en el extremo de alta impedancia es esperable. La resistencia serie de la fuente hace que la onda reflejada sea absorbida al regresar, mientras que el rise/fall controlado reduce sobreimpulso y ringing. Por lo tanto, el objetivo técnico correcto no es “cero reflexión en ambos extremos”, sino fuente adaptada, receptor de alta impedancia, cable adecuado y flancos suficientemente lentos.

En cables muy cortos, cuyo retardo de propagación es mucho menor que el tiempo de subida, el conjunto se aproxima a un circuito concentrado. En longitudes de campo la impedancia característica y el trazado del par pasan a ser críticos.

4. Etapa receptora analógica con U2 TL082CP

4.1. Atenuación y desplazamiento: R11–R18

El circuito vigente usa $R_{in} = 100\ \text{k}\Omega$ y $R_f = 10\ \text{k}\Omega$, por lo que

$$a = \frac{R_f}{R_{in}} = 0,1.$$

Con razones apareadas y referencia V_{REF} , las dos salidas son

$$\begin{aligned} V_{RXA_BIASED} &= V_{REF} + 0,1(V_A - V_B), \\ V_{RXB_BIASED} &= V_{REF} + 0,1(V_B - V_A). \end{aligned}$$

La Sección 5.1 demuestra que el divisor vigente queda cargado por las dos redes de entrada y entrega $V_{REF} \approx 1,5125 \text{ V}$, no $1,65 \text{ V}$. Con ese valor real y $V_{AB} = \pm 9,9 \text{ V}$:

Estado de línea	V_{RXA_BIASED}	V_{RXB_BIASED}
$V_{AB} = +9,9 \text{ V}$	$2,5025 \text{ V}$	$0,5225 \text{ V}$
$V_{AB} = 0 \text{ V}$	$1,5125 \text{ V}$	$1,5125 \text{ V}$
$V_{AB} = -9,9 \text{ V}$	$0,5225 \text{ V}$	$2,5025 \text{ V}$

La atenuación $0,1$ mantiene incluso $\pm 13 \text{ V}$ diferenciales dentro del dominio del comparador alimentado a $3,3 \text{ V}$. En ese extremo:

$$0,2125 \text{ V} \leq V_{RX_BIASED} \leq 2,8125 \text{ V}.$$

4.2. Impedancia de entrada del receptor

La resistencia intrínseca de entrada del TL082 es del orden de $10^{12} \Omega$, por lo que la impedancia la fijan R11–R18. Para excitación diferencial balanceada, $V_A = +V_d/2$, $V_B = -V_d/2$ y la referencia es masa en pequeña señal. Sumando las corrientes de las dos ramas asociadas a un conductor se obtiene, para la red apareada $100 \text{ k}\Omega/10 \text{ k}\Omega$,

$$I_A = \frac{V_d}{220 \text{ k}\Omega} + \frac{V_d}{183,33 \text{ k}\Omega} = \frac{V_d}{100 \text{ k}\Omega}.$$

Por lo tanto:

$$Z_{in,diff} = \frac{V_d}{I_A} \approx 100 \text{ k}\Omega.$$

El valor supera por un factor de $12,5$ el mínimo de $8 \text{ k}\Omega$. En modo común, cada conductor encuentra dos caminos de aproximadamente $110 \text{ k}\Omega$, por lo que $Z_{in,CM} \approx 110 \text{ k}\Omega \parallel 110 \text{ k}\Omega = 55 \text{ k}\Omega$. La elección de $100 \text{ k}\Omega$ reduce la carga sobre la línea sin recurrir a valores tan grandes que vuelvan dominantes las fugas y capacidades parásitas.

4.3. Impedancia de salida de U2

R12 y R16 son resistencias de realimentación, no resistencias serie de salida. La impedancia de salida de cada canal es la del TL082 reducida por la ganancia de lazo. Como U2 sólo conduce una entrada de comparador de impedancia muy alta y una pista local corta, no se necesita adaptación a 78Ω después de U2. El requisito de línea se aplica en J2, no entre U2 y U3.

U2 también se alimenta con $\pm 12 \text{ V}$. Aunque su salida útil está entre aproximadamente $0,35 \text{ V}$ y $2,95 \text{ V}$, la fuente bipolar mantiene al TL082 dentro de su rango de modo común y evita usarlo fuera de especificación.

5. Referencias y decisión digital

5.1. VREF: R21, R22 y C10

R21 y R22 valen 10 k Ω . Si el divisor estuviera descargado, entregaría

$$V_{REF} = 3,3 \text{ V} \frac{10 \text{ k}\Omega}{10 \text{ k}\Omega + 10 \text{ k}\Omega} = 1,65 \text{ V}.$$

Sin embargo, R14 y R18 conectan VREF a LINE_A y LINE_B mediante un camino de 10 k Ω + 100 k Ω cada uno. Con modo común de línea aproximadamente nulo, ambos caminos equivalen a una carga de 110 k Ω || 110 k Ω = 55 k Ω hacia masa. El valor real se obtiene de

$$R_{B,eq} = 10 \text{ k}\Omega \parallel 55 \text{ k}\Omega = 8,462 \text{ k}\Omega,$$

$$V_{REF,cargado} = 3,3 \text{ V} \frac{8,462 \text{ k}\Omega}{10 \text{ k}\Omega + 8,462 \text{ k}\Omega} = 1,5125 \text{ V}.$$

La corriente de polarización del TL082 es despreciable frente a la corriente del divisor, pero la carga resistiva de R14/R18 no lo es. Ésta es una corrección necesaria respecto del cálculo ideal.

Con C10=100 nF:

$$R_{TH,cargado} = 10 \text{ k}\Omega \parallel 10 \text{ k}\Omega \parallel 55 \text{ k}\Omega = 4,583 \text{ k}\Omega,$$

$$\tau_{REF} = R_{TH,cargado}C = 458 \text{ }\mu\text{s}, \quad f_c = \frac{1}{2\pi R_{TH,cargado}C} = 347 \text{ Hz}.$$

Este capacitor filtra la referencia; no está en serie con la señal ARINC y no deforma los bits.

El par 10 k Ω /10 k Ω funciona para los niveles nominales del banco, pero no queda justificado como referencia exacta de 1,65 V. Antes del PCB se recomienda una de estas correcciones:

- referencia bufferizada de 1,65 V; o
- R21=1 k Ω y R22=1,02 k Ω , que con la carga de 55 k Ω entregan aproximadamente 1,651 V; o
- como cambio mínimo, mantener R21=10 k Ω y usar R22=12,2 k Ω , que compensa la carga nominal y entrega aproximadamente 1,649 V.

5.2. VTH: R23, R24 y C11

Con R23=5,6 k Ω y R24=10 k Ω :

$$V_{TH} = 3,3 \text{ V} \frac{10 \text{ k}\Omega}{5,6 \text{ k}\Omega + 10 \text{ k}\Omega} = 2,115 \text{ V}.$$

Con el divisor vigente cargado, el nivel activo nominal es 2,5025 V y NULL es 1,5125 V. Los márgenes reales son:

$$M_{activo} = 2,5025 - 2,1154 = 0,387 \text{ V}, \quad M_{NULL} = 2,1154 - 1,5125 = 0,603 \text{ V}.$$

El umbral queda desplazado hacia el nivel activo. Su resistencia de Thévenin es 3,59 k Ω . Con C11=100 nF se obtiene $\tau = 359 \text{ }\mu\text{s}$ y $f_c = 443 \text{ Hz}$.

Para el mínimo nivel válido de recepción, $V_{AB} = 6,5 \text{ V}$, U2 sólo entrega 2,1625 V en el canal activo y el margen actual baja a apenas 47 mV. El valor de $5,6 \text{ k}\Omega$ queda justificado sólo para el banco nominal de $\pm 10 \text{ V}$.

Si primero se corrige VREF a 1,65 V, un valor alternativo $R_{23}=6,8 \text{ k}\Omega$ produce $V_{TH} = 1,964 \text{ V}$, con unos 314 mV respecto de NULL y 336 mV respecto del activo mínimo. Si se conserva VREF cargado en 1,5125 V, el umbral equilibrado sería aproximadamente 1,838 V, que requiere $R_{23} \approx 7,96 \text{ k}\Omega$ con $R_{24}=10 \text{ k}\Omega$. La solución más coherente es corregir VREF y luego adoptar $R_{23}=6,8 \text{ k}\Omega$.

5.3. U3 MCP6562 y C9

U3 se alimenta con 3,3 V. El MCP6562 admite 1,8 a 5,5 V, tiene entrada rail-to-rail, salida push-pull compatible con CMOS/TTL, histéresis interna y retardo máximo especificado de aproximadamente 80 ns en las condiciones de ensayo. La salida nunca adopta los rieles $\pm 12 \text{ V}$ del TL082, por lo que constituye la frontera segura hacia los GPIO de la Pico RX.

En el esquemático vigente, la señal sesgada entra en la entrada inversora y V_{TH} en la no inversora. En consecuencia, la salida lógica es **activa en bajo**. Si el firmware necesitara lógica activa en alto, deben intercambiarse las entradas del comparador o invertir la interpretación por software.

$C_9=100 \text{ nF}$ es el desacople local de U3. Debe ubicarse físicamente entre VDD y VSS, lo más cerca posible de sus pines.

6. Capacitores de alimentación C1–C9

U1A y U1B son dos canales dentro del mismo encapsulado U1; por eso comparten un único par de pines de alimentación y un único conjunto de desacople. Lo mismo ocurre con U2A/U2B. No falta un juego de capacitores para el amplificador “inferior”: eléctricamente ambos canales usan los mismos rieles.

Componentes	Valor	Justificación
C1, C3	100 nF	Desacople de alta frecuencia de los rieles $+12 \text{ V}$ y -12 V de U1. TI recomienda $0,1 \text{ }\mu\text{F}$ cerámico cerca de cada pin de alimentación.
C2, C4	10 μF	Reserva local de energía de U1 frente a variaciones más lentas de corriente y a la impedancia de cables/fuente.
C5, C7	100 nF	Desacople de alta frecuencia de los dos rieles de U2.
C6, C8	10 μF	Reserva local de energía de U2.
C9	100 nF	Desacople del MCP6562 entre 3,3 V y GND.

Como referencia ideal, la reactancia de 100 nF es $15,9 \text{ }\Omega$ a 100 kHz y $127 \text{ }\Omega$ a 12,5 kHz; la de 10 μF es $0,159 \text{ }\Omega$ y $1,27 \text{ }\Omega$, respectivamente. En la práctica, ESR, ESL y trazado importan, de ahí la combinación de un cerámico pequeño y un capacitor bulk.

No se usan capacitores de acople en serie con A o B: eliminarían la componente continua necesaria para representar el estado NULL y producirían droop y desplazamiento de línea de base.

7. Slew rate, ancho de banda y rise time

7.1. Límite propio del TL082CP

La hoja de datos aportada indica $SR_{typ} = 13 \text{ V}/\mu\text{s}$ y un valor mínimo de tabla de $8 \text{ V}/\mu\text{s}$ bajo sus condiciones de ensayo. Cada conductor cambia aproximadamente 4,95 V entre NULL y activo. Como

A y B se mueven simultáneamente en sentidos opuestos, el tiempo diferencial es el mismo que el de cada canal, no el doble:

$$t_{SR,typ} = \frac{4,95 \text{ V}}{13 \text{ V/}\mu\text{s}} = 0,381 \mu\text{s},$$

$$t_{SR,min} = \frac{4,95 \text{ V}}{8 \text{ V/}\mu\text{s}} = 0,619 \mu\text{s}.$$

El ancho de banda de ganancia unitaria típico es 3 MHz. Para la etapa TX, la ganancia de ruido aproximada es $1 + R_f/R_{in} = 2,5$, por lo que

$$f_{CL} \approx \frac{3 \text{ MHz}}{2,5} = 1,2 \text{ MHz}, \quad t_{r,BW} \approx \frac{0,35}{f_{CL}} = 0,292 \mu\text{s}.$$

El valor dominante es entonces el slew rate, y se espera un rise time sin conformado del orden de 0,38 a 0,62 μs , sujeto a carga, capacitancias y dispersión real.

Para U2, la ganancia de ruido es aproximadamente $1 + 0,1 = 1,1$:

$$f_{CL,RX} \approx 2,73 \text{ MHz}, \quad t_{r,BW,RX} \approx 0,128 \mu\text{s}.$$

El comparador suma como máximo unos 80 ns de propagación bajo las condiciones de su hoja de datos, por lo que el acondicionamiento RX es mucho más rápido que una media celda de 5 μs .

7.2. Comparación con las dos velocidades

Cuadro 3: Relación entre rise time y temporización de bit.

Modo	Bit	Media celda	t_r objetivo	$t_{r,TL082}$	Lectura
100 kbps	10 μs	5 μs	1 a 2 μs	0,38 a 0,62 μs	El TL082 es suficientemente rápido, pero el flanco bruto es más rápido que ARINC.
12,5 kbps	80 μs	40 μs	5 a 15 μs	0,38 a 0,62 μs	La holgura temporal es enorme; se necesita más conformado si se busca la forma de onda de baja velocidad.

Tomando el peor valor de slew de 0,619 μs , un único flanco ocupa aproximadamente 12,4 % de la media celda rápida y 1,55 % de la lenta. El TL082 no hace perder una fracción crítica del bit; el problema es el opuesto: el flanco puede ser demasiado abrupto y generar más energía de alta frecuencia, sobreimpulso y ringing.

Como estimación conservadora de meseta, restando subida y bajada a la media celda, el TL082 bruto deja al menos

$$5 \mu\text{s} - 2(0,619 \mu\text{s}) = 3,762 \mu\text{s}$$

en alta velocidad y 3,762 μs en baja. Esta cuenta es una aproximación geométrica, no una definición normativa de tiempo útil.

7.3. Conformado de flancos recomendado

Los capacitores C1–C11 del esquemático son de alimentación o referencia y no controlan el rise time de A/B. Para aproximar la pendiente ARINC sin cargar la salida con un capacitor grande sobre el

cable, puede evaluarse una compensación apareada en la realimentación de U1.

Si se coloca un capacitor C0G/NP0 en paralelo con cada resistencia de $30\text{ k}\Omega$ de la etapa TX (R2, R4, R6 y R8), manteniendo los cuatro valores apareados, la constante dominante aproximada es

$$\tau = R_f C_f, \quad t_r \approx 2,2 R_f C_f.$$

Para alta velocidad:

$$C_{f,100k} \approx \frac{1,5\text{ }\mu\text{s}}{2,2 \cdot 30\text{ k}\Omega} = 22,7\text{ pF}.$$

Se puede iniciar con 22 pF , que da $t_r \approx 1,45\text{ }\mu\text{s}$. Para baja velocidad:

$$C_{f,12k5} \approx \frac{10\text{ }\mu\text{s}}{2,2 \cdot 30\text{ k}\Omega} = 151,5\text{ pF}.$$

Un valor de 150 pF da $t_r \approx 9,9\text{ }\mu\text{s}$.

No debe usarse un único valor para ambos modos si se pretende cumplir las dos ventanas de rise/fall. La solución práctica es una red conmutable $22\text{ pF}/150\text{ pF}$, o un transmisor ARINC dedicado. Antes de incorporarla al PCB deben simularse estabilidad y respuesta transitoria y luego verificarse en osciloscopio. Los cuatro capacitores deben ser iguales para no degradar la simetría y el rechazo de modo común.

Un capacitor diferencial grande directamente entre A y B no es la primera opción con TL082: un escalón de 10 V a través de $78\text{ }\Omega$ puede exigir una corriente transitoria inicial de aproximadamente $10\text{ V}/78\text{ }\Omega = 128\text{ mA}$, superior a lo razonable para este operacional. La compensación en realimentación limita el ancho de banda sin imponer ese pico de corriente sobre la salida.

8. Resumen de componentes y justificación


Referencia	Valor / dispositivo	Motivo principal
U1	TL082CP	Dos canales, entrada JFET, alimentación bipolar y slew suficiente para generar A/B.
R1, R3, R5, R7	$20\text{ k}\Omega$, 1 %	Fijan la entrada de la etapa TX y mantienen baja la corriente de GPIO.
R2, R4, R6, R8	$30\text{ k}\Omega$, 1 %	Con los anteriores fijan ganancia 1,5 y simetría diferencial.
R9, R10	$39\text{ }\Omega$, 1 %	Suma diferencial de $78\text{ }\Omega$; adaptación de fuente a J2.
C1, C3	100 nF	Desacople HF de los rieles de U1.
C2, C4	$10\text{ }\mu\text{F}$	Reserva local de energía de U1.
U2	TL082CP	Atenuación diferencial de alta impedancia y sesgo al dominio positivo.
R11, R13, R15, R17	$100\text{ k}\Omega$, 1 %	Aseguran $Z_{in,diff} \approx 100\text{ k}\Omega$ y baja carga de línea.
R12, R14, R16, R18	$10\text{ k}\Omega$, 1 %	Con los anteriores fijan atenuación 0,1 y conectan el sesgo a VREF.
C5, C7	100 nF	Desacople HF de los rieles de U2.
C6, C8	$10\text{ }\mu\text{F}$	Reserva local de energía de U2.
R21, R22	$10\text{ k}\Omega/10\text{ k}\Omega$, 1 %	Dan $1,65\text{ V}$ sin carga, pero $1,5125\text{ V}$ en el circuito. Corregir a $1\text{ k}\Omega/1,02\text{ k}\Omega$, buffer o compensación equivalente.
C10	100 nF	Filtra VREF; con la carga actual $f_c \approx 347\text{ Hz}$.

Referencia	Valor / dispositivo	Motivo principal
R23, R24	5,6 k Ω /10 k Ω , 1 %	Generan $V_{TH} = 2,115\text{ V}$; válidos para el nivel nominal. Tras corregir VREF se recomienda R23=6,8 k Ω .
C11	100 nF	Filtra VTH; $f_c \approx 443\text{ Hz}$.
U3	MCP6562	Convierte la señal analógica en lógica push-pull de 3,3 V; entrada rail-to-rail e histéresis interna.
C9	100 nF	Desacople local de U3.
J1	Conector Pico	Lleva TX A/B, 3,3 V, GND y $\pm 12\text{ V}$.
J2	Conector A/B/GND	Interfaz con el par de línea ARINC-like.
J3	Conector Pico	Entrega RX A/B lógicos, 3,3 V y GND.

9. Conclusiones de ingeniería

1. La relación 20 k Ω /30 k Ω produce $\pm 9,9\text{ V}$ diferenciales desde lógica de 3,3 V, con carga de GPIO de sólo 0,231 mA aproximadamente.
2. Las dos resistencias de 39 Ω fijan una impedancia diferencial de fuente cercana a 78 Ω . El RX de 100 k Ω supera holgadamente el mínimo de 8 k Ω y no debe reemplazarse por una terminación de 78 Ω .
3. La red RX 100 k Ω /10 k Ω atenúa a 0,1. El divisor actual, cargado por esa red, desplaza a 1,5125 V; la señal nominal permanece dentro del rango del MCP6562.
4. Antes de congelar el PCB debe endurecerse la referencia: bufferizar 1,65 V o reemplazar R21/R22 por 1 k Ω /1,02 k Ω , y luego usar R23=6,8 k Ω . Así se recupera margen frente al mínimo de recepción de 6,5 V.
5. El MCP6562 es la barrera que garantiza una salida lógica de 3,3 V; las salidas de los TL082 alimentados a $\pm 12\text{ V}$ no deben conectarse directamente a la Pico.
6. El TL082 es suficientemente rápido para 100 kbit/s y 12,5 kbit/s. Su rise time bruto estimado es incluso demasiado rápido frente al perfil ARINC, por lo que el cumplimiento de forma de onda requiere conformado y validación con osciloscopio.
7. Para aproximar los flancos se proponen, como punto de partida de simulación, cuatro capacitores apareados de 22 pF para alta velocidad o 150 pF para baja velocidad en paralelo con R2, R4, R6 y R8. No forman parte del esquemático vigente y no deben incorporarse sin verificar estabilidad.
8. El circuito reproduce correctamente un enlace de banco de un TX y un RX. No queda demostrado que el TL082 pueda conducir veinte cargas mínimas, soportar cortocircuitos de campo ni cumplir todas las protecciones de un transceptor ARINC dedicado.

La figura reproduce el esquemático exacto sobre el cual se realizaron los cálculos. Las referencias y valores deben mantenerse sincronizados con esta memoria; las correcciones de VREF/VTH indicadas en el texto todavía no están incorporadas en esta revisión del circuito.



11. Fuentes técnicas

1. Texas Instruments, *TL08xx JFET-Input Operational Amplifiers*, documento SLOS081I, revisión mayo de 2015. Archivo de trabajo: TL082CP.pdf. Información de producto vigente: <https://www.ti.com/product/TL082>.
2. AIM GmbH, *ARINC 429 Specification Tutorial*, versión 2.2, julio de 2019. Archivo de trabajo: aim-tutorial-overview429-190712-u.pdf.
3. Microchip Technology, *MCP6561/1R/1U/2/4 – 1.8V Low-Power Push-Pull Output Comparator*, DS20002139E, 2020: <https://www.microchip.com/en-us/product/MCP6562>.
4. Proyecto PAMPA, esquemático KiCad frontend_arinc429_tl082_circuit.kicad_sch, revisión vigente.