

TRABAJO PRÁCTICO Nº6

Osciladores, PLL y circuitos alineales

Grupo II

AUTORES:

Pablo Martín SCHEINFELD (59065), Santiago Agustín Arribere (59169), Matías Santiago Francois (59828), Rafael Nicolás Trozzo (59434), Gonzalo Joaquín Davidov (59117)

PROFESORES:

Daniel Andrés JACOBY, Carlos F. BELAUSTEGUI GOITIA, Rodrigo Iñaki IRIBARREN

> CIUDAD AUTÓNOMA DE BUENOS AIRES Noviembre 2019

Contenido

1.	Osci	lador d	le Wien	3
	1.1.	Introdu	ucción	3
	1.2.	Análisi	s del circuito	4
			Circuito básico de un oscilador de Wien.	4
			Criterio de Barkhausen.	5
		1.2.1.	Retroalimentación positiva	5
			Funcionalidad	6
		1.2.2.	Retroalimentación negativa	6
			Funcionalidad	7
		1.2.3.	Control automático de amplitud	7
			Antecedente	7
			Aplicación al circuito.	8
	1.3.	Implem	nentación	10
		1.3.1.	Selección de componentes pasivos	10
			Retroalimentación positiva	10
			Retroalimentación negativa	11
			Tabla de componentes pasivos.	11
		1.3.2.	Selección de componentes activos	12
			Amplificador operacional.	12
			Transistor	13
			Diodos	13
			Fuente de alimentación	13
	1.4.	Singula	aridades	14
	1.5.	Circuit	o final	15
	1.6.	Resulta	ados y contrastación	16
	1.7.	Conclu	sión	20
2.	Phas		cked Loop	21
	2.1.		ucción	21
	2.2.	Desarro	ollo teórico	21
		2.2.1.		21
		2.2.2.	Análisis en condición de amarre	22
		2.2.3.	Parámetros de amarre	23
		2.2.4.	Filtro pasa-bajos	24
	2.3.	Circuit	o integrado CD4046	26
		2.3.1.	Comparador de fase tipo 1	26
		2.3.2.	Comparador de fase tipo 2	27
		233	VCO	28

	2.4.	Diseño	del circuito	29
		2.4.1.	Filtros	29
		2.4.2.	Voltage Controlled Oscillator	30
		2.4.3.	Aplicaciones	31
	2.5.	Análisis	s de resultados	32
		2.5.1.	Factor de calidad	32
		2.5.2.	Rangos de enganche y captura	34
		2.5.3.	Multiplicación de frecuencia	36
		2.5.4.	Demodulación FM	36
	2.6.	Conclu	ısión	37
3.	Dise	ño de \	VCO	38
	3.1.	Introdu	ucción teórica	38
	3.1. 3.2.		ucción teórica	
)	38
		Diseño)	38
		Diseño 3.2.1. 3.2.2.	Diseño de VCO	38 38 40
		Diseño 3.2.1. 3.2.2. 3.2.3.	Diseño de VCO	38 40 41
	3.2.	Diseño 3.2.1. 3.2.2. 3.2.3.	Diseño de VCO Adaptación de la señal de entrada Conversión triangular a senoidal	38 40 41 42
	3.2.	Diseño 3.2.1. 3.2.2. 3.2.3. Resulta	Diseño de VCO	38 40 41 42 44
	3.2.3.3.	Diseño 3.2.1. 3.2.2. 3.2.3. Resulta 3.3.1. 3.3.2.	Diseño de VCO Adaptación de la señal de entrada Conversión triangular a senoidal ados obtenidos Distorsión de la señal de salida	38 40 41 42 44
4.	3.2.3.3.	Diseño 3.2.1. 3.2.2. 3.2.3. Resulta 3.3.1. 3.3.2. Conclui	Diseño de VCO Adaptación de la señal de entrada Conversión triangular a senoidal ados obtenidos Distorsión de la señal de salida Jitter	38 40 41 42 44

1. Oscilador de Wien

1.1. Introducción

El objetivo del presente apartado es diseñar e implementar en PCB un circuito oscilador del tipo "Oscilador de Wien". Este, también conocido como, "Oscilador de puente de Wien", es utilizado con el fin de generar ondas sinusoidales de frecuencias medias. Para ello se parte de un circuito base diagramado en la figura 1. La frecuencia de oscilación buscada es de 75kHz.

$$f_0 = 75kHz \tag{1}$$




FIGURA 1: Circuito base.

1.2. Análisis del circuito

Previo a implementar el circuito de la figura 1, es necesario entender su funcionamiento, analizando cada parte y su correspondiente función.

Circuito básico de un oscilador de Wien. Para comenzar, el circuito básico de un oscilador de Wien es el esquematizado en la figura 2. Es posible apreciar la gran similitud entre este y el circuito base del presente documento. La diferencia se encuentra dada por la incorporación de un bloque adicional en el segundo. Como consecuencia, se detalla en primer lugar el funcionamiento del más básico para luego comprender a que se deben dichos componentes agregados.




FIGURA 2: Circuito básico del oscilador de Wien.

Es notorio que el circuito cuenta con dos secciones bien definidas. El bloque resaltado en color amarillo corresponde a la rama de retroalimentación positiva, mientras que aquel remarcado en azul evidencia la rama de retroalimentación negativa del circuito. De esta forma, cumple con el esquema de un oscilador, mostrado en la figura 3.




FIGURA 3: Esquema de un amplificador con realimentación positiva u oscilador.

A: ganancia en lazo abierto.

 β : factor de realimentación.

 $A \cdot \beta$: ganancia de lazo.

Criterio de Barkhausen. De acuerdo con el criterio de Barkhausen, para que un circuito lineal mantenga una oscilación en un estado estable a una frecuencia determinada debe cumplirse: por un lado, que el módulo de la ganancia de lazo sea igual a 1; y, por el otro, que el cambio de fase a dicha frecuencia en el lazo sea de 0 o de un entero múltiplo de 2n. Si el módulo de la ganancia de lazo fuera menor a 1, se daría una oscilación amortiguada, volviendo la señal eventualmente imperceptible. Por otra parte, si este fuera mayor a uno, la oscilación sería creciente y el límite estaría dado por el límite físico del circuito (tensión de alimentación positiva si se implementara mediante un amplificador operacional).

1.2.1. Retroalimentación positiva

A modo de obtener el valor del factor de realimentación del circuito de la figura 2, se establece un cuadripolo abriendo el bucle y se analiza que relación surge al aplicar una señal a su entrada entre esta y la salida. El cuadripolo resultante corresponde a la figura 4.




FIGURA 4: Cuadripolo del bucle de realimentación positiva.

La transferencia de este cuadripolo está dada por la ecuación 2 y se comporta como un filtro pasa-banda.

$$\frac{V_o}{V_i} = \frac{\$ \cdot C_1 R_2}{\$^2 \cdot C_1 C_2 R_1 R_2 + \$ \cdot (C_1 R_1 + C_1 R_2 + C_2 R_2) + 1}$$
(2)

De aquí resulta que la frecuencia de resonancia es:

$$f_0 = \frac{1}{2\pi \cdot \sqrt{C_1 C_2 R_1 R_2}} \tag{3}$$

Normalmente se utilizan capacitores y resistores del mismo valor para simplificar el análisis. En-

tonces, si $C_1=C_2=C$ y $R_1=R_2=R$, la función de transferencia resulta:

$$\frac{V_o}{V_i} = \beta(f) = \frac{\$ \cdot RC}{\$^2 \cdot R^2 C^2 + \$ \cdot 3RC + 1}$$
 (4)

Y, la frecuencia de resonancia en este caso es:

$$f_0 = \frac{1}{2\pi \cdot RC} \tag{5}$$

De aquí, las sensibilidades de f_0 con respecto a los capacitores y a las resistencias son las mismas y resultan:

$$S_R^{f_0} = S_C^{f_0} = -1 \tag{6}$$

Bajo estas circunstancias -equivalencias entre los componentes-, la relación entre la salida y la entrada a la frecuencia de resonancia marca una atenuación de $3\frac{V}{V}$ y un cambio de fase de 0 grados. Así el factor de realimentación se establece en:

$$\beta(f_0) = 1/3 \tag{7}$$

Por último, para el cálculo de $\beta(f_0)$ sin tener en cuentas las equivalencias se sigue la siguiente ecuación:

$$\beta(f_0) = \frac{C_1 R_2}{C_1 R_1 + C_1 R_2 + C_2 R_2} \tag{8}$$

Funcionalidad. Con respecto a la función que cumple la realimentación positiva, en primer lugar, mediante la elección de los componentes de esta rama se establece la frecuencia de oscilación del circuito. Por otra parte, estos determinan un factor de realimentación, el cual resultó ser menor a uno. Así, la rama aplica una atenuación sobre la señal que la recorre.

1.2.2. Retroalimentación negativa

Tras haber obtenido la ganancia de lazo del circuito de la figura 2 a la frecuencia requerida $(\beta=1/3)$, si se aplica el criterio de Barkhausen resulta que su ganancia en lazo abierto debe tomar el valor de $3\frac{V}{V}$ para obtener una oscilación en un estado estable.

$$A = 3\frac{V}{V} \tag{9}$$

Como se puede apreciar en la figura, al aislar la sección azul esta responde al esquema de un circuito amplificador no inversor. Por esta razón, la ganancia en lazo abierto se puede establecer siguiendo la siguiente relación:

$$A = 1 + \frac{R_3}{R_4} \tag{10}$$

Entonces, para que esta valga $3\frac{V}{V}$:

$$R_3 = 2 \cdot R_4 \tag{11}$$

Funcionalidad. De esta forma, la rama de retroalimentación negativa establece una ganancia que contrarresta la atenuación de la retroalimentación positiva. Así, permite que exista una oscilación con ganancia estable.

1.2.3. Control automático de amplitud

Lo analizado hasta el momento surge de un análisis ideal del circuito. Sin embargo, en la práctica pueden existir algunas diferencias que generen que el valor de la ganancia en lazo abierto no tome o permanezca exactamente en el valor buscado. Esto puede deberse a las tolerancias de los componentes utilizados, variaciones por temperatura y picos de ruido, entre otros factores. Una variación por debajo del valor ideal de A generaría, como fue mencionado, que la señal sea eventualmente imperceptible y, una variación por encima de tal valor, resultaría en una saturación de la señal debido a la tensión de alimentación positiva del amplificador operacional, perdiendo la forma sinusoidal. Por dicha razón, para evitar estos factores se utiliza un mecanismo conocido como control automático de amplitud, o GAC por sus siglas en inglés.

Para la implementación de un control automático de amplitud debe establecerse inicialmente una ganancia en lazo abierto levemente mayor que la requerida para cumplir con Barkhausen (esto implica R_3 levemente mayor que $2 \cdot R_4$). Así, la señal oscilante sufrirá un crecimiento, el cual debe generar mediante algún método que la ganancia en lazo abierto disminuya. De esta forma, cuando esta alcance el valor requerido, la ganancia quedará estabilizada y las oscilaciones dejarán de crecer.

Antecedente. Uno de los precursores de este método es el HP200A¹, el primer producto de la empresa Hewlett-Packard patentado en 1939. Su función era la de un oscilador de audio de baja distorsión basado en un oscilador de puente de Wien. Para realizar el control de la ganancia se dispuso una lámpara incandescente en reemplazo de la resistencia R_4 , de la forma mostrada en la figura 5.

¹http://www.hparchive.com/Manuals/HP-200A-Manual-1951.pdf




FIGURA 5: Control automático de ganancia mediante lámpara incandescente.

La lámpara funciona como un resistor dependiente de la temperatura. A medida que la señal aumente de amplitud conforme continúe la oscilación, la tensión sobre los bornes de la lámpara aumentará, aumentando su temperatura y generando de esta forma un aumento en su resistencia asociada. Este aumento genera que eventualmente la ganancia en lazo abierto alcance el valor de $3\frac{V}{V}$ y la oscilación adquiera una amplitud estable.

A medida que surgieron avances en la electrónica de estado sólido, la utilización de ella fue apartando la utilización del mecanismo mencionado. Esto se debe a algunas desventajas que este presentaba tales como su fragilidad, su tamaño y su sensibilidad frente a perturbaciones externas como vibraciones.

Aplicación al circuito. Particularmente, en el circuito de interés de la figura 1, el control autómatico de la ganancia hace uso de la tecnología de estado sólido. Este esta dado por el resistor R_{\times} , los diodos 1N4148 y 1N5230, el capacitor C_3 , y el transistor JFET MPF102.

Transistor. Con la finalidad de comprender su funcionamiento, se debe entender que el transistor utilizado, al trabajar en la región óhmica, puede ser modelado como una resistencia dinámica entre los nodos de drain y source, variable ante variaciones en la tensión del gate. Dado que el JFET utilizado es de canal N, en la figura 6 se muestra un ejemplo de las curvas de salida de un transistor de este tipo.




FIGURA 6: Ejemplo de las curvas características de un JFET de canal N.

La resistencia dinámica, llámese r_d , toma su valor de acuerdo al cociente entre V_{DS} e I_D . Se evidencia en las curvas que esta relación (en la zona óhmica) aumenta conforme el módulo de Vgs aumenta (tensión más negativa en este caso). Dado que en el circuito esquematizado el nodo de source está conectado a tierra, lo anterior es equivalente a decir que la resistencia aumenta a medida que aumenta el módulo de la tensión del gate.

Diodos. En cuanto a los diodos incorporados en el circuito, estos impiden en primer lugar que la tensión del gate tome valores fuera de la zona de la región lineal. Los diodos permiten el paso de corriente cuando los semiciclos negativos de V_o alcancen un valor mayor o igual a $V_z + V_d$, considerando V_z la tensión de trabajo del diodo zener y V_d la del diodo rectificador. Se debe asegurar, teniendo en cuenta las tensiones antes mencionadas y los diodos utilizados, que la tensión resultante en el nodo del gate sea menor que la de tensión de pinchoff del transistor para permanecer en la zona requerida.

Malla RC. Por su parte, el capacitor C_3 se carga a medida que los semiciclos negativos superan las tensiones de los diodos y, junto con la resistencia R_x , genera un valor de tensión negativo DC en el nodo de gate del transistor. Esto se da estableciendo una constante de tiempo $\tau = R_x \cdot C_3$ considerablemente mayor que el período de oscilación. Entonces, V_g aumentará conforme el capacitor se cargue y este no llegará a descargarse antes del siguiente semiciclo negativo que lo carga.

Análisis simplificado En resumen, inicialmente el módulo de la tensión V_g es de 0V, dando lugar a una resistencia r_d del JFET casi nula. A partir de una tensión de salida determinada, la tensión

comienza a aumentar. A partir de este punto, la resistencia r_d sufre un aumento como consecuencia. Para lograr una oscilación estable es necesario lograr que $\frac{R_3}{R_4+r_d}=2$. Como inicialmente R_3 es levemente mayor que $2 \cdot R_4$, el aumento de r_d produce que eventualmente se de la condición planteada, logrando una oscilación sinusoidal con amplitud constante.

1.3. Implementación

1.3.1. Selección de componentes pasivos

Para la selección de todos los componentes pasivos del circuito se tiene en cuenta que los resistores disponibles con menor tolerancia son aquellos de 1 %. Mientras que, por el lado de los capacitores, estos cuentan con una tolerancia mínima del 10 %.

Retroalimentación positiva. En primer lugar, se seleccionaron los componentes pasivos a utilizar para la rama de retroalimentación positiva del circuito. Esta cumple la función de determinar la frecuencia de oscilación y el valor del factor de realimentación β . Para su selección se estableció un criterio planteando lo siguientes puntos:

- Se utilizan componentes con la menor tolerancia disponible.
- Los capacitores a utilizar cuentan con el mismo valor nominal.
- La frecuencia de oscilación debe ser precisa y establecerse en 75kHz.
- Ante el peor caso debido a diferencias en las tolerancias, β debe tomar un valor lo más cercano a su valor ideal (1/3) posible.

De esta forma, para la selección se realizó un programa en Python haciendo uso de las ecuaciones 3 y 8 que cumpliera con lo anterior. Su función es, ante listas con los valores comerciales de los capacitores y resistores disponibles, así como las tolerancias a utilizar, devolver la combinación que ante el peor caso mantenga el β más cercano al valor ideal. Para ajustar la frecuencia a un valor preciso se decidió utilizar un trimmer y el programa indica su valor y cual de los resistores debe ser reemplazado por este. El código de este programa se adjunta en la sección del anexo (ver 4.1). En la tabla 1 se muestran los valores devueltos de los distintos parámetros.

Parámetro	Valor
C1	1,8nF plate
C2	1,8nF plate
R1	Preset
Mín valor preset	948Ω
Máx valor preset	1450Ω
R2	SMD 1, $2k\Omega$
$oldsymbol{eta}$ máx	0, 36 $\frac{V}{V}$
$oldsymbol{eta}$ mín	0, 31 $\frac{V}{V}$

TABLA 1: Valores de los parámetros devueltos por el programa.

Para el preset indicado, se utilizará un resistor de tecnología metal-film de tolerancia 5 % y valor 820Ω en serie con un preset de $1k\Omega$.

Retroalimentación negativa. Tras realizar este análisis, se procedió a elegir los valores correspondientes a los resistores R_3 y R_4 , de la rama de realimentación negativa. De acuerdo a lo anterior, el factor de realimentación β puede variar entre $0,31\frac{V}{V}$ y $0,36\frac{V}{V}$, siendo este el intervalo más cercano al valor ideal teniendo en cuenta todas las combinaciones de componentes. A modo de cumplir el criterio de Barkhausen, resulta un valor para la ganancia en lazo abierto de entre $2,77\frac{V}{V}$ y $3,22\frac{V}{V}$. Como se explicó, se debe seleccionar un valor inicial levemente mayor al que cumpla con el criterio. Por esta razón, se toma el valor $A=3,3\frac{V}{V}$. Siguiendo la fórmula 11 y estimando un valor máximo para la resistencia dinámica del JFET de entre 750Ω y $7,5k\Omega$, se decide utilizar como base $R_3=3k\Omega$ y $R_4=1,3k\Omega$ (metal-film). En adición, se incorpora un preset en serie a R_3 de $5k\Omega$, aumentando la ganancia inicial y haciendo que el circuito tenga una amplitud de oscilación estable menor a medida que aumenta.

Con respecto a la **malla RC**, integrada por la resistencia R_x y el capacitor C_3 , se explicó que estos definen la constante de tiempo para la descarga del capacitor $\tau = R_x \cdot C_3$. A su vez, se mencionó que el capacitor no debe llegar a descargarse en un período de oscilación con el fin de mantener la tensión en el gate. De esta forma, se debe tomar un valor de R_x tal que sea lo suficientemente grande como para lograr este objetivo pero que exista un valor pequeño de descarga para ajustar la ganancia del sistema cuando la tensión de salida varía. Consecuentemente, se utilizaron valores típicos de los componentes para este uso, los cuales son:

$$R_{x} = 1M\Omega \tag{12}$$

$$C_3 = 1\mu F \tag{13}$$

Bajo esta configuración, la constante de tiempo del circuito es de au=1s y se cumple que,

$$\tau = 1s >> T_0 = \frac{1}{f_0} \approx 12ms \tag{14}$$

Tabla de componentes pasivos. Adicionalmente a todo lo detallado, se incoporaron 2 capacitores multi-capa de 100nF actuando como capacitores de desacople para las entradas de alimentación del amplificador operacional. En la tabla 2 se **resumen** los valores de los componentes pasivos seleccionados.

Componente	Valor Tecnología		Tolerancia	
C_1	1,8nF	Plate	10 %	
C_2	1,8nF	Plate	10 %	
D	820Ω	Metal-film	5 %	
R_1	$1k\Omega$	Preset lineal	N/A	
R_2	$1,2k\Omega$	SMD	1 %	
D	$3k\Omega$	SMD	1 %	
R_3	$5k\Omega$	Preset lineal	N/A	
R_4	$1,3k\Omega$	SMD	1 %	
R_{x}	$1M\Omega$	Metal-film	5 %	
<i>C</i> ₃	$1\mu F$	Multi-capa	10 %	
C desacople	100nF	Multi-capa	10 %	
+Vcc	100111	Widiti-Capa	10 /0	
C desacople	100nF	Multi-capa	10 %	
-Vcc	100111	wiuiti-capa		

TABLA 2: Valores de los componentes pasivos utilizados.

1.3.2. Selección de componentes activos

Amplificador operacional. A modo de seleccionar el amplificador operacional a utilizar, si desarrolló la tabla 3 donde se comparan distintas de las características principales (valores típicos) de distintos OP-AMPs (TL082², LM833³, LF353⁴, LM324⁵ y LM741⁶).

Amplificador	$SR(\frac{V}{\mu s})$	THD (%)	$Zin(\Omega)$	$Zout(\Omega)$	Ibias	GBP (MHz)	Voffset(mV)
TL082	13	0.003	10^{12}	0.01-100	30pA	3	3
LM833	7	0.002	175k	0.01-40	300nA	16	0,15
LF353	13	0.02	10^{12}	0.01-100	50pA	4	5
LM324	0,5	0.015	2M	100-500	40nA	1,2	3
LM741	0,5	0,006	2 <i>M</i>	50-200	80nA	1,5	1

TABLA 3: Comparación de las características de distintos amplificadores operacionales.

Dado que el Slew Rate, definido para señales sinusoidales como $2\pi \cdot f \cdot V_{amp}$, puede ser un limitante al aumentar la frecuencia o la tensión del sistema, se debe elegir un amplificador con un valor relativamente alto. Si tomamos como caso límite una frecuencia de oscilación de 100kHz y una amplitud de 9V, el Slew Rate mínimo resultante es de 5,7 $\frac{V}{\mu s}$. Por esta razón, se descartaron el LM324 y el LM741. El LF353 fue descartado por contar con un THD alto en comparación a los amplificadores restantes. Por último, se eligió al TL082 por su alta impedancia de entrada y baja

²http://www.ti.com/lit/ds/symlink/tl082.pdf

³http://www.ti.com/lit/ds/symlink/lm833.pdf

⁴http://www.ti.com/lit/ds/symlink/lf353-n.pdf

⁵http://www.ti.com/lit/ds/symlink/lm324-n.pdf

⁶http://www.ti.com/lit/ds/symlink/lm741.pdf

corriente de bias, así como un GBP aceptable para lo requerido, aunque el LM833 también podría funcionar adecuadamente.

Utilizando este amplificador, la tensión de salida y la frecuencia de oscilación quedan limitadas por el Slew Rate del amplificador. Tras superar un límite, comienzan a surgir alinealidades por esta razón. Entonces,

$$2\pi \cdot V_{amp} \cdot f < 13 \frac{V}{\mu s} \tag{15}$$

Suponiendo una amplitud en torno a los 6V, la frecuencia máxima de oscilación teórica resulta ser de 345kHz. Sin embargo, esta se encuentra acotada en mayor medida en la práctica debido a los componentes utilizados.

Transistor. Para el presente trabajo se utiliza un transistor de JFET de canal N del tipo MPF102⁷. Con el fin de analizar la respuesta de este transistor, se simuló su característica de salida, obteniéndose la figura 7.




FIGURA 7: Simulación de la caracteística de salida del transistor utilizado.

Diodos. Los diodos utilizados en la rama de realimentación negativa corresponden a: un diodo rectificador 1N4148⁸ y un diodo zener 1N5230⁹. El primero de ellos es un diodo de silicio, el cual presentará una caída de aproximadamente 0,7V cuando se encuentre activado. El segundo, también de silicio, es un diodo con tensión de zener de 4,7V.

Fuente de alimentación La función de la fuente de tensión es alimentar al integrado utilizado. Consultando el datasheet del TL082, su voltaje recomendado es entre $\pm 5V$ y $\pm 15V$. Por esta

⁷https://www.onsemi.com/pub/Collateral/MPF102-D.PDF

⁸https://www.vishay.com/docs/81857/1n4148.pdf

⁹https://www.vishay.com/docs/85588/1n5221.pdf

razón, se utilizó $Vcc=\pm 10V$. Sin embargo, el circuito sigue funcionando dentro de un rango mayor. Para analizar la mínima de este rango, se requiere que los diodos utilizados permitan el paso de corriente en los semiciclos negativos. Si esto no ocurriera nunca, el capacitor C_3 nunca se cargaría y no se establecería una tensión en el gate. Así, V_o debe alcanzar valores de V_z+V_d . Utilizando los diodos utilizados, esta diferencia de potencial vale 5,4V. Entonces, la fuente de tensión debería tomar valores levemente mayores a este (ya que el OP-AMP no es rail-to-rail) -se toma por seguridad 6V como mínima y se recomienda utilizar el mismo valor en módulo para +Vcc y -Vcc-. Con respecto al máximo, esta determinado por la máxima tensión de alimentación recomendada para el OP-AMP ($\pm 15V$). Así, el rango permitido se indica en la tabla 4:

TABLA 4: Rango de tensión de alimentación permitido para el circuito.

1.4. Singularidades

Una vez seleccionados los componentes a utilizar, haciendo uso de las ecuaciones 4 y 10, se analizaron las singularidades surgidas en las distintas etapas.

La ganancia de lazo del sistema, definida como $A \cdot \beta$, sigue en este caso la fórmula de la ecuación 16. Esto se da suponiendo que el preset de la alimentación positiva se ajuste a modo de tomar el mismo valor que R_2 .

$$T(\$) = \frac{\$ \cdot RC}{\$^2 \cdot R^2C^2 + \$ \cdot 3RC + 1} \cdot (1 + \frac{R_3}{R_4})$$
 (16)

Así, reemplazando los valores de los componentes ($R=1200\Omega$ y C=1,8nF) y asumiendo que el preset de R_3 se encuentre dispuesto en 0Ω ($R_3=3k\Omega$ y $R_4=1,3k\Omega$), la ecuación resultante es la 17. En la figura 8 se disponen sus singularidades.

$$T(\$) = \frac{\$ \cdot 7,14 \times 10^{-6}}{\$^2 \cdot 4,67 \times 10^{-12} + \$ \cdot 6,48 \times 10^{-6} + 1}$$
(17)




FIGURA 8: Diagrama de polos y ceros de la ganancia de lazo.

Por otra parte, la ganancia del circuito a lazo cerrado responde a la ecuación 18.

$$H(s) = \frac{A}{1 + T(\$)} \tag{18}$$

Reemplazando valores resulta:

$$H(\$) = \frac{\$^2 \cdot 10,8 \times 10^{-12} + \$ \cdot 14,95 \times 10^{-6} + 2,31}{\$^2 \cdot 4,67 \times 10^{-12} + \$ \cdot 13,62 \times 10^{-6} + 1}$$
(19)

Así, el diagrama de polos y ceros de la ganancia del circuito a lazo cerrado se encuentra en la figura 8.




FIGURA 9: Diagrama de polos y ceros de la ganancia a lazo cerrado.

1.5. Circuito final

Tras realizar el análisis, se procedió a realizar el esquemático final y el desarrollo en el software Altium. Se muestran en las figuras 10 y 11 los archivos generados.




FIGURA 10: Esquemático final.




FIGURA 11: PcbDoc final - 3d View.

1.6. Resultados y contrastación

A continuación se conectó el circuito a la fuente de alimentación observando su respuesta en el osciloscopio. Se utilizó, como se menciona anteriormente, una tensión de $\pm 10V$. En la figura 12 se evidencia la oscilación generada por el circuito.




FIGURA 12: Oscilación generada.

El funcionamiento del circuito es de esta forma el esperado, obteniendo una oscilación sinusoidal con una amplitud constante (al alcanzar la estabilidad). Se ajustó el preset correspondiente logrando variar la frecuencia de la oscilación y obtener la buscada de 75kHz. Ajustando este, resulta posible variar la frecuencia entre valores entre 70kHz y 82kHz.

Por su parte la señal obtenida es de aproximadamente 9,5Vpp, pudiendo aumentarla o disminuirla dentro de un rango utilizando el preset de ganancia. Sin embargo, al aumentarla en ciertos casos comienza a producirse una alteración en la señal producto de alinealidades como un alejamiento de la zona lineal del JFET así como por Slew Rate.

Se explicó que el control de la ganancia se realiza de forma autómatica utilizando un transistor JFET y diodos, entre otros componentes. Por ello, se midió el tiempo de establecimiento de la oscilación. La figura 13 muestra la respuesta del circuito al encender la alimentación mientras que la figura 14 muestra la simulación de este proceso.



FIGURA 13: Proceso de establecimiento de la oscilación medido.




FIGURA 14: Proceso de establecimiento de la oscilación simulado.

Se aprecia en los gráficos anteriores que el tiempo de establecimiento medido y simulado coinciden perfectamente, alrededor de los 14ms. Una vez establecida la oscilación, se registró una tensión en el gate del transistor JFET de -2.1V, lo que coincide con la figura 15, la cual muestra su valor simulado.




FIGURA 15: Simulación de la tensión en el gate del transistor.

La interpretación de este resultado es que una vez alcanazada la oscilación estable, el capacitor C_3 mantiene una carga casi total, lo cual hace que la corriente necesaria para cargarlo en cada ciclo sea muy pequeña. Adicionalmente, la resistencia R_x es muy grande, generando que esta corriente no aumente a valores considerables y, al contar con un transistor tipo FET, no circula corriente por el gate. De esta forma, la corriente circulante por los diodos una vez establecida la señal es tan chica que genera que el diodo zener trabaje antes de su zona de ruptura, produciendo una caída menor a los 4.7V nominales. Para confirmar este punto de vista, se simuló la corriente circulante

por los diodos y se dispuso en la figura 16.




FIGURA 16: Corriente circulante por los diodos.

Efectivamente, una vez alcanzada la estabilización se registran valores de corriente circulando por los diodos alrededor de los $-20\mu A$ -la oscilación en la figura se debe al hecho de que esta solo circula en los semiciclos negativos-. De acuerdo a la hoja de datos del diodo zener, este valor se encuentra dentro del rango de corrientes inversas de fuga, por lo cual el diodo no se encuentra en la región de ruptura y su caída de tensión es menor a la nominal.

Subsiguientemente, se midió la distorsión armónica analizando las distintas amplitudes de los picos de los armónicos de la señal generada. En la figura 17 se ilustra el FFT de la oscilación generado empíricamente mientras que en la figura 18 se observa el simulado.




FIGURA 17: FFT de la oscilación medido.




FIGURA 18: FFT de la oscilación simulado.

Para el cálculo del THD, se midió teniendo en cuenta los primeros ocho armónicos a fin de obtener mayor exactitud. Al medir los picos de los armónicos secundarios y compararlos con el armónico fundamental se concluye que el THD de la señal es de 0,25 %. Sin embargo, minimizando la amplitud y manteniendo la frecuencia se logra un THD de 0,16 %. A su vez, se evidencia que existe una buena correlación entre lo medido y lo simulado, donde se obtiene un THD de 0,21 %.

1.7. Conclusión

A modo de conclusión, se analizó el funcionamiento de un circuito oscilador de Wien. Tras realizarlo, se diseñó e implementó uno, seleccionando analíticamente cada uno de los componentes utilizados. Los resultados medidos fueron los esperados, obteniendo una señal oscilante sinusoidal a la salida del circuito. Por otra parte, se trabajó sobre el diagrama FFT a fin de obtener el THD, resultado este valor relativamente bajo, apoyando la calidad de la señal producida. Adicionalmente, los resultados empíricos demostraron semejanzas con los simulados, así como también con el análisis teórico.

2. Phased Locked Loop

2.1. Introducción

El Phase-Locked Loop (PLL) es un circuito diseñado para sincronizarse con la señal de entrada y mantener la sincronización a pesar del ruido o variaciones en la señal de entrada. Es utilizado para sincronización o síntesis de frecuencias, detección de cambios en la frecuencia de entrada, como es el caso de la demodulación FM o FSK, y también para multiplicar frecuencia.

En este trabajo se diseña un PLL para sincronizarse con un rango de frecuencias de 3kHz a 94 kHz, analizando la respuesta transitoria con distintas configuraciones internas y luego se lo utiliza como demodulador FM y como multiplicador de frecuencia.

2.2. Desarrollo teórico

A continuación se explican el funcionamiento del PLL, su modelización matemática y distintas configuraciones que se pueden adoptar, los parámetros de interés a la hora del diseño y se revisa el circuito integrado *CD*4046, utilizado en la implementación.

2.2.1. Principio de funcionamiento

La estructura básica del PLL se muestra en la Figura 19, éste consiste en un comparador de fase, un filtro pasa-bajos y un oscilador controlado por tensión (VCO).




FIGURA 19: Diagrama en bloques básico del PLL

El VCO está diseñado para que su frecuencia de salida venga dada por la siguiente ecuación:

$$\omega(t) = \omega_o + K_o v_E(t) \tag{20}$$

Donde ω_o se denomina frecuencia de carrera libre y es la frecuencia de oscilación cuando la entrada es de 0V. Cuando la entrada no es de 0V, K_o es la sensibilidad del VCO en radianes por segundo por Volt y determina cuánto varía la salida para una determinada entrada v_E .

El comparador de fase produce una tensión proporcional a la diferencia de fases entre sus entradas:

$$v_D = K_d(\phi_i - \phi_o) \tag{21}$$

El filtro pasa-bajos, de función transferencia F(s), se diseña para evitar cambios en la frecuencia del VCO por ruido.

Para entender el funcionamiento del PLL, se supone una entrada inicial con frecuencia angular ω_1 cercana a ω_o . El comparador de fase produce pulsos de frecuencia $|\omega_o-\omega_1|$ por las diferencias de frecuencia, dicha tensión pasa por el filtro, que debe tener frecuencia de corte mayor a $|\omega_o-\omega_1|$, y se toma como entrada del VCO. Éste cambiará su frecuencia de oscilación según la Ecuación 20 por estar controlado por dicha tensión, acercándose a la frecuencia de entrada. Éste proceso ocurre hasta que la frecuencia de salida es igual a la de entrada, donde se dice que ocurrió la captura y el PLL está amarrado o enganchado.

2.2.2. Análisis en condición de amarre

Estando enganchado, el PLL se puede modelar de la forma que se muestra en la Figura 20, de modo que ahora se trabaja en el dominio de la frecuencia compleja s utilizando la transformada de Laplace.




FIGURA 20: Modelado del PLL en condición de amarre

La salida del comparador de fase viene dada por:

$$V_d(s) = K_d \phi_d(s) \tag{22}$$

Donde $\phi_d(s) = \phi_i(s) - \phi_o(s)$ y K_d es la sensibilidad del comparador. El bloque K_a introduce una ganancia o amplificación de la salida del filtro en caso que sea necesario.

Como a la entrada del PLL tiene el comparador de fases, su entrada natural son fases, de modo que para modelar el sistema con frecuencia a la entrada, se colocan los bloques integradores para obtener la fase a partir de la frecuencia ya que se tiene la siguiente relacion entre ambas:

$$\omega = \frac{d\phi}{dt} \tag{23}$$

Se trata de un sistema realimentado negativamente convencional como el de la Figura 21, con la

particularidad de que en este caso tanto la entrada x_i como la salida x_o son fases.




FIGURA 21: Diagrama en bloques de un sistema realimentado negativamente

Conectando la salida del VCO a la entrada del comparador de fase, se tiene $\beta=1$, y la ganancia a lazo abierto β A, con $K_a=1$, viene dada por:

$$T(s) = K_d K_o \frac{F(s)}{s} \tag{24}$$

Por lo tanto, para la función transferencia se tiene:

$$H(s) = \frac{\phi_o}{\phi_i} = \frac{T(s)}{1 + T(s)} = \frac{K_d K_o F(s)}{s + K_d K_o F(s)}$$
(25)

Otra función transferencia que se utilizará en este trabajo se obtiene sustituyendo $\phi_i = \frac{\omega_i(s)}{s}$ y $\phi_o = v_e(s)\frac{K_o}{s}$, obteniendo así la siguiente expresión para la salida del filtro en función de la frecuencia de excitación:

$$\frac{v_e(s)}{\omega_i(s)} = \frac{1}{K_o} H(s) \tag{26}$$

Ésta expresión es útil a la hora de los cálculos de la demodulación FM ya que conociendo la frecuencia de entrada, se busca su transformada de Laplace y multiplicando por la función transferencia y antitransformando se obtiene la expresión matemática de la señal $v_E(t)$, que es la señal demodulada.

2.2.3. Parámetros de amarre

El PLL presenta diversos parámetros que pueden ser de importancia dependiendo de la aplicación. En la Figura 22 se muestran los rangos de frecuencias, siempre es menor el rango de captura.

La frecuencia central f_o del PLL no necesariamente es la frecuencia de carrera libre del VCO, sino que depende tanto del comparador de fase que se utilice. En el circuito a implementar, por ejemplo, f_o es la frecuencia de salida cuando la entrada es $v_E = \frac{V_{DD}}{2}$.

El rango de captura es el rango de frecuencias de entrada, centrado en f_o , para las que, estando inicialmente desenganchado, el PLL se puede enganchar.

El rango de amarre es el rango de frecuencias, centrado en f_o , para las que, estando enganchado, el PLL se puede mantener enganchado. Éste parámetro es siempre mayor al rango de captura.




FIGURA 22: Rangos de captura (capture range) y amarre (tracking range).

2.2.4. Filtro pasa-bajos

El filtro colocado entre la salida del comparador de fase y la entrada del VCO se puede analizar desde diversas perspectivas para entender su necesidad y función.

En primer lugar, se lo puede ver como un adaptador de la salida del comparador. Dependiendo de la implementación del comparador de fase, se pueden dar dos situaciones, y para ambas un filtro pasa-bajos adecuado es la solución.

Puede ocurrir que la salida del comparador tenga dos frecuencias, $\omega_o - \omega_i$ y $\omega_o + \omega_i$, de modo que el filtro no deja pasar a la frecuencia más alta. Para ello, la frecuencia de corte del filtro debe ser tal que elimine a la mayor frecuencia sin afectar a la menor. Aquí se ve que la frecuencia de corte del filtro, de ser muy pequeña, limita los rangos de captura y de amarre.

Otra posibilidad es que la salida del comparador solo tenga como frecuencia $2 \cdot \omega_o - \omega_i$, y el pasa-bajos sea necesario para actuar como promediador, ya que un pasa-bajos puede actuar como integrador, utilizando la relación:

$$\langle x \rangle = \frac{1}{T} \int_0^T x(t) dt \tag{27}$$

Por otra parte, el filtro es utilizado para evitar que por la presencia de ruido a la entrada del circuito el VCO cambie su frecuencia de oscilación, para lo cual se busca que su frecuencia de corte sea baja. En cuanto a la implementación del filtro, se puede colocar cualquier filtro de tipo pasa-bajos. Se analizan los filtros RC y RRC.

Para el filtro RC de la Figura 23 la transferencia viene dada por:

$$F(s) = \frac{1}{1 + s\tau_p} \tag{28}$$

Donde $\tau_p = R_1C$




FIGURA 23: Filtro RC pasa-bajos.

Por lo tanto, se tiene para la transferencia de todo el circuito:

$$H(s) = \frac{K_o K_D / \tau_p}{s^2 + s / \tau_p + K_o K_D / \tau_p}$$
(29)

Los parámetros del sistema subamortiguado se obtienen de la transferencia y vienen dados por:

$$\begin{cases}
\omega_n = \sqrt{\frac{K_o K_D}{\tau_p}} \\
Q = \sqrt{\tau_p K_o K_D}
\end{cases}$$
(30)

Para el filtro RRC de la Figura 24 se tiene que la transferencia es:

$$F(s) = \frac{1 + s\tau_z}{1 + s\tau_p} \tag{31}$$

Donde $au_p = (R_1 + R_2)C$ y $au_z = R_2C$. Utilizando $R_1 << R_2$, $au_p pprox R_2C$.




FIGURA 24: Filtro RRC pasa-bajos.

Se obtiene la siguiente transferencia:

$$H(s) = \frac{K_o K_D (s\tau_z + 1)(\tau_p + \tau_z)}{s^2 + s(1 + K_o K_D \tau_z)/\tau_p + K_o K_D/\tau_p}$$
(32)

Los parámetros del sistema subamortiguado vienen dados por:

$$\begin{cases}
\omega_n = \sqrt{\frac{K_o K_D}{\tau_p}} \\
Q = \frac{\sqrt{\tau_p K_o K_D}}{1 + \tau_z K_o K_D}
\end{cases}$$
(33)

En este caso, se observa que se logró independencia entre el valor de Q y el de ω_n agregando R_2 .

2.3. Circuito integrado CD4046

Para implementar el circuito se utiliza el circuito integrado CD4046, cuya composición interna se muestra en la Figura 25. Éste tiene dos comparadores de fase distintos, cuya elección depende de la aplicación, y un VCO. Además se puede agregar por fuera el filtro pasa-bajos y se configuran las frecuencias central, mínima y máxima del VCO mediante R_1 , R_2 y C_1 . Por último, se deja desconectada la salida del VCO y la entrada de los comparadores para poder colocar un divisor de frecuencia entre ellas e implementar un multiplicador de frecuencia.




FIGURA 25: Composición CD4046

2.3.1. Comparador de fase tipo 1

El comparador de fase tipo 1 está implementado con una compuerta XOR, en la Figura 26 se muestra un diagrama temporal que ilustra su funcionamiento.




FIGURA 26: Diagrama temporal del comparador de tipo 1.

Cabe destacar que la salida tiene el doble de frecuencia que la entrada, y debería ser promediada para ir a entrada del VCO. El promedio de la salida en función de la diferencia de fases entre las entradas se muestra en la Figura 27.




FIGURA 27: Tensión de salida promedio del comparador de tipo 1.

Utilizando éste comparador, el PLL permanecerá enganchado y con fase 0 para f_{min} , con fase 180° para f_{max} y con fase 90° para f_o .

2.3.2. Comparador de fase tipo 2

El comparador de fase de tipo 2 se muestra en la Figura 28. Su salida depende tanto de la diferencia de fases a la entrada como de la diferencia de frecuencias cuando el PLL no está enganchado.




FIGURA 28: Circuito del comparador de fase tipo 2.

En la Figura 29 se ilustra un diagrama temporal del comparador de fase tipo 2. Mediante la activación de los transistores M_p y M_n produce pulsos UP cuando en el flanco $v_1 > v_o$ y DOWN cuando $v_1 < v_o$.




FIGURA 29: Diagrama temporal del comparador de fase tipo 2.

La tensión de salida promedio en función de la diferencia de fases se muestra en la Figura 30. A diferencia del comparador anterior, utilizando éste comparador no hay diferencia de fase entre entrada y salida cuando el PLL está enganchado. Sin embargo, su principal desventaja es que es mucho más susceptible al ruido, razón por la cual se usa el comparador de tipo 1 en éste trabajo.




FIGURA 30: Tensión de salida promedio del comparador de fase tipo 2.

2.3.3. VCO

La tensión de salida del VCO viene dada por la Ecuación 34 y se ilustra en la Figura 31. Es muy importante tenerla presente a la hora de diseñar el circuito para un rango de frecuencias en particular. Además, el hecho de que la frecuencia mínima a la que se puede utilizar el PLL no es la frecuencia con tensión de entrada $v_E = 0V$ incide en que que la frecuencia mínima no depende exclusivamente de R_2 y C, sino que también depende levemente de R_1 . Ésto debe ser tenido en cuenta a la hora de diseñar el PLL para un rango de enganche en específico.

$$f_o = \frac{k_1}{R_1 C} v_E + \frac{k_2}{R_2 C} \tag{34}$$




FIGURA 31: Frecuencia de oscilación del VCO del CD4046.

2.4. Diseño del circuito

2.4.1. Filtros

A la hora de determinar el ancho de banda del filtro pasa bajos se presenta una relación de compromiso que se analiza a continuación. Por un lado, se quiere un ancho de banda tan grande como sea posible para minimizar el error en la respuesta transitoria, evitar jitter por ruido del VCO y tener mejores propiedades de amarre. Por otro lado, se busca un ancho de banda angosto para evitar jitter por ruido externo.

Para diseñar el filtro RC, se eligió un rango de captura de 70kHz, con lo que $f_c=35kHz$. Dado que el rango de enganche es de 91kHz, $f_L=45.5kHz$ y, utilizando la Ecuación 35, provista por los fabricantes, se obtiene $\tau_p=5.91\mu s$.

$$2f_c = \frac{1}{\pi} \sqrt{\frac{2\pi f_L}{\tau_p}} \tag{35}$$

Por lo tanto, se eligen:

$$\begin{cases} R_3 = 2,7k\Omega \\ C_2 = 2,2nF \end{cases}$$

Para diseñar el filtro RRC, se dejó R_3 y C_2 con el mismo valor y se eligió $R_3=100\Omega$ que verifica $R_3 << R_4$, para cumplir que $\tau_p \approx R_2 C$ como se dijo en la Subsección 2.2.4. Dado que τ_p permanece con el mismo valor, se espera que el valor de Q del filtro RRC sea menor que el del filtro RC, comparando las Ecuaciones 30 y 33.

El factor de calidad Q se mide a partir de la respuesta al escalón del circuito. Para ello se realiza una serie de definiciones sobre la respuesta al escalón de sistemas de segundo orden. En la Figura 32 se muestra la respuesta al escalón de un sistema subamortiguado de segundo orden, como es el caso del PLL con los filtros RC y RRC.




FIGURA 32: Respuesta al escalón de un sistema de segundo orden subamortiguado.

El valor t_p es el tiempo para el cual la oscilación alcanza su primer pico positivo. El valor M_p , denominado $m\'{a}ximo$ overshoot porcentual, representa el valor del pico respecto del valor con el sistema establecido y viene dado por:

$$M_p = \frac{c(t_p) - c(\infty)}{c(\infty)} \cdot 100\%$$
(36)

Por último, t_s , el tiempo de establecimiento, representa cuánto tarda el sistema en alcanzar un valor con una tolerancia del 2% respecto del valor final.

Por otro lado, se tiene resolviendo la EDO que la respuesta del sistema a un escalón de viene dado por:

$$c(t) = c(\infty)\left[1 - \frac{e^{-\xi\omega_n t}}{\sqrt{1 - \xi^2}}sin(\omega_d t + tan^{-1}\left(\frac{\sqrt{1 - \xi^2}}{\xi}\right))\right] \tag{37}$$

Y teniendo en cuenta que M_p ocurre cuando $\omega_d t = \pi$, se obtiene que:

$$M_p = e^{-(\xi/\sqrt{1-\xi^2})\pi} \cdot 100\%$$
 (38)

Resolviendo la ecuación para ξ , y teniendo en cuenta que $Q=\frac{1}{2\xi}$, se obtiene la siguiente relación, que se utiliza para el cálculo del Q medido:

$$Q = -\frac{\sqrt{\pi^2 + In^2(M_p/100)}}{2In(M_p/100)}$$
(39)

2.4.2. Voltage Controlled Oscillator

Para la aplicación solicitada, se busca que el VCO tenga una frecuencia mínima de 3kHz y máxima de 94kHz. En el CD4046 dichas frecuencias las determinan C_1 , R_1 y R_2 . Para ésto, se debe tener en cuenta la Ecuación 34 para saber cómo afecta cada componente. En la práctica, los valores de k_1 y k_2 no se conocen y son muy dispersos, por lo que se busca un método para obtener las frecuencias deseadas. Para ello, la hoja de datos de National Semiconductor provee un método:

- 1. Elegir R_2 y C para obtener la frecuencia mínima deseada.
- 2. Elegir R_1 para, teniendo la frecuencia mínima, obtener la máxima deseada.

Para ello, se proveen gráficos para f_{min} y f_{max}/f_{min} en función de los componentes. Sin embargo, dado que no se trata de valores iguales para cada integrado, la determinación no es directa mediante fórmulas, sino que se realiza probando combinaciones de componentes y cambiándolos, con criterio, teniendo en consideración la Ecuación 34 y las curvas del fabricante. Además, como se explicó en la Subsección 2.3.3, se debe notar que las frecuencias mínima y máxima del VCO no son las mismas que se buscan, dado que a la entrada del VCO nunca se tienen exactamente 0V ni V_{DD} , que son las que causan las frecuencias mínima y máxima del VCO, respectivamente.

Teniendo éstas consideraciones, se llegó a los siguientes valores para los componentes:

Componente	Valor
R_1	$6,5k\Omega$
R_2	920 <i>k</i> Ω
C_1	2,2nF

 R_2 se obtiene mediante dos resistencias en serie, una de $100k\Omega$ y otra de $820k\Omega$. Para obtener el valor de R_1 , se colocó un preset de $10k\Omega$ y se ajustó hasta conseguir la f_{max} deseada.

2.4.3. Aplicaciones

El PLL tiene múltiples aplicaciones posibles, a continuación se muestra cómo utilizarlo como demodulador de una señal modulada en frecuencia (FM) y como multiplicador de frecuencia.

Demodulación FM

Las señales moduladas en frecuencia (FM) transmiten una señal de interés, la moduladora, a través de una señal portadora de frecuencia mucho mayor. Ésto se utiliza dado que la señal de interés, de baja frecuencia, tiene mucho menor alcance que la portadora de alta frecuencia. En la modulación FM, se debe determinar además la máxima variación de frecuencia Δf que se le permite a la señal portadora. En la Figura 33 se muestra una señal FM.




FIGURA 33: Señal FM.

Para demodular una señal FM con el PLL, la señal portadora debe estar dentro del rango de captura del PLL y con las variaciones Δf no se debe salir del rango de amarre. En ésta aplicación

se ve especialmente la importancia de tener un ancho de banda angosto en el filtro, para tener un rango de captura muy selectivo y no capturar una señal portadora de una frecuencia que no se desea. La señal demodulada se obtiene a la salida del filtro, y el CD4046 provee un pin extra con un buffer, el pin 10, para no tener que utilizar la salida del filtro. Se debe poner una resistencia de pull-down para utilizar éste pin, se utiliza $R_S=100k\Omega$, como se hace en una application note de Texas Instruments en una aplicación para demodulación FM.

Multiplicación de frecuencia

Dado que el PLL engancha la frecuencia que tiene a la entrada del comparador con la frecuencia de la señal de entrada, que es la otra entrada del comparador, si se coloca un divisor de frecuencia por N a la salida del VCO, se tiene que:

$$f_{VCO} = N \cdot f_{comp} = N \cdot f_{in} \tag{40}$$

Por lo tanto, con un divisor de frecuencia, que es de simple implementación, se obtiene un multiplicador de frecuencia, que es más complejo.

En la implementación, se multiplica la frecuencia por 10 (N=10), implementando un divisor de frecuencia por 10 mediante un CD4017, un contador Johnsonn cuyo diagrama temporal se muestra en la Figura 34. Para dividir la frecuencia del VCO por 10, se conecta la salida del VCO al clock del contador y se toma como salida el pin 'Carry Out', que tiene un Duty Cycle del 50 %.




FIGURA 34: Diagrama temporal del CD4017.

2.5. Análisis de resultados

A continuación se muestran los resultados de la implementación del PLL, utilizando en todos los casos el comparador de tipo 1.

2.5.1. Factor de calidad

Para la medición de la respuesta del PLL a un escalón de frecuencia, se realizó un cambio de frecuencia de 40kHz a 48kHz, para el cual se verficó que con ambos filtros el PLL permanezca

enganchado. Dado que utilizando el filtro F(s) = 1, el sistema es de primer orden, no hay overshoot ni Q, por lo que no se mide.

En la Figura 35 se muestra el overshoot utilizando el filtro RC.




FIGURA 35: Respuesta al escalón con filtro RC.

Se mide el pico $V_{max}=4$, 66V y la tensión de establecimiento $V_{est}=4$, 05V, con lo que, utilizando la Ecuación 36, $M_p=15\,\%$ y se tiene, mediante la Ecuación 39:

$$Q = 0,9687$$
 (41)

Para el caso del filtro RRC, se muestra el overshoot en la Figura 36.




FIGURA 36: Respuesta al escalón con filtro RRC.

Se tiene $V_{max}=$ 4, 39V y $V_{est}=$ 4, 05V, con lo que $M_p=$ 8, 3 % y se obtiene:

$$Q = 0,807$$

El valor de Q con el filtro RRC es menor que con el filtro RC, como se había anticipado. Cabe aclarar que las mediciones no son de calidad dado que hay una oscilación de alta frecuencia montada en la respuesta transitoria, pero no se la pudo quitar por lo que no se pudo mejorar la medición.

2.5.2. Rangos de enganche y captura

En la Figura 37 se muestran las mediciones de la frecuencia mínima de amarre, con el PLL enganchado a 2.8kHz y desenganchado a 2.5kHz




FIGURA 37: Frecuencia mínima.

En la Figura 38 se muestran las mediciones de la frecuencia máxima de amarre, con el PLL enganchado a 94.3kHz y desenganchado a 94.9kHz. Se muestra también una fotografía de la pantalla del osciloscopio ya que guardando una imagen no se podía apreciar con tanta claridad el desenganche.




FIGURA 38: Frecuencia máxima.

Para el rango de captura, si bien se diseñó el filtro con las recomendaciones del fabricante para obtener un rango de captura de 70kHz, menor que el de enganche, no se pudo apreciar la diferencia

con el rango de enganche en las mediciones. Para solucionar ésto se debería haber hecho el filtro más selectivo, es decir, con un menor ancho de banda. En la Sección 2.6 se explican los inconvenientes enfrentados a la hora de intentar cambiar el filtro.

En la Tabla 5 se resumen las frecuencias mínima y máxima de cada rango.

Parámetro	Valor
f _{emin}	2,8 <i>kHz</i>
f _{emax}	94,3 <i>kHz</i>
f _{cmin}	f _{emin}
f _{cmax}	f _{emax}

TABLA 5: Frecuencias de enganche y captura

2.5.3. Multiplicación de frecuencia

En la Figura 39 se muestra la multiplicación de frecuencia por 10, de 5kHz a 50kHz.



FIGURA 39: Multiplicación de frecuencia. Señal de entrada en amarillo y de salida en verde.

2.5.4. Demodulación FM

En la Figura 40 se muestra la demodulación FM, para una señal portadora de 60kHz, y una moduladora de 170Hz con $\Delta f = 30kHz$.




FIGURA 40: Señal FM (alta frecuencia) en amarillo y demodulada en verde

2.6. Conclusión

En la implementación del PLL hubo muchas dificultades para obtener el rango de captura deseado, para lo que hubo que profundizar en la teoría de funcionamiento del VCO del CD4046 para elaborar un método apropiado para la obtención de dicho rango. Habiendo sorteado dicha dificultad, se encontró que la diferencia entre rango de captura y rango de enganche no era apreciable con el filtro utilizado, y, de querer cambiarlo, se encontró que también cambiaba el rango de enganche, lo cual no se encuentra dentro de lo esperado por la teoría.

Por lo tanto, dado que en ésta aplicación sólo se especificaba el rango de enganche deseado, se decidió dejar el filtro como estaba para seguir cumpliendo con lo pedido dado que no se contaba con el tiempo necesario para cambiar todo. Se toma como aprendizaje que ante la posibilidad de que al realizar un diseño una decisión inicial repercuta en toda la aplicación y sea difícil modificarla con el diseño avanzado, se debe verificar desde el principio que la decisión inicial no condicione más adelante. Llevado a éste caso, se deberían haber elegido los componentes del VCO y del filtro al mismo tiempo, y en vez de verificar primero el rango de amarre y luego el de captura, verificar ambos al mismo tiempo.

Por último, se considera muy valioso haber hecho la multiplicación en frecuencia y la demodulación FM ya que permite entender la utilidad del PLL y la razón por la cual es tan utilizado.

Diseño de VCO

3.1. Introducción teórica

Voltage controlled oscillator (VCO), es un circuito oscilador en el cual la frecuencia instantanea de oscilación es controlada de manera lineal por la tensión aplicada a la entrada. Hay dos tipos de VCO:

- Osciladores armónicos: producen una onda senoidal.
- Osciladores de relajación: Producen ondas cuadradas, triangulares y rampas.

Sobre los osciladores VCO es importante conocer algunas características que los difieren y que se estudiarán a lo largo de el presente informe:

- Jitter: Las variaciones a corto plazo de una señal con respecto a la posición ideal en el tiempo.
- THD(*Total Harmonic Distortion*): es una medida de la distorsión armónica que posee una señal en particular.

3.2. Diseño

Se busca diseñar un circuito VCO que reciba una señal de entrada de 0V a 5V y genere una señal senoidal de 1V de amplitud y frecuencias entre 1kHz y 10kHz. El diagrama de bloques a continuación representa el esquema general de lo que se implementará para lograr lo pedido.




FIGURA 41: Diagrama de bloques.

3.2.1. Diseño de VCO

Para el circuito VCO por simplicidad se utilizará un oscilador de relajación el cuál se implementará como se muestra en la Figura 42.




FIGURA 42: Circuito para el VCO

Mediante este diseño de VCO se obtiene una salida cuadrada, V_{cuad} , y una salida triangular, V_{tr} . El primer operacional trabaja como un integrador. Se busca $R_1 = R_2$ para obtener en la pata no inversora una tensión $\frac{V_{vco}}{2}$ y por lo tanto $V_{aux} = \frac{V_{vco}}{2}$.

Cuando el MOSFET esta en condición de encendido, la corriente que estaba circulando por la resistencia R_1 va a través del MOSFET. Se busca que la resistencia $R_1 = \frac{2R}{2} = R$ así, la corriente extra que tendrá R_1 vendrá de la salida del operacional a través de C y cargará al capacitor.

Si el transistor no conduce, toda la corriente que llega a la terminal no inversora termina pasando a través de el capacitor pero en sentido contrario.

El segundo operacional trabajará como un schmidt trigger. Como puede verse, es el encargado de definir la subida y la bajada de la rampa ya que la salida de este operacional está conectada al gate del MOSFET.

Teniendo estas relaciones se puede ver que en el nodo V_{aux} circulará una corriente $I_{aux} = \frac{V_{vco}}{4R}$ y por lo tanto, en la carga y en la descarga del capacitor circularán $I_c = \pm \frac{V_{vco}}{4R}$. Se utiliza la ecuación de la corriente en un capacitor para llegar hallar la amplitud que tendrá la triangular a la salida y se llega a la Ecuación 42.

$$\Delta V_{tr} = V_{vco} \cdot \frac{\Delta t}{4RC} \tag{42}$$

Luego, se analiza el Schmidt trigger para hallar la frecuencia de la triangular tomando el operacional como ideal se hallan las tensiones de *trigger* como:

$$\pm V_{trig} = \pm V_{sat} \frac{R_3}{R_3 + R_4} \tag{43}$$

Cuando la tensión $V_{tr} > V^+$, la salida del operacional transiciona hacia V_{trig} , de forma tal que ahora V^+ es negativa. Luego, cuando se cumpla que $V_{tr} < V^+$, la salida del operacional transiciona hacia $+V_{trig}$. Esto quiere decir que la triangular cambiará de pendiente positiva a negativa y de negativa a positiva cuando $V_{tr} = V_{trig}$ y cuando $V_{tr} = -V_{trig}$ respectivamente. Por lo tanto, $\Delta V_{tr} = 2V_{trig}$. Utilizando la ecuacion 42 se llega a:

$$f_0 = \frac{V_{vco}}{16RCV_{trig}} \tag{44}$$

Debido a que la tensión de *trigger* depende fuertemente de la saturación del operacional, la cual no es siempre la misma, se coloca un *preset* en R_4 . Se utilizará un TL074 como operacional y se toma que $|V_{sat}| \approx V_{CC} - 1.5V$ y se alimentará el circuito con $\pm 15V$. Fijamos $V_{trig} = 3V$ por lo tanto, utilizando la Ecuación 43 se obtiene una relación para las resistencias.

$$R_4 = 3.5 \cdot R_3$$
 (45)

Se toma arbitrariamente $R_3 = 1k\Omega$ y en consecuencia $R_4 = 3.5k\Omega$.

Utilizando la Ecuación 44 y finado los valores $R=2.2k\Omega$ y C=10nF se llega a la siguiente expresión:

$$f_0 = 946.97 \cdot V_{VCO} \tag{46}$$

Obteniendose así que para una tensión de entrada $V_{vco}=1.056V$ la frecuencia de la señal triangular es $1 {
m kHz}$ y para una entrada $V_{vco}=10.56V$ la frecuencia de la señal es $10 {
m kHz}$. En la tabla 6 se resumen los valores obtenidos para el circuito VCO.

Componentes	Valores
С	10nF
$R_1 = R_2 = R$	$2.2k\Omega$
R ₃	$1k\Omega$
R ₄	$3.5k\Omega$

TABLA 6: Valores utilizados.

3.2.2. Adaptación de la señal de entrada

Se busca realizar una etapa que logre convertir la señal de entrada de 0V-5V a 0.48V-4.8V.

$$V_{VCO} = V_{in} \cdot 1.901 + 1.056V \tag{47}$$

Para realizar esta función se utilizará un circuito sumador no inversor como se muestra en la Figura 43.




FIGURA 43: Circuito sumador no inversor

Aplicando superposición, se obtiene la ecuación que relaciona la salida del circuito con la entrada.

$$V_{vco} = \left(\frac{1 + \frac{R_4}{R_3}}{R_1 + R_2}\right) \cdot \left(R_1 \cdot V_{in} + R_2 \cdot 15V\right) \tag{48}$$

Utilizando ésta ecuación e igualandola a la relación hallada previamente se tiene:

$$\begin{cases} 1.901 = \frac{1 + \frac{R_4}{R_3}}{1 + \frac{R_2}{R_1}} \\ 1.056 = 15 \cdot \frac{1 + \frac{R_4}{R_3}}{1 + \frac{R_1}{R_2}} \end{cases}$$
(49)

Por lo tanto se obtiene que $R_1 = 27 \cdot R_2$ y que $R_4 = R_3 \cdot 0.792$. En la Tabla 7 se resumen los valores escogidos.

Componentes	Valores
R_1	$27k\Omega$
R_2	$1k\Omega$
R ₃	$1.5k\Omega$
R ₄	1188Ω

TABLA 7: Valores utilizados para el sumador.

3.2.3. Conversión triangular a senoidal

Se busca, debido a que se utilizó un oscilador de relajación, convertir la señal triangular en una senoidal. Ésto se puede realizar mediante un par diferencial como se muestra en la Figura 44.




FIGURA 44: Conversor de onda triangular a senoidal

Los transistores trabajarán en la zona activa directa mientras que la señal de entrada tenga una amplitud menor a 200mV aproximadamente. Si la amplitud es mayor, comienzan a trabajar en saturación y eso es lo que se aprovechará para darle la forma senoidal a las puntas de la triangular. Por eso es que se decide utilizar un *preset* a la entrada para regular con mayor precisión la tensión de la señal que entra a la base del transistor. Por otro lado, se sabe que el par diferencial funciona correctamente si las corrientes de colector son exactamente iguales, y como se sabe que en la práctica dos transistores rara vez serán exactamente identicos, se coloca el *preset* entre los emisores de los mismos.

Luego, se conectan ambos colectores a la entrada de un operacional de forma tal que la señal diferencial quede referida a GND. Con las resistencias de este operacional se puede regular tanto el offset de la señal como la amplitud de la misma. En consecuencia, se decidió colocar dos *presets* mas.

3.3. Resultados obtenidos

Una vez realizada la placa, se ajustan los *presets* a los valores deseados prestando especial atención al que esta ubicado en los emisores de los transistores ya que no se tiene un valor previo para ese y se procede a medir. Se presentan a continuación las señales obtenidas a la salida para una entrada de 0V y para una entrada de 5V respectivamente.




FIGURA 45: Señal de salida con una entrada de 0V




FIGURA 46: Señal de salida con una entrada de 5V

Se puede observar que se la señal tiene una amplitud de $2V_{pp}$ y que para una entrada de 0V la salida tiene frecuencia 1kHz y para la entrada de 5V la salida tiene una frecuencia de 9.4kHz.

3.3.1. Distorsión de la señal de salida

El THD (*Total Harmonic Distortion*) se define como el cociente entre la suma de las potencias de los armónicos secundarios sobre la potencia el armónico principal.

$$THD = \frac{\sum P_i}{P_0} \tag{50}$$

En las figuras presentadas previamente, la función *math* del osciloscopio está presente en color rosa mostrando el FFT (*Fast Fourier Transform*) de la senoidal correspondiente. Se obtuvieron los siguientes valores:

Frecuencia	THD(%)
1kHz	1.2
10kHz	1.6

TABLA 8: Valores de distorsión armónica medidos.

3.3.2. Jitter

El *Jitter* puede medirse mediante la función del osciloscopio de estadística utilizando la media y la desviación estándar. Se tomo el desvío a partir de una muestra de 10000 mediciones. En la Tabla 9 pueden verse los valores obtenidos.

Frecuencia	Desvío estándar (σ)
1kHz	1.9Hz
10kHz	16Hz

TABLA 9: Valores para la medición del jitter.

El *jitter* presente en la señal medida puede deberse tanto a a alimentación, como a la señal de entrada ya que como puede verse en la Ecuación 44 la frecuencia de oscilación del circuito depende directamente de la entrada del VCO, V_{vco} , que es una conversión lineal de la entrada del circuito V_{in} .

3.4. Conclusión

Se logró realizar satisfactoriamente un oscilador VCO de 0V-5V a 1kHz-9,4kHz con una salida de $2V_{pp}$ de amplitud. Las mediciones realizadas sobre el filtro se mantuvieron dentro de un rango aceptables de valores aunque principalmente el THD puede mejorar bastante.

Una de las medidas que se puede tomar para mejorar la distorsión es cambiar los transistores del par diferencial buscando que estos transistores logren cambiar de la zona de saturación a la zona activa con menor cambio de pendiente.

En cuanto al *jitter*, se pudo haber reducido utilizando un filtro pasa bajos de frecuencia de corte muy baja a la entrada del circuito para eliminar así el ruido de la línea.

4. Anexo

4.1. Programa para la selección de los componentes del oscilador de Wien

```
import numpy
def get_preset_val(f, c1, c2, r):
    preset = 1 / (((2 * numpy.pi * f) ** 2) * c1 * c2 * r)
    return preset
def get_preset_list(c, c_tol, r, r_tol, freq):
    pres_list = [get_preset_val(freq, c + c * c_tol, c - c * c_tol, r + r * r_tol),
                 get_preset_val(freq, c + c * c_tol, c - c * c_tol, r - r * r_tol),
                 get_preset_val(freq, c + c * c_tol, c + c * c_tol, r + r * r_tol),
                 get_preset_val(freq, c + c * c_tol, c + c * c_tol, r - r * r_tol),
                 get_preset_val(freq, c - c * c_tol, c - c * c_tol, r + r * r_tol),
                 get_preset_val(freq, c - c * c_tol, c - c * c_tol, r - r * r_tol)]
    return pres_list
def get_max_beta(c, c_tol, r, r_tol, freq):
    beta_list = [get_beta(freq, c + c * c_tol, c - c * c_tol, r + r * r_tol),
                 get_beta(freq, c + c * c_tol, c - c * c_tol, r - r * r_tol),
                 get_beta(freq, c + c * c_tol, c + c * c_tol, r + r * r_tol),
                 get_beta(freq, c + c * c_tol, c + c * c_tol, r - r * r_tol),
                 get_beta(freq, c - c * c_tol, c - c * c_tol, r + r * r_tol),
                 get_beta(freq, c - c * c_tol, c - c * c_tol, r - r * r_tol),
                 get_beta(freq, c - c * c_tol, c + c * c_tol, r + r * r_tol),
                 get_beta(freq, c - c * c_tol, c + c * c_tol, r - r * r_tol)]
    beta_max = 0
    beta_tuple = []
    for beta in beta_list:
        if beta[0]>beta_max:
            beta_max = beta[0]
            #beta_tuple = beta
    beta_min = 10000000
    for beta in beta_list:
        if beta[0] < beta_min:</pre>
            beta_min = beta[0]
```

```
beta_tuple = beta
   beta_tuple.append(c)
   beta_tuple.append(r)
    beta_tuple.append(beta_max)
   return beta_tuple #beta, position_trim, value_trim, c, r
def get_beta(freq, c1, c2, r1):
   r2 = get_preset_val(freq, c1, c2, r1)
   beta = (c1 * r2)/(c1 * r1 + c1* r2 + c2*r2)
   beta2 = (c1 * r1)/(c1 * r2 + c1* r1 + c2*r1)
    if beta2>beta:
       return [beta2, 0, r2]
    else:
       return [beta,1,r2]
#rbase = [1.00, 1.02, 1.05, 1.07, 1.10, 1.13, 1.15, 1.18, 1.21, 1.24, 1.27, 1.30, 1.33, 1.3
C_values = [1e-12, 1e-11, 1e-10, 1e-09, 1.1000000000000002e-12, 1.0999999999999999e-11, 1.
R_{tol} = 0.01
C_{tol} = 0.1
freq = 75000
beta_dif = 10000
beta_ideal = 1/3
beta_tuple = []
for R in R_values:
   for C in C_values:
       beta = get_max_beta(C, C_tol, R,R_tol, freq)
       if abs(beta[0]-beta_ideal + beta[5]-beta_ideal) < beta_dif:</pre>
           beta_dif = abs(beta[0]-beta_ideal + beta[5]-beta_ideal)
           beta_tuple = beta
pres_list = get_preset_list(beta_tuple[3], C_tol, beta_tuple[4], R_tol, freq)
min_pres = min(pres_list)
```

```
max_pres = max(pres_list)
```

a = 0 #for breakpoint