
## Priprema za Laboratorijski blok 5 iz predmeta Praktikum automatizacije, ak.g. 2019/2020

Na Laboratorijskom bloku 5 PLCom se implementira PID algoritam upravljanja korištenjem funkcijskog bloka FB41 ("CONT\_C"). Budući da se laboratorijski blok odvija u računalnom laboratoriju, upravljani proces potrebno je simulirati Matlabom, a rad PLCa programskim alatom PLCSIM, na način načelno prikazan Slikom 1.



Slika 1. Načelni način provođenja simulacije.

Budući da nije implementiran izravan način komunikacije između programskih paketa Simulink i PLCSIM, vezu treba ostvariti korisnik. Kôd na PLCu obavljat će se koristeći točku prekida u svakom trenutku diskretizacije kT (dakle u bloku OB35, i to prije poziva FB41) kako bi se zadala vrijednost u PIW registru za taj trenutak<sup>1</sup>. Prisjetimo se da se test funkcija točaka prekida u Step7 omogućuje on-line prikazom bloka u STL programskom jeziku, pri čemu mod rada PLCa treba biti postavljen na Test Operation. Kod upotrebe PLCSIM alata, ovaj način rada može se namjestiti iz LAD/STL/FBD Editora s Debug>Operation. Alatna traka s točkama prekida dobiva se koristeći View/Breakpoint bar.

Isto tako, simuliranje ponašanja procesa u Simulinku prekidat će se u svakom trenutku diskretizacije kako bi se PLCom proračunana vrijednost upravljačkog signala za trenutak kT upisala u element simulacijske sheme koji odgovara PQW registru. Ovoj pripremi prilaže se Simulink shema imena  $shema\_2010r.mdl$  i datoteke  $PQW\_2\_analog.m$  i  $analog\_2\_PIW.m$  čije se pripadne m-funkcije izvode u Simulink shemi. Parametri sheme zadani su datotekom podatci za vjezbu.mat.

Kako bi se omogućilo pravilno simuliranje procesa Simulinkom, s prekidanjem u svakom trenutku diskretizacije, implementiran je zasebni dio sheme označen zelenim krugom na Slici 2. Funkcija  $PQW\_2\_analog$  pretvara cjelobrojni sadržaj PQW registra u iznos izlaznog analognog signala PLCa za 16-bitnu rezoluciju pretvornika, te ima parametre *bipolar*, *lower limit* i *upper limit* koji označavaju:

- bipolar 1 za bipolarni izlazni signal, 0 za unipolarni izlazni signal iz analognog izlaznog modula;
- lower limit donji rub nazivnog raspona izlaznog analognog signala;
- *upper limit* gornji rub nazivnog raspona izlaznog analognog signala.

Funkcija *analog\_2\_PIW* pretvara ulazni analogni signal PLCa u sadržaj PIW registra uz pretpostavku 16-bitne rezolucije pretvornika, te ima parametre *T*, *bipolar*, *lower\_limit* i *upper\_limit* koji označavaju:

- T period uzorkovanja;
- bipolar 1 za bipolarni ulazni signal u analogni ulazni modul, 0 za unipolarni ulazni signal;
- *lower limit* donji rub nazivnog raspona ulaznog analognog signala;
- *upper limit* gornji rub nazivnog raspona ulaznog analognog signala.

Simulacijska shema posjeduje parametre T, Kp, Tp, Tt, u0, y0 koji označavaju koji označavaju parametre radne točke, vremena uzorkovanja i prijenosne funkcije procesa Gp (s), zadane s:


¹ Test funkcija točaka prekida u Step7 omogućuje se on-line prikazom bloka u STL programskom jeziku, pri čemu mod rada PLCa treba biti postavljen na Test Operation. Kod upotrebe PLCSIM alata, ovaj način rada može se namjestiti iz LAD/STL/FBD Editora s Debug>Operation. Alatna traka s točkama prekida dobiva se koristeći View/Breakpoint bar.

$$G_{p}(s) = \frac{Y(s)}{U(s)} = \frac{K_{p}}{1 + T_{p}s} e^{-T_{t}s},$$
 (1)

Pri čemu je:

- *T* period uzorkovanja;
- Kp pojačanje PT1 člana s kašnjenjem kojim se modelira ponašanje procesa u okolini radne točke na relaciji promjena izlaznog analognog signala PLC-a – promjena ulazne analogne informacije PLC-a<sup>2</sup>;
- *Tp* vremenska konstanta PT1 člana s kašnjenjem kojim se modelira ponašanje procesa u okolini radne točke:
- *Tt* iznos kašnjenja PT1 člana s kašnjenjem kojim se modelira ponašanje procesa u okolini radne točke;
- u0 iznos izlaznog analognog signala PLCa (upravljačke veličine) u radnoj točki;
- $v\theta$  iznos ulaznog analognog signala PLCa (mjerene veličine) u radnoj točki.

Provjera rada sustava upravljanja na PLCu simuliranom alatom PLCSIM u nekom trenutku kT obavlja se u koracima 1.-4. koji su naznačeni Slikom 2.



Slika 2. Koraci provjere sustava upravljanja u simulacijama.

Ti koraci su sljedeći:

- 1. Za trenutak kT upišite vrijednost PIW registra dobivenu simulacijom u Matlabu u alat PLCSIM;
- 2. Odsimulirajte trenutni prolaz kroz PID algoritam odabirom označenog alata u Breakpoint bar-u LAD/STL/FBD Editora (točku prekida u OB35 stavite prije poziva FB41) program se zaustavlja prije poziva FB41 u trenutku (*k*+*1*)*T*
- 3. Vrijednost zapisanu u PQW registru PLCSIMa nakon izvođenja PID algoritma u kT upišite u PQW blok u Simulinku:
- 4. Odsimulirajte ponašanje procesa od trenutka kT do trenutka (k+1)T koristeći alat za nastavak simulacije u traci s alatima Simulink-a.

Simulaciju uvijek započnite u PLCSIMu, bez Simulinka, tako da se namjesti ručni mod rada PID regulatora pri čemu se u ručnom modu rada proces dovodi u radnu točku te se u PIW upiše vrijednost koja odgovara izlazu procesa u radnoj točki. Referentnu veličinu potom postavite u iznos koji odgovara radnoj točki te

<sup>&</sup>lt;sup>2</sup> za slučaj s predavanja kojeg ovdje razmatramo, uz promijenjen tip i raspon izlaznog signala PLCa kako će biti navedeno kasnije,  $Kp = (y_{\text{max}} - y_{\text{min}})/(u_{\text{max}} - u_{\text{min}}) = (300 - 50)/(10 - (-10)) = 12.5 \,\Omega/V.$ 

prijeđite na automatski mod rada PID regulatora. Provrtite par prolaza kako biste se uvjerili da se upravljački signal konstantno drži u ispravnoj vrijednosti. Trenutak promjene referentne veličine označimo trenutkom 0 te nakon toga simulaciju koristeći i Simulink i PLCsim u svim daljnjim trenutcima obavljajte u skladu s koracima 1.-4. Odzive svih karakterističnih veličina snima se na scope-blokovima u Simulinku te je te odzive moguće na kraju simulacije i nacrtati.

## Zadatak 1.

U standardnu konfiguraciju PLC-a koju koristimo na vježbama dodan je modul SM331 AI2x12 bita u utoru 6 (narudžbeni broj: 6ES7 331-7KB01-0AB0) nazivnog raspona  $0-300~\Omega$ , te se njegov kanal 0 koristi za četverožično mjerenje otpora otporničkog osjetila temperature žarne peći, uz odabranu frekvenciju potiskivanja smetnji iznosa 50 Hz. Za upravljački analogni izlaz koristi se izlazni analogni kanal 0 nazivnog raspona -10~V-10~V ugrađen u sam CPU modul (CPU 314C-2 PN/DP (narudžbeni broj 6ES7 314-6EH04-0AB0/v 3.3)).

Razmatra se primjer PID upravljanja temperaturom žarne peći koji je obrađen u sklopu Predavanja 5. Za zadani primjer, potrebno je proračunati pojačanje procesa Kp te u Simulinku simulirati odziv sustava upravljanja pri skokovitoj promjeni referentne veličine normirane temperature peći s 20% (radna točka) na 23%. Parametri PID regulatora definirani su u sklopu Predavanja 5. Primijetite da je u odnosu na primjer s predavanja promijenjen signal za aktuator (-10 V – 10 V umjesto 4 – 20 mA). Simulaciju izvedite tako da prvih 300 s simulacije sustav praktički miruje u radnoj točki 20%, što treba osigurati odgovarajućom postavkom početnog uvjeta I-komponente regulatora, te se potom u trenutku simulacije 300 s događa skok referentne veličine. Ukupno trajanje simulacije neka bude 700 s.

Integracijski član te realni derivacijski član se u izvedbi PID algoritma blokom FB41 diskretiziraju Tustinovim postupkom, pa jednako postupite i u Simulink simulacijskoj shemi. Uzmite u obzir da je širina upotrijebljene zone neosjetljivosti u FB41 za izrađeni primjer jednaka 0.1%. Uzmite također u obzir stvarnu rezoluciju A/D i D/A pretvornika. Tablično prikažite sadržaje odgovarajućih PIW i PQW registara tijekom prvih 15 uzoraka prijelazne pojave, te na kraju prijelazne pojave, i to popunjavanjem Tablica 1 i 2, kolona Simulink. Trenutak skokovite promjene referentne veličine označen je u tablicama s t=0 s.

## Zadatak 2.

Rezultate dobivene u Zadatku 1. provjerite simulacijom rada PLCa na način opisan u tekstu pripreme. Provedite odgovarajuće prilagodbe u sklopovskoj konfiguraciji te isprogramirajte PID algoritam upravljanja pomoću bloka FB41. Adrese registara PIW i PQW za PID upravljanje na Slici 2. su ilustrativne – točne adrese trebate odrediti iz sklopovske konfiguracije. Uzmite i ovdje u obzir stvarnu rezoluciju A/D i D/A pretvornika (na odgovarajući način prilagodite shemu priloženu .mdl simulacijsku shemu). Za podatak o referentnoj veličini temperature za sustav upravljanja, zadan u postotcima, potrebno je koristiti memorijsku lokaciju MD20.

U Tablicu 1. upišite sadržaj korištenih PIW i PQW lokacija, kolona Simulink+PLCSIM, za trenutak promjene referentne veličine i 14 trenutaka uzorkovanja neposredno nakon toga. Odredite točan sadržaj PIW registra u mirovanju, tj. onaj aktualan neposredno prije skokovite promjene referentne veličine i u samom trenutku promjene (taj se upisuje u redak t=0 s), uz PID regulator uključen dovoljno dugo prije skokovite promjene referentne veličine.

Tablica 1. Sadržaji PQW i PIW registara u trenutku promjene referentne veličine i 14 trenutaka uzorkovanja neposredno nakon toga.

		Simulink	Simulink		PLCSIM
t		PIW	PQW	PIW	PQW
0	0 s				
T	0.8 s				
2T	1.6 s				
3T	2.4 s				
4T	3.2 s				
5 <i>T</i>	4.0 s				
6 <i>T</i>	4.8 s				
7T	5.6 s				

8 <i>T</i>	6.4 s		
9 <i>T</i>	7.2 s		
10 <i>T</i>	8.0 s		
11 <i>T</i>	8.8 s		
12 <i>T</i>	9.6 s		
13 <i>T</i>	10.4 s		
14 <i>T</i>	11.2 s		

Tablica 2. Sadržaji PQW i PIW registara 250 trenutaka uzorkovanja nakon promjene referentne veličine.

		Simulink	Simulink		
t		PIW	PQW		
250T	200 s				

**NAPOMENA!** Intervale kvantizacije unutar blokova kvantizatora (Simulink model) potrebno je odrediti na temelju rezolucija D/A i A/D pretvornika korištenih analognih ulaza i izlaza specificiranih u katalogu.