Laboratório de Sistemas Digitais Aula Teórico-Prática 7

Ano Letivo 2024/25

Construção e utilização de *testbenches* para simulação em VHDL Tópicos sobre simulação vs sintese



Conteúdo

- Simulação de modelos em VHDL
 - Utilidade da simulação
 - Motivação para a utilização de testbenches
 - Construção de testbenches para simulação de componentes
 - Combinatórios
 - Sequenciais
- Tópicos fundamentais sobre simulação e síntese em VHDL
 - (Mais detalhes sobre as) construções para modelação de paralelismo
 - Conceitos sobre o funcionamento do simulador
 - Relação com a semântica dos sinais em VHDL
 - Processos e listas de sensibilidade
 - Regras fundamentais e boas práticas



Simulação com HDLs (e.g. VHDL)

- Fundamental para validar o modelo de um sistema desde as fases iniciais de projeto até à implementação
 - Económica
 - Muito controlável
- Útil para observar qualquer ponto do sistema
 - Por vezes inacessível na implementação em hardware


Simulação em VHDL

Baseada em testbenches

 Módulo onde o modelo VHDL a simular (<u>U</u>nit <u>U</u>nder <u>T</u>est) é instanciado e onde são aplicados estímulos (vetores de simulação) para validar o comportamento

Uma testbench


- Atua como top level no simulador
- Pode ser construída de forma
 - Gráfica (e.g. através do ficheiro VWF e aplicação com GUI) – "amarradas" a uma ferramenta específica
 - Textual (como um ficheiro VHDL com uma estrutura específica) – portáveis / independentes da ferramenta





Estrutura Típica de uma Testbench para um Componente Combinatório


- Entidade sem portos
- Arquitetura
 - Instanciação da UUT no corpo da arquitetura
 - Declaração dos sinais a ligar aos portos da UUT na parte declarativa da arquitetura
 - Definição de um processo para aplicar os vetores de simulação ao longo do tempo
 - Em sistemas mais complexos pode ser usado mais do que um processo para este efeito



Exemplo de um Componente Combinacional

Módulo a simular: descodificador 2->4

```
library IEEE;
use IEEE.STD_LOGIC_1164.all;
entity Dec2_4En is
   port(enable : in std_logic;
        inputs : in std_logic_vector(1 downto 0);
        outputs : out std_logic_vector(3 downto 0));
end Dec2_4En;
```



```
(inputs = "11") e não só!!
```

```
architecture Behavioral of Dec2 4En is
begin
 process(enable, inputs)
 begin
    if (enable = '0') then
      outputs <= "0000";
    else
      if (inputs = "00") then
        outputs <= "0001";
      elsif (inputs = "01") then
        outputs <= "0010";
      elsif (inputs = "10") then
        outputs <= "0100";
      else
        outputs <= "1000"
      end if:
    end if;
  end process;
end Behavioral;
```


Exemplo de *Testbench* para um Componente Combinacional

```
library IEEE;
use IEEE.STD LOGIC 1164.all;
-- Entidade sem portos
entity Dec2 4EnTb is
end Dec2 4EnTb;
architecture Stimulus of Dec2 4EnTb is
  -- Sinais para ligar às entradas da uut
  signal s enable : std logic;
  signal s inputs : std logic vector(1 downto 0);
  -- Sinal para ligar às saídas da uut
  signal s outputs : std logic vector(3 downto 0);
begin
   -- Instanciação da Unit Under Test (UUT)
  uut: entity work.Dec2 4En(Behavioral)
        port map(enable => s enable,
                 inputs => s inputs,
                 outputs => s outputs);
```

Construção "wait for..." suportada apenas para simulação!

```
--Process stim
  stim proc : process
  begin
    wait for 100 ns;
    s enable <= '0';
    wait for 100 ns;
    s enable <= '1';
    wait for 100 ns;
    s inputs <= "00";
    wait for 100 ns;
    s inputs <= "10";
    wait for 100 ns;
    s inputs <= "01";
    wait for 100 ns;
    s inputs <= "11";</pre>
    wait for 100 ns;
  end process;
end Stimulus;
```


Simulação c/ a Testbench Dec2_4EnTb



Nota: os passos de compilação e simulação serão abordados no guião prático 7.

Estrutura típica de *Testbench* para componente Sequencial

- Entidade
 - Sem portos (interface vazia)
- Arquitectura
 - Instanciação da UUT
 - Declaração dos sinais a ligar aos portos da UUT
 - Processo para gerar clock
 - Processo para aplicar os vectores de simulação ao longo do tempo
 - Múltiplos processos em sistemas mais complexos



Exemplo de um Componente Sequencial

cntOut

process(clk)

begin

```
Módulo a simular: contador up/down de 4 bits
```

```
begin
library IEEE;
use IEEE.STD LOGIC 1164.all;
use IEEE.NUMERIC STD.all;
                                          reset
entity BinUDCntEnRst4 is
                                          síncrono!
port(reset : in std logic;
           : in std logic;
  clk
  enable : in std logic;
  upDown n : in std logic;
  cntOut : out std logic vector(3 downto 0));
end BinUDCntEnRst4;
                            upDown n
                            reset
```

clk enable

```
if (rising edge(clk)) then
      if (reset = '1') then
        s cntValue <= (others => '0');
      elsif (enable = '1') then
        if (upDown n = '0') then
          s cntValue <= s cntValue - 1;
        else
          s cntValue <= s cntValue + 1;</pre>
        end if:
      end if;
    end if:
  end process;
  cntOut <= std logic vector(s cntValue);</pre>
end Behavioral;
```

architecture Behavioral of BinUDCntEnRst4 is

signal s cntValue : unsigned(3 downto 0);


Exemplo para Componente Sequencial

```
-- Entidade sem portos
entity BinUDCntEnRst8Tb is
end BinUDCntEnRst8Tb;
architecture Stimulus of BinUDCntEnRst8Tb is
  -- Sinais para ligar às entradas da uut
  signal s reset, s clk : std logic;
  signal s enable, s upDown n : std logic;
  -- Sinal para ligar às saídas da uut
  signal s cntOut : std logic vector(3 downto 0);
begin
  -- Instanciação da Unit Under Test (UUT)
  uut : entity work.BinUDCntEnRst4(Behavioral)
        port map(reset => s reset,
                 clk => s clk,
                 enable => s enable,
                 upDown n \Rightarrow s upDown n,
                 cntOut => s cntOut);
  -- Process clock
  clock proc : process
  begin
    s clk <= '0'; wait for 100 ns;
    s clk <= '1'; wait for 100 ns;
  end process;
```

```
--Process stim
 stim proc : process
 begin
   s reset <= '1';</pre>
   s enable <= '0';
  s upDown n \leq '1';
   wait for 325 ns;
   s reset <= '0';
   wait for 25 ns;
   s enable <= '1';
   wait for 925 ns;
   s enable <= '0';
   wait for 375 ns;
   s upDown n \le '0';
   s enable <= '1';
   wait for 975 ns;
   s enable <= '0';
   wait for 125 ns;
 end process;
end Stimulus;
```



Simulação c/ a Testbench BinUDCntEnRst8Tb




VHDL (e outras HDLs)

- Linguagem de descrição de hardware
 - Suporta o conceito de concorrência para modelar o paralelismo do hardware
 - Atribuições concorrentes
 - Processos e listas de sensibilidade
 - Sinais (para comunicação entre processos e módulos)
 - Portos (para interligação de módulos)
- Um engenheiro de sistemas digitais deve dominar:
 - Os fundamentos da simulação, as suas vantagens e limitações
 - O subconjunto sintetizável de VHDL e aplicar estilos de codificação corretos
 - ... para assegurar resultados concordantes entre a simulação e a implementação!



Modelação do Paralelismo do Hardware: um exemplo simples



Flanco ascendente do clk:

- Quando sel = 0
 - output0 <= input0
 - output1 <= input1
- Quando sel = '1'
 - output0 <= output1
 - output1 <= output0


- -clk, sel, input0, input1-portos ou sinais
- output0, output1 sinais



Primeira Abordagem de Modelação

```
p 01 : process(clk)
begin
   if (rising edge(clk)) then
       if (sel = '0') then
          output0 <= input0;</pre>
          output1 <= input1;</pre>
       else
          output0 <= output1;</pre>
          output1 <= output0;
       end if;
   end if;
end process;
```

Existe algo de errado neste processo?



Primeira Abordagem de Modelação


```
input0
p 01 : process(clk)
                                                        Q
                                                            output0
begin
   if (rising edge(clk)) then [sel
       if (sel = '0') then
           output0 <= input0;</pre>
           output1 <= input1;</pre>
                                                             output1
                                     input1
       else
           output1 <= output0;</pre>
           output0 <= output1;</pre>
       end if;
                            Nada errado!
    end if;
                            Podemos trocar a ordem
end process;
                            destas duas atribuições.
                            São concorrentes!
```

Segunda Abordagem de Modelação

```
p_0 : process(clk)
begin
   if (rising_edge(clk)) then
       if (sel = '0') then
           output0 <= input0;
       else
           output0 <= output1;
       end if;
   end process;</pre>
```

Podemos trocar a ordem destes dois processos.

São concorrentes!



```
p_1 : process(clk)
begin
   if (rising_edge(clk)) then
       if (sel = '0') then
           output1 <= input1;
       else
           output1 <= output0;
       end if;
   end process;</pre>
```

Paralelismo do hardware em Simulação Ferramentas de simulação

- Aplicáveis em vários níveis / fases do projecto:
 - Comportamental (inicial, ideal sem atrasos)
 - Funcional (pós-síntese, sem atrasos)
 - Temporal (pós-implementação, considerando os atrasos do circuito)
- Construídas em software (PC de uso geral)...
- ...mas desenhadas para modelar paralelismo
 - Algoritmos para simulação de eventos discretos
 - Ciclos de simulação muito inferiores aos períodos dos sinais do sistema (i.e. com resolução muito mais fina)

Listas de Sensibilidade em processos

- Não têm qualquer influência na síntese do sistema
 - Comportamento é idêntico com ou sem lista de sensibilidade
 - Funcionalidade de um processo tem que ser completamente descrita no seu corpo
- Apenas afectam a simulação
 - Permitem optimizar o desempenho (evitando execução desnecessária de processos) - um processo só é desencadeado quando há alteração em pelo menos 1 dos sinais da lista de sensibilidade
 - => (IMPORTANTE) pode haver discrepância entre o comportamento observado em simulação e o real (FPGA) devido a lista de sensibilidade incompleta

Excertos de código incorrectos

Módulo	Descrição Incorreta		Comentário		
Flip-flop tipo D	<pre>process(clk) begin if (clk = '1') then dataOut <= dataIn; end if; end process;</pre>		mas sinter	la corretamente, tiza e funciona retamente em ware!!!	
Flip-flop tipo D com reset assíncrono	<pre>process(clk) begin if (reset = '1') then dataOut <= '0'; elsif (rising_edge(clk)) to dataOut <= dataIn; end if; end process;</pre>	chen Cor	corre de sir funcio corre hardy	simula retamente, <u>apesar</u> sintetizar e cionar retamente em dware!!!	
		corrigir?			

Comentários Finais

- No final desta aula e do trabalho prático 7, deverá:
 - Conhecer os fundamentos da simulação em VHDL
 - Ser capaz de escrever testbenches para simulação de componentes combinacionais e sequenciais
 - Saber seleccionar os sinais a incluir na lista de sensibilidade de um processo:
 - Todas as entradas no caso de processos combinatórios
 - Clock e sinais assíncronos no caso de componentes sequenciais (embora se deva optar sempre por sinais de inicialização síncronos!)
 - Compreender (ainda melhor) a modelação do paralelismo do hardware nas construções VHDL e em simulação
 - Reconhecer a utilidade da simulação em diversas etapas do fluxo de projeto