

La più semplice porta logica che si può realizzare è l'invertitore, ovvero la funzione logica NOT. L'invertitore CMOS statico è il mattone fondamentale di qualsiasi circuito logico CMOS. La funzionalità e il comportamento elettrico di porte logiche più complesse possono essere derivate come facile estensione del comportamento dell'invertitore.
L'analisi seguente non ha la pretesa di essere completa e dettagliata. Molti fattori del secondo ordine verranno trascurati allo scopo di semplificare la trattazione rendendola più adatta all'analisi manuale. Nonostante le semplificazioni, i risultati ci permetteranno comunque di evidenziare le caratteristiche salienti delle porte logiche e le figure di merito principali.

SCHEMA CIRCUITALE E PRINCIPIO DI FUNZIONAMENTO



Schema circuitale

Lo schema circuitale di un invertitore CMOS statico è disegnato a sinistra ed è costituito da un NMOS e un PMOS. Il segnale di ingresso pilota i gate di entrambi i MOS che fungono da interruttori. Il segnale di uscita è connesso ai drain dei due MOS. Nell'NMOS l'elettrodo connesso a massa è il source (ricordiamo che in un NMOS $V_{DS}>0$, quindi il source è l'elettrodo a potenziale inferiore); il PMOS ha il source connesso all'alimentazione V_{DD} (ricordiamo che per il PMOS $V_{DS}<0$ e quindi il source è l'elettrodo a potenziale maggiore).

Simbolo

Il simbolo dell'invertitore è rappresentato a destra. Il cerchio all'uscita indica che l'uscita è invertente rispetto all'ingresso.



Principio di funzionamento dell'invertitore

Ingresso al valore logico basso

Applichiamo il modello dell'interruttore al circuito in esame.
Supponiamo V_{IN} = 0V, cioè il *valore logico basso*. Analizziamo la polarizzazione dei due transistor:

NMOS: V_{GS} = 0V (NMOS OFF)
PMOS: $V_{GS} = 0 - V_{DD} = -V_{DD} < V_{TP}$ (PMOS ON)

Lo schema circuitale a livello di interruttori è riportato a destra. Il nodo di uscita è connesso all'alimentazione V_{DD} tramite la resistenza R_p. A regime, in condizioni stazionarie, la corrente attraverso R_p deve essere nulla, quindi la tensione del nodo di uscita è pari a V_{DD}, cioè al *valore logico alto*.
Quando la tensione di ingresso è a livello logico basso, il PMOS carica il nodo di uscita al valore logico alto. Per questo motivo il PMOS viene anche definito **pull-up (PU).**
Come abbiamo studiato, il PMOS rimane sempre acceso e riesce a caricare il nodo di uscita fino al valore V_{DD}.

Osservazione importante: Il valore della tensione di uscita a regime è indipendente dai fattori di forma dei transistor. Infatti, il nodo di uscita è scollegato dalla massa e collegato alla sola tensione di alimentazione. Qualunque sia il valore di R_p (cioè indipendentemente da Z_p) la sua tensione di regime è V_{DD}.



Ingresso al valore logico alto

Supponiamo $V_{IN} = V_{DD}$, cioè il *valore logico alto*. Analizziamo la polarizzazione dei due transistor:

NMOS: $V_{GS} = V_{DD} > V_{TN}$ (NMOS ON)
PMOS: $V_{GS} = V_{DD} - V_{DD} = 0 > V_{TP}$ (PMOS OFF)

Il nodo di uscita è connesso alla massa tramite la resistenza R_n. A regime, la corrente attraverso R_n è nulla e la tensione del nodo di uscita è pari a 0V, cioè al *valore logico basso*. Poiché l'NMOS scarica il nodo di uscita al valore logico basso, viene anche definito **pull-down (PD)**. L'NMOS rimane sempre acceso e riesce a scaricare completamente il nodo.
Anche in questo caso il valore della tensione di uscita a regime è indipendente dai fattori di forma dei transistor. Infatti, il nodo di uscita è scollegato da V_{DD} e collegato solo alla massa. Qualunque sia il valore di R_n (cioè indipendentemente da Z_n) la sua tensione di regime è 0V.

Logica statica complementare

Una proprietà importante di questo tipo di circuito è che in condizioni stazionarie (V_{IN} = 0V o $V_{IN} = V_{DD}$) uno e uno solo dei due MOS è ON e l'altro è OFF. In altre parole il nodo di uscita è sempre connesso o a massa o a V_{DD}, ma mai a entrambe contemporaneamente.
Per questo motivo si dice che il circuito è:

- **statico**, nel senso che esiste sempre un cammino a bassa impedenza che connette l'uscita a un potenziale noto
- **complementare**, perché pull-up e pull-down realizzano la funzione logica opposta. Quindi l'uscita non è mai connessa a entrambi i potenziali. Di conseguenza il valore della tensione di uscita non dipende dal rapporto di partizione delle resistenze. Inoltre, non esiste nessun cammino conduttivo diretto tra l'alimentazione e la massa, poiché uno solo dei MOS è acceso.

LA CARATTERISTICA DI TRASFERIMENTO INGRESSO-USCITA

Caratteristica di trasferimento ingresso-uscita

- La ***caratteristica statica di trasferimento***, o ***caratteristica di trasferimento ingresso-uscita*** *(VTC, voltage transfer characteristic)* è la curva che descrive il valore di V_{OUT} in funzione di V_{IN}
- Tracciamo la VTC a vuoto e in condizioni stazionarie.
- La corrente attraverso l'NMOS è uguale a quella attraverso il PMOS

$$I_{DSN}(V_{IN}, V_{OUT}) = I_{DSP}(V_{IN}, V_{OUT})$$



Andrea Cester, Fondamenti di Elettronica - Laurea in Ingegneria Informatica 7

Caratteristica statica di trasferimento

Per *caratteristica statica di trasferimento*, o *caratteristica di trasferimento ingresso-uscita* si intende la curva nel piano x-y che si ottiene mettendo in ascissa il valore della tensione di ingresso V_{IN} e in ordinata il corrispondente valore della tensione di uscita V_{OUT}. Spesso è abbreviata in *VTC (voltage transfer characteristic).*

Per poter tracciare questa curva (in condizioni stazionarie) è necessario costruire punto per punto la curva imponendo una tensione di ingresso V_{IN} compresa tra 0V a V_{DD}, imporre la legge di kirckoff al nodo di uscita. Supponendo che non vi sia connesso nessun carico resistivo all'uscita, la corrente che attraversa il PMOS deve coincidere con la corrente che attraversa l'NMOS:

$$I_{DSn}(V_{GSn}, V_{DS_n}) = I_{DSp}(V_{GSp}, V_{DSp})$$

Sebbene questo conto possa essere fatto analiticamente, per i nostri scopi è sufficiente tracciare la caratteristica qualitativamente, per capirne la forma. Graficamente questo può essere fatto tracciando nello stesso piano I_{DS}-V_{DS} le caratteristiche tensione-corrente dell'NMOS e del PMOS e trovarne il punto di intersezione in funzione della tensione di ingresso (analogamente al metodo della retta di carico).



Deduzione approssimata della caratteristica di trasferimento

A titolo di esempio supponiamo V_{DD} = 2.5V e assumiamo le tensioni di soglia simmetriche per i MOS, $V_{TN} = -V_{TP}$ = 0.5V. Tracciamo in due grafici separati le caratteristiche I_{DS}-V_{DS} dei due MOS.

A sinistra vediamo le curve dell'NMOS: per $V_{GSn} < V_{TN}$ (=0.5V in questo esempio) I_{DSn}=0; quando $V_{GSn} > V_{TN}$ la corrente parte da 0 per V_{DS} = 0, aumenta per $V_{DSn} > 0$, e infine tende a saturare al valore I_{DSATN} per $V_{DSn} > V_{GSn}$-V_{TN}. Nel grafico di destra vediamo le curve per V_{DSn} che varia tra 0V e V_{DD}=2.5V e per vari valori di V_{GSn} tra 0.75V e 2.5V a passi di 0.25V.

Il grafico di destra mostra l'analogo grafico per un PMOS. Poiché la tensione di gate e di drain possono variare da 0V a 2.5V e il source è collegato a V_{DD}, le corrispondenti tensioni V_{GSp} e V_{DSp} variano tra 0V e -2.5V. Per $V_{GSp} > -0.5$V la corrente I_{DSp} è nulla; per $V_{GSp} < -0.5$V si ha (come per l'NMOS) inizialmente un aumento di I_{DSp} all'aumentare del modulo di V_{DSp} e poi la saturazione a un valore I_{DSATP}.



Per prima cosa esprimiamo le tensioni V_{GS} e V_{DS} dei MOS in funzione delle tensioni V_{IN} e V_{OUT}.

NMOS: $V_{GSn} = V_{IN}$ $V_{DSn} = V_{OUT}$

PMOS: $V_{GSp} = V_{IN} - V_{DD}$ $V_{DSn} = V_{OUT} - V_{DD}$

Tracciamo le curve I_{DS}-V_{DS} di entrambi i transistor riferite alle tensioni V_{IN} e V_{OUT}.
Per l'NMOS basta sostituire V_{DS} con V_{OUT} e V_{GS} con V_{IN}.
Per il PMOS è necessario traslare le tensioni di una valore pari a V_{DD}. Quindi il PMOS:

- è completamente spento se $V_{GSp} = V_{IN} - V_{DD} = 0V$. Cioè $V_{IN} = V_{DD} = 2.5V$.
- rimane spento finché $V_{GSp} = V_{IN} - V_{DD} > V_{TP}$. Cioè per $V_{IN} > V_{DD} + V_{TP} = 2V$.
- Si accende per $V_{GSp} = V_{IN} - V_{DD} = V_{TP}$. Cioè per $V_{IN} = V_{DD} + V_{TP} = 2V$.
- è acceso finché $V_{GSp} = V_{IN} - V_{DD} < V_{TP}$. Cioè per $V_{IN} < V_{DD} + V_{TP} = 2V$.
- è completamente acceso se $V_{GSp} = V_{IN} - V_{DD} = -V_{DD}$. Cioè per $V_{IN} = 0V$.

Quando il PMOS è acceso, la corrente I_{DS}:

- è nulla per $V_{DSp} = V_{OUT} - V_{DD} = 0V$. Cioè per $V_{OUT} = V_{DD}$.
- assume il valore massimo quando $V_{DSp} = V_{OUT} - V_{DD} = -V_{DD}$. Cioè per $V_{OUT} = 0V$.

Si ottiene il grafico a destra. In questo grafico vediamo una doppia numerazione nell'asse x. La riga più in alto è la tensione V_{OUT}; la riga più in basso è la tensione V_{DSp} corrispondente.



Poiché il gate dei MOS è isolato dagli altri terminali e abbiamo supposto che all'uscita non sia connesso nulla, una volta fissata la tensione V_{IN}, il valore di V_{OUT} si trova dalla legge di Kirchhoff:

$$I_{DSn}(V_{IN}, V_{OUT}) = I_{DSp}(V_{IN} - V_{DD}, V_{OUT} - V_{DD})$$

Con il metodo grafico equivale a selezionare la coppia di curve I_{DSn}-V_{DSn} e I_{DSp}-V_{DSp} corrispondenti allo stesso valore di V_{IN} e trovare il punto di intersezione in funzione di V_{OUT}. Ad esempio nel grafico in figura abbiamo scelto V_{IN} = 1.25V che corrisponde a:

$$V_{GSn} = V_{IN} = 1.25V \quad e \quad V_{GSp} = V_{IN} - V_{DD} = -1.25V$$

Disegniamo le due curve nello stesso grafico in funzione della variabile V_{OUT} e calcoliamo il punto di intersezione.

Inizialmente con V_{IN} = 0, l'NMOS è spento e il PMOS è acceso alla massima tensione V_{GS} (in modulo). L'intersezione avviene per $V_{OUT} = V_{DD}$.

Per V_{IN} = 0.25V, l'NMOS rimane spento (V_{GSn} = 0.25V < V_{TN}) e il PMOS è ancora acceso (anche se con V_{GSp} = -2.25V, inferiore al caso precedente). L'intersezione avviene per $V_{OUT} = V_{DD}$.

Per V_{IN} = 0.5V, l'NMOS è al limite dell'accensione ($V_{GSn} = V_{TN}$), ma la sua corrente (idealmente) è ancora nulla. Il PMOS vede ridurre (in modulo) V_{GSp} a 2V, ma rimane ancora acceso. L'intersezione avviene ancora per $V_{OUT} = V_{DD}$.

Per V_{IN} = 0.75V, l'NMOS si accende. Essendo V_{GSn} bassa, la corrente I_{DSn} è molto piccola. Il PMOS ha V_{GSp} = -1.25V ed è molto più acceso dell'NMOS. L'intersezione avviene a una tensione alta ma leggermente inferiore a V_{DD}.



Per V_{IN} che va da 0.75V fino a circa 1.25V (in questo esempio) entrambi i MOS sono accesi. Al crescere di V_{IN}, V_{GSn} aumenta (accendendo sempre più l'NMOS) e V_{GSp} diminuisce (spegnendo sempre più il PMOS). Di conseguenza la tensione V_{OUT} scende sempre più fino a che le tensioni V_{GS} dei due MOS sono circa uguali tra loro (in modulo).

Per V_{IN} che va da circa 1.25V fino a 2V si inverte il bilanciamento delle correnti. La tensione V_{GSn} continua ad aumentare e rimane sempre superiore alla tensione V_{GSp} (che continua a diminuire). Di conseguenza l'NMOS si accende sempre più e il PMOS va verso lo spegnimento. La tensione V_{OUT} continua a diminuire sempre più portandosi rapidamente a valori molto bassi.

Per V_{IN} = 2V, il PMOS si spegne (avendo V_{GSp} = -0.5V = V_{TP}) mentre l'NMOS è quasi completamente acceso. Il punto di intersezione si assesta a V_{OUT} = 0V.

Per V_{IN} > 2V fino a V_{IN} = 2.5V la situazione non cambia e V_{OUT} rimane fissa a 0V.

Il grafico a destra mostra i punti di intersezione nel piano V_{IN}-V_{OUT}. Si vede che:

- per $V_{IN} < V_{TN}$, $V_{OUT} = V_{DD}$.
- per $V_{IN} > V_{DD} + V_{TP}$, V_{OUT} = 0V.
- per $V_{TN} < V_{IN} < V_{DD} + V_{TP}$, V_{OUT} diminuisce da V_{OUT} a 0V.

Corrente che attraversa i MOS

Nello stesso grafico la linea rossa rappresenta la corrente che attraversa i due MOS. È facile dimostrare che:

- La corrente è nulla quando almeno uno dei MOS è spento.
- La corrente è massima quando entrambi i MOS sono "*mediamente*" accesi. Ciò accade se V_{IN} è vicina a $V_{DD}/2$, cioè quando NMOS e PMOS hanno tensioni V_{GS} comparabili.



Regioni di funzionamento dei MOS

Analizziamo ora le regioni di funzionamento dei MOS lungo la VTC.

NMOS: l'NMOS è acceso se $V_{GSn} = V_{IN} > V_{TN}$. Questa relazione identifica la retta verticale che passa per il punto (V_{TN}, 0) e marcata con (a) nel grafico. A sinistra di questa retta l'NMOS è spento; a destra della retta l'NMOS è acceso.
Assumendo $V_{IN} > V_{TN}$, la regione di funzionamento dell'NMOS dipende dal valore di:

$$V_{MIN} = \min\{V_{DS}, V_{DSATN}, V_{GS}-V_{TN}\} = \min\{V_{OUT}, V_{DSATN}, V_{IN}-V_{TN}\}$$

L'NMOS lavora in **regione lineare** se $V_{MIN} = V_{DS}$. Ciò accade se:

$$V_{OUT} < V_{DSATN} \text{ e } V_{OUT} < V_{IN} - V_{TN}$$

Le due condizioni corrispondono alla parte di piano evidenziato in rosso sotto le due rette (b) e (c) nel grafico.
L'NMOS lavora in **regione di saturazione** se $V_{MIN} = V_{GS} - V_{TN}$. Ciò accade se:

$$V_{IN} - V_{TN} < V_{OUT} \text{ e}$$
$$V_{IN} - V_{TN} < V_{DSATN} \rightarrow V_{IN} < V_{TN} + V_{DSATN}$$

Le due condizioni corrispondono alla parte di piano evidenziato in verde chiaro a destra della retta verticale (a), a sinistra della retta verticale (d) e sopra la retta (b).
L'NMOS lavora in **regione di saturazione di velocità** se $V_{MIN} = V_{DSATN}$. Ciò accade se:

$$V_{OUT} > V_{DSATN} \text{ e}$$
$$V_{IN} - V_{TN} > V_{DSATN} \rightarrow V_{IN} > V_{TN} + V_{DSATN}$$

Le due condizioni corrispondono alla parte di piano evidenziato in verde scuro a destra della retta verticale (d) e sopra la retta orizzontale (c).
Osservazione importante: aumentando V_{IN} da 0V a V_{DD}, appena l'NMOS si accende si trova in zona di saturazione, ed è lui a limitare la massima corrente che attraversa la serie dei MOSFET. Quando la tensione di ingresso è prossima a V_{DD}, l'NMOS entra in zona lineare



PMOS: il PMOS è acceso se $V_{GSp} = V_{IN} - V_{DD} < V_{TP}$. Questa relazione identifica la retta verticale che passa per il punto ($V_{DD}+V_{TP}$, 0), marcata con (a). A destra della retta il PMOS è spento; a sinistra il PMOS è acceso.

Assumendo $V_{IN} > V_{DD}+V_{TP}$, la regione di funzionamento dipende dal valore di:

$$V_{MAX} = \max\{V_{DS}, V_{DSATP}, V_{GS}-V_{TP}\} = \min\{V_{OUT} - V_{DD}, V_{DSATP}, V_{IN} - V_{DD} - V_{TP}\}$$

Il PMOS lavora in **regione lineare** se $V_{MAX} = V_{DS}$. Ciò accade se:

$$V_{OUT} - V_{DD} > V_{DSATP} \rightarrow V_{OUT} > V_{DD} + V_{DSATP}$$

e

$$V_{OUT} - V_{DD} > V_{IN} - V_{DD} - V_{TP} \rightarrow V_{OUT} > V_{IN} - V_{TP}$$

Le due condizioni corrispondono alla parte di piano evidenziato in rosso sopra le due rette (b) e (c) nel grafico.

Il PMOS lavora in **regione di saturazione** se $V_{MAX} = V_{GS} - V_{TP}$. Ciò accade se:

$$V_{IN} - V_{DD} - V_{TP} > V_{OUT} - V_{DD} \rightarrow V_{OUT} < V_{IN} - V_{TP}$$

e

$$V_{IN} - V_{DD} - V_{TP} > V_{DSATP} \rightarrow V_{IN} > V_{DD} + V_{TP} + V_{DSATP}$$

Le due condizioni corrispondono alla parte di piano evidenziato in verde chiaro a sinistra della retta verticale (a), a destra della retta verticale (d) e sotto la retta (b).

Il PMOS lavora in **regione di saturazione di velocità** se $V_{MAX} = V_{DSATP}$. Ciò accade se:

$$V_{OUT} - V_{DD} < V_{DSATP} \rightarrow V_{OUT} < V_{DD} + V_{DSATP}$$

e

$$V_{IN} - V_{DD} - V_{TP} < V_{DSATP} \rightarrow V_{IN} < V_{TP} + V_{DSATP}$$

Le due condizioni corrispondono alla parte di piano evidenziato in verde scuro a sinistra della retta verticale (d) e sotto la retta orizzontale (c).

Osservazione importante: diminuendo V_{IN} da V_{DD} a 0V, appena il PMOS si accende si trova in zona di saturazione e entra in zona lineare quando V_{IN} è vicina a 0V (simmetricamente all'NMOS).



È facile verificare che in base alla regione di funzionamento dei MOS si possono distinguere cinque regioni lungo la VTC. Aumentando V_{IN} da 0 a V_{DD} troviamo nell'ordine:

Regione 1. *($0 < V_{IN} < V_{TN}$, $V_{OUT} = V_{DD}$)* NMOS OFF, PMOS ON in zona lineare: $V_{GSp} = V_{IN} - V_{DD}$ e $V_{DSp} = V_{OUT} - V_{DD} = 0V$

Regione 2. *(tensione di ingresso medio-bassa, tensione di uscita alta)*. NMOS ON in saturazione/saturazione di velocità, PMOS ON in zona lineare. V_{OUT} inizia a diminuire, prima lentamente, poi sempre più rapidamente. L'NMOS è poco acceso e si trova in saturazione, limitando la corrente. Il PMOS è molto acceso e la sua tensione V_{DS} è molto bassa, il minimo indispensabile per sostenere la poca corrente fornita dall'NMOS

Regione 3. (*tensione di ingresso intermedia, parte centrale della VTC*). Entrambi i MOS ON e in saturazione/saturazione di velocità. V_{OUT} cala molto rapidamente, con pendenza quasi infinita.

Regione 4. *(tensione i ingresso medio-alta, tensione di uscita bassa)*. NMOS ON in zona lineare, PMOS ON in saturazione. V_{OUT} continua a diminuire, ma sempre più lentamente fino ad assestarsi a 0V. Il caso è speculare alla regione 2: il PMOS è poco acceso e lavora in saturazione, limitando la corrente; l'NMOS lavora in lineare con tensione V_{DS} molto bassa (il minimo indispensabile per sostenere la piccola corrente erogata dal PMOS).

Regione 5. *($V_{IN} > V_{DD}+V_{TP}$,* $V_{OUT} = 0V$). PMOS OFF, NMOS ON in zona lineare: $V_{GSn} = V_{IN}$ e $V_{DSn} = 0V$

Punti importanti della VTC



La derivata della VTC $\frac{dV_{OUT}}{dV_{IN}}$ è definita guadagno

- La VTC ha:
  - due regioni laterali a bassa pendenza (in modulo minore di 1)
  - una regione centrale con pendenza alta (in modulo maggiore di 1)
- Punti importanti della VTC:
  - P0 e P1 sono i punti della VTC in cui il modulo della derivata è 1
  - V_M è l'intersezione con la bisettrice ($V_{OUT} = V_{IN}$) ed è detta tensione di soglia logica o tensione di commutazione

Forma e guadagno della VTC

La VTC dell'invertitore è caratterizzata da tre regioni:
- Due regioni laterali a basso guadagno ($|dV_{OUT}/dV_{IN}| < 1$)
- Una regione intermedia ad alto guadagno ($|dV_{OUT}/dV_{IN}| > 1$)

La transizione tra queste regioni è definita da due punti a guadagno unitario ($|dV_{OUT}/dV_{IN}| = 1$):
- P0 alle coordinate (V_{IL}, V_{OH})
- P1 alle coordinate (V_{IH}, V_{OL})

Tensione di soglia logica

La tensione di commutazione o di soglia logica (V_M) è definita come il punto in cui la tensione di ingresso è uguale alla tensione di uscita e può essere ottenuta graficamente dall'intersezione della VTC dell'invertitore con la retta $V_{OUT} = V_{IN}$.
È facile osservare che V_M è sempre al centro della regione intermedia ad alto guadagno ed è un indicazione di quanto la VTC sia simmetrica.

Come vedremo in seguito, la tensione di soglia logica è un parametro fondamentale per:
- Quantificare l'immunità di una porta logica ai disturbi;
- Calcolare il livello della tensione di ingresso alla quale avviene la commutazione del segnale di uscita da 0 a 1 o viceversa;



Regioni di livello logico definito e indefinito

P0 e P1 suddividono gli V_{IN} e V_{OUT} in tre parti.
Osserviamo che:

- Se la tensione di ingresso V_{IN} varia tra 0V e V_{IL}, la tensione di uscita dell'invertitore varia tra V_{OH} e V_{DD}. In questa regione il guadagno è minore di 1 (in modulo). Quindi un'ampia variazione di V_{IN} all'interno di questa regione è attenuata in uscita.
- In modo analogo, se la tensione di ingresso V_{IN} varia tra V_{IH} e V_{DD}, i valori della tensione V_{OUT} saranno compresi nell'intervallo tra 0V e V_{OL}.
- Una tensione V_{IN} che varia all'interno del piccolo intorno di V_M compreso tra V_{IL} e V_{IH} produrrebbe una variazione di tensione di uscita molto amplificata tra V_{OL} e V_{OH}.
- Le tensioni V_{IL} e V_{IH} sono molto vicini a V_M.
- La tensione V_{OL} è molto vicina a 0V
- La tensione V_{OH} è molto vicina a V_{DD}

Da queste osservazioni possiamo concludere che una tensione di ingresso $V_{IN} < V_{IL}$ (cioè poco inferiore alla tensione di soglia logica V_M), produce in uscita una tensione $V_{OUT} > V_{OH}$ (cioè quasi uguale a V_{DD}). Viceversa, una tensione $V_{IN} > V_{IH}$ (cioè poco superiore a V_M) produce in uscita una tensione $V_{OUT} < V_{OL,MIN}$ (cioè quasi 0V).
In altre parole: una tensione di ingresso un po' inferiore a V_M viene riconosciuta come una tensione di livello logico basso e "mappata" in uscita in una tensione alta (quasi V_{DD}); viceversa, una tensione di ingresso un po' superiore a V_M viene "mappata" in uscita in una tensione bassa (quasi 0V). Per questo motivo le due regioni laterali sono dette **regioni di livello logico definito** o anche **regione di livello logico basso** (quella sotto V_M) e **regione di livello logico alto** (quella sopra V_M). L'intorno di V_M ad alto guadagno è detta regione di **livello logico indefinito**, poiché una piccola variazione di ingresso produce un oscillazione dell'uscita tra 0V e V_{DD}.

Soglia di commutazione o soglia logica (V_M)

Calcolo di V_M

Punto operativo della VTC dove $V_{OUT} = V_{IN}$ → Equivale a cortocircuitare ingresso e uscita

(I due MOS sono sicuramente in saturazione o saturazione di velocità)

IPOTESI: NMOS e PMOS in saturazione di velocità



$$I_{DSp} = k'_p Z_p V_{DSATP}\left(V_M - V_{DD} - V_{TP} - \frac{V_{DSATP}}{2}\right)\left[1 + \lambda_p(V_M - V_{DD})\right]$$

$$I_{DSn} = k'_n Z_n V_{DSATN}\left(V_M - V_{TN} - \frac{V_{DSATN}}{2}\right)(1 + \lambda_n V_M)$$

Approssimazione

Generalmente $|\lambda_p| \cong \lambda_n$

Ci aspettiamo V_M vicino a $V_{DD}/2$:

$$V_M \cong V_{DD} - V_M \cong \frac{V_{DD}}{2}$$

Trascuriamo la modulazione di lunghezza di canale.

Legge di kirchhoff:

$$I_{DSn} = I_{DS_p}$$

$$k'_n Z_n V_{DSATN}\left(V_M - V_{TN} - \frac{V_{DSATN}}{2}\right) = k'_p Z_p V_{DSATP}\left(V_M - V_{DD} - V_{TP} - \frac{V_{DSATP}}{2}\right)$$

Calcolo della tensione di soglia logica

Essendo V_M l'intersezione tra VTC e bisettrice del quadrante, può essere calcolata elettricamente cortocircuitando l'ingresso e l'uscita dell'invertitore e imponendo la legge di Kirchhoff (eguagliando la corrente che attraversa i due MOSFET) in condizioni stazionarie. Sia il PMOS sia l'NMOS funzionano in saturazione o saturazione di velocità poiché $V_{GS} = V_{DS}$.

Risolviamo il problema in queste ipotesi:

- Assumiamo NMOS e PMOS in saturazione di velocità
- Trascuriamo la modulazione della lunghezza di canale. L'approssimazione è ammissibile poiché $\lambda_n \cong |\lambda_p| \cong \lambda$ e ci aspettiamo V_M vicina a $V_{DD}/2$. Quindi:

$$\lambda_n V_M \cong -\lambda_p(V_M - V_{DD}) \cong \lambda\frac{V_{DD}}{2}$$

In queste ipotesi le correnti I_{DSn} e I_{DSp} attraverso NMOS e PMOS sono:

$$I_{DSp} = k'_p Z_p V_{DSATP}\left(V_M - V_{DD} - V_{TP} - \frac{V_{DSATP}}{2}\right)$$

$$I_{DSn} = k'_n Z_n V_{DSATN}\left(V_M - V_{TN} - \frac{V_{DSATN}}{2}\right)$$

Imponiamo la legge di kirchhoff uguagliamo le correnti e risolviamo per l'incognita V_M:

$$k'_n Z_n V_{DSATN}\left(V_M - V_{TN} - \frac{V_{DSATN}}{2}\right) = k'_p Z_p V_{DSATP}\left(V_M - V_{DD} - V_{TP} - \frac{V_{DSATP}}{2}\right)$$

Definendo il rapporto:

$$r = -\frac{k'_p Z_p V_{DSATP}}{k'_n Z_n V_{DSATN}}$$

L'equazione si semplifica in:

$$V_M - V_{TN} - \frac{V_{DSATN}}{2} = -r\left(V_M - V_{DD} - V_{TP} - \frac{V_{DSATP}}{2}\right)$$



e da come soluzione:

$$V_M = \frac{V_{TN} + \frac{V_{DSATN}}{2} + r\left(V_{DD} + V_{TP} + \frac{V_{DSATP}}{2}\right)}{1 + r}$$

Il coefficiente *r* dipende (oltre cha dai parametri tecnologivi) solo dal rapporto $\beta = Z_p/Z_n$ e non dai valori assoluti di Z_n e Z_p

Bilanciamento statico dell'invertitore

Per motivi che saranno chiariti a breve, molte volte si desidera avere una caratteristica simmetrica. A tale scopo l'intersezione deve avvenire nel punto $V_M = V_{DD}/2$.
Calcoliamo il rapporto Z_p/Z_n necessario a questo scopo.

$$V_M = \frac{V_{TN} + \frac{V_{DSATN}}{2} + r\left(V_{DD} + V_{TP} + \frac{V_{DSATP}}{2}\right)}{1 + r} = \frac{V_{DD}}{2}$$

$$V_{TN} + \frac{V_{DSATN}}{2} + r\left(V_{DD} + V_{TP} + \frac{V_{DSATP}}{2}\right) = \frac{V_{DD}}{2} + r\frac{V_{DD}}{2}$$

$$r = \frac{\frac{V_{DD}}{2} - V_{TN} - \frac{V_{DSATN}}{2}}{\frac{V_{DD}}{2} + V_{TP} + \frac{V_{DSATP}}{2}}$$

Con i valori tipi dei parametri delle moderne tecnologie CMOS, questo rapporto risulta circa uguale a 3 - 3.5.

Soglia di commutazione o soglia logica (V_M)

V_M cambia solo di 0.5V variando Z_p/Z_n da 1 a 10

V_M è poco sensibile alle variazioni di Z_p/Z_n



Dipendenza di V_M dal rapporto Z_p/Z_n

Tracciando V_M in funzione di Z_p/Z_n troviamo il grafico in figura.

Alcune osservazioni importanti:

- Per ottenere $V_M = V_{DD}/2$ è necessario realizzare Z_p/Z_n circa uguale a 3 (con i parametri tecnologici tipici delle tecnologie CMOS.
- All'aumentare di Z_p/Z_n V_M aumenta.
- Una variazione di Z_p/Z_n da 1 a 10 comporta una modesta variazione di V_M. Questo significa che piccole imprecisioni sulle larghezza e/o lunghezze di canale dei MOSFET ha poche ripercussioni sulla tensione di soglia logica.

Bilanciamento della VTC



Se $Z_n = Z_p$ (NMOS e PMOS stessa dimensione) siamo in questo caso

Effetto del bilanciamento dei MOS sulla VTC

Abbiamo già osservato che all'aumentare di Z_p/Z_n V_M aumenta. Ciò si capisce intuitivamente osservando che aumentare Z_p rispetto a Z_n comporta un PMOS più forte e un NMOS più debole. Se i MOSFET fossero delle resistenze lineari. Un PMOS più forte si traduce in una resistenza inferiore e quindi in un rapporto di partizione sbilanciato verso una tensione alta. In questo caso tutta la caratteristica VTC tende a spostarsi verso destra e verso l'alto.
Viceversa, un piccolo Z_p rispetto a Z_n, comporta un NMOS più forte e uno sbilanciamento verso il basso del rapporto di partizione. Tutta la caratteristica si sposta verso sinistra e verso il basso.

Se realizziamo il PMOS delle stesse dimensioni dell'NMOS ($Z_n=Z_p$) la tensione di commutazione è $V_M < V_{DD}/2$, dato che $k_n' > k_p'$. In altre parole, **a parità di dimensioni l'NMOS è intrinsecamente più forte del PMOS**.

TOLLERANZA AL RUMORE



Sorgenti di disturbi nei circuiti digitali

I disturbi in un segnale digitale possono derivare da diverse fonti:

1. **Accoppiamenti induttivi.** Derivano dall'induttanza parassita delle piste e dal accoppiamento tra esse. Ad esempio, se la pista W1 collegata all'uscita della porta logica INV1 è soggetta ad un passaggio di corrente impulsiva, la variazione di corrente nell'induttanza parassita genera un campo magnetico il cui accoppiamento con l'induttanza parassita di W2 genera una corrente parassita in W2 e, a sua volta, una variazione di tensione $\Delta V_2 = L \cdot (di_2/dt)$. ΔV_2 si somma al potenziale di ingresso della porta logica INV2 come un disturbo.
2. **Accoppiamenti capacitivi**. Consideriamo ad esempio due e porte logiche INV1 e INV2. L'uscita di INV1 commuta da 0V a V_{DD} mentre il segnale di ingresso di INV2 (schematizzato con un generatore di thevenin) è costante a 0V (livello basso). L'accoppiamento capacitivo tra W1 e W2 induce una variazione transitoria di tensione di W2, che viene percepito da INV2 come un disturbo al suo ingresso.
3. **Rumore nella massa o nell'alimentazione**. I MOS dell'invertitore sono interruttori che collegano l'uscita o a 0V o a V_{DD}. Se l'alimentazione o la massa contengono del rumore, questo è riportato all'uscita dell'invertitore e trasferito poi all'ingresso delle eventuali porte logiche collegate in cascata ad esso. Ad esempio, consideriamo le due porte INV1 e INV2 e chiamiamo N1 e N2 i rispettivi nodi di alimentazione. La pista che porta l'alimentazione al circuito ha una resistenza R_W piccola ma non nulla. Supponiamo che un circuito elettrico (indicato con C) collegato alla stessa fonte di alimentazione V_{DD} abbia un forte assorbimento di corrente. Tale corrente provoca una caduta di tensione nella resistenza R_W che riduce temporaneamente il potenziale del nodo N1 a $V_{DD}' < V_{DD}$. Se durante questo transitorio l'ingresso di INV1 è al livello logico basso, il suo PMOS collega l'uscita a N1. La tensione di ingresso di INV2 (cioè l'uscita di INV1) subisce un calo temporaneo da V_{DD} a V_{DD}'. INV2 percepisce quindi un disturbo all'ingresso, dovuto all'assorbimento di corrente del circuito C.



Tolleranza al rumore

La presenza di rumore nei segnali elettrici rende impossibile l'associazione di un segnale logico con un preciso valore di tensione (0V o V_{DD}). Dato che il segnale elettrico può variare a causa dei disturbi, è più conveniente associare al segnale binario due intervalli opportuni di tensione, che siano facilmente interpretabili dalla porta logica come un livello logico basso o alto. Convenzionalmente, guardando l'ingresso di una porta logica, si associa:

- Al livello logico basso l'intervallo 0V – V_{IL} (cioè la regione di livello logico basso)
- AL livello logico alto l'intervallo V_{IH} – V_{DD} (cioè la regione di livello logico alto)

Affinché un circuito digitale funzioni correttamente ciascuna porta logica deve essere in grado di:

- *Tollerare un certo livello di rumore* in ingresso, riuscendo ad interpretare correttamente il valore logico.
- *Rimuovere (o almeno attenuare) il disturbo* alla loro uscita, rigenerando un segnale più "pulito".

Margini di immunità ai disturbi

La tolleranza al rumore è definita dal margine di immunità al rumore (NM, noise margin). Definiamo **margine di immunità ai disturbi** o **margine di immunità al rumore** l'ampiezza massima di un disturbo tollerabile da una porta logica prima che il valore logico dell'uscita sia compromesso. In generale NM dipende al livello logico. Definiamo:

- **NM_H**, il margine di immunità ai disturbi al livello logico alto
- **NM_L**, Il margine di immunità ai disturbi al livello logico basso
- Il **margine di immunità ai disturbi** complessivo è $NM = min(NM_H, NM_L)$. La scelta convenzionale di prendere il minimo tra NM_L e NM_H è banalmente spiegata dal fatto che non possiamo conoscere a priori a che livello logico si trova la porta all'arrivo del disturbo.



Calcolo dei margini di immunità al rumore

Consideriamo due invertitori in cascata: INV1 e INV2.
Supponiamo che l'ingresso di INV1 sia a livello logico basso. Cioè significa che la tensione di ingresso è $V_{IN1} < V_{IL}$. Sicuramente INV1 mappa questo segnale in una regione alta compresa tra V_{OH} e V_{DD}. Quindi :

$$V_{OUT1} > V_{OH}$$

Supponiamo che a causa del rumore esterno, il nodo di ingresso di INV2 (uscita di INV1) sia soggetto a un disturbo che abbassa di una quantità ΔV il potenziale di V_{OUT1}. Affinché INV2 possa interpretare comunque V_{OU1} come un valore logico alto è necessario che esso stia all'interno della regione di livello logico alto, cioè:

$$V_{IN2} = V_{OUT1} - \Delta V > V_{IH}$$

Il massimo valore del disturbo tollerabile da INV2 è quindi:

$$\Delta V < V_{OUT1} - V_{IH}$$

Poiché la porta deve tollerare il disturbo in qualunque valore appartenente alla regione di livello logico alto, consideriamo il caso peggiore, cioè quando $V_{OUT1} = V_{OH}$. Si ricava:

$$\Delta V < V_{OH} - V_{IH}.$$

Si deduce quindi che il margine di immunità al rumore al livello logico alto è:

$$\mathbf{NM_H = V_{OH} - V_{IH}}$$

Ripetiamo lo stesso ragionamento con V_{IN1} appartenente al livello logico alto ($V_{IN1} > V_{IH}$). La tensione di uscita di INV1 è $V_{OUT1} < V_{OL}$. Assumendo che all'ingresso di INV1 si sommi un disturbo ΔV, INV2 interpreterà correttamente il valore di ingresso come basso se:

$V_{OUT1} + \Delta V < V_{IL}$

Da cui deduciamo che: $\Delta V < V_{IL} - V_{OUT1} < V_{IL} - V_{OL}$

il margine di immunità al rumore al livello logico basso è:

$$\mathbf{NM_L = V_{IL} - V_{OL}}$$



Proprietà rigenerativa

L'invertitore, così come ogni porta logica, oltre a tollerare i disturbi (almeno entro certi limiti) deve essere in grado anche di *rimuovere il disturbo*. In altre parole, deve essere in grado di *"rigenerare" un segnale "pulito" alla sua uscita*, rimuovendo o attenuando il disturbo all'ingresso.

Consideriamo la serie di tre invertitori: INV1, INV2 e INV3. Supponiamo che l'ingresso del primo invertitore sia a 0V (V_{IN1}=0V). In condizioni stazionarie, il suo nodo di uscita è a V_{DD} ($V_{OUT1} = V_{IN2} = V_{DD}$). L'uscita di INV2 è $V_{OUT2} = V_{IN3} = 0V$ e l'uscita di INV3 è alta ($V_{OUT3} = V_{DD}$).

Supponiamo ora che all'ingresso di INV1 vi sia un disturbo. Il disturbo può essere interpretato come un piccolo segnale sovrapposto alla polarizzazione ($V_{IN1} = 0V$). Se il disturbo è inferiore a NM_L, la tensione totale del nodo IN1 è tale da restare all'interno della regione a basso guadagno relativa al livello logico basso ($V_{IN1} < V_{IL}$). In queste condizioni il guadagno è minore di 1 e l'ampiezza del rumore è sicuramente attenuata in uscita a INV1.

Il secondo invertitore riceve in ingresso il disturbo residuo presente all'uscita di INV1. Ovviamente se $V_{IN1} < V_{IL}$ allora $V_{OUT1} = V_{IN2} > V_{OH} >> V_{IH}$. INV2 attenua ulteriormente il disturbo. Se l'ampiezza del disturbo viene ridotta a meno di V_{TN} (tensione di sogli dell'NMOS), allora il pull-down di INV3 è spento e la tensione di uscita è $V_{OUT3} = V_{DD}$. Il disturbo viene completamente rimosso e il segnale rigenerato.

Per **proprietà rigenerativa** di una porta logica, si intende la capacità della porta di attenuare il rumore rigenerando il segnale.

Ruolo di V_M nella proprietà rigenerativa



- Se IN = 0, **V_M rappresenta il limite superiore** del disturbo all'ingresso che può essere attenuato in uscita
- Se IN = 1, **V_{DD}-V_M rappresenta il limite superiore** del disturbo all'ingresso che può essere attenuato in uscita
- Approssimiamo:
  - $NM_L = V_M$
  - $NM_H = V_{DD} - V_M$
  - $NM = \min(V_M , V_{DD} - V_M)$

Andrea Cester, Fondamenti di Elettronica - Laurea in Ingegneria Informatica 30 settembre 2026 26

Tensione di soglia logica e rigenerazione del segnale

Cosa accade se il disturbo eccede il margine di immunità?
Per rispondere alla domanda, consideriamo un invertitore che ha una tensione di commutazione V_M. Supponiamo che inizialmente V_{IN} = 0V e che sia presente un piccolo disturbo, inferiore a V_M (segnale verde in figura). Anche se la tensione V_{IN} cade nella regione proibita, finché $V_{IN}<V_M$, la tensione di uscita sarà $V_{OUT} > V_M$. Inoltre, come si vede qualitativamente dal grafico, l'ampiezza del disturbo viene attenuata rientrando entro i limiti del margine di immunità alto.

Consideriamo ora il caso limite in cui il disturbo all'ingresso fa salire la tensione di ingresso fino a $V_{IN} = V_M$. In questo caso l'uscita si porta a $V_{OUT} = V_M$, lasciando idealmente invariata l'ampiezza del disturbo.
Alla luce di questo esempio possiamo affermare che V_M rappresenta l'ampiezza massima di un disturbo presente all'ingresso di una porta logica che può essere attenuato in uscita e riportato entro i margini di rumore.

In modo analogo si può ragionare per il livello logico alto. Se $V_{IN} = V_{DD}$ ed è presente un disturbo di ampiezza massima $V_{DD} - V_M$, la tensione di ingresso sarebbe $V_{IN} > V_M$ e risulterebbe in una tensione di uscita $V_{OUT} < V_M$.

L'esempio chiarisce perché V_M viene associata al concetto di **tensione di commutazione**:
- Una tensione $V_{IN} < V_M$ viene mappata in una tensione $V_{OUT} > V_M$.
- Una tensione $V_{IN} > V_M$ viene mappata in una tensione $V_{OUT} < V_M$.

Possiamo quindi approssimare i margini di immunità al disturbo con la sovrastima:

$$NM_L = V_M \quad e \quad NM_H = V_{DD} - V_M$$
$$NM = \min(V_M, V_{DD} - V_M)$$

Requisiti e criteri per ottimizzare l'immunità ai disturbi

$NM_L = V_M$
$NM_H = V_{DD} - V_M$
$NM = \min(V_M , V_{DD} - V_M)$

- NM_L e NM_H devono essere più grandi possibile.
- Attenzione:
  - se $V_M < V_{DD}/2$ → $NM = V_M < V_{DD}/2$
  - se $V_M > V_{DD}/2$ → $NM = V_{DD} - V_M < V_{DD}/2$
  - se $V_M = V_{DD}/2$ → $NM = V_M = V_{DD} - V_M = V_{DD}/2$
- Per avere margine complessivo massimo: $NM_L = NM_H$ e tensione di soglia logica $V_M = V_{DD}/2$
- Dimensionamento ottimo: (PMOS circa 3 volte più largo):

$$\frac{Z_p}{Z_n} \cong 3$$

Andrea Cester, Fondamenti di Elettronica - Laurea in Ingegneria Informatica 30 settembre 2026 27

Ottimizzazione dei margini di immunità ai disturbi

Abbiamo dimostrato che i margini di immunità ai disturbi sono approssimabili con:

$$MN_H = V_{DD} - V_M$$
$$MN_L = V_M$$

Calcoliamo ora la somma dei margini di immunità ai disturbi:

$$MN_H + MN_L = V_{DD} - V_M + V_M = V_{DD}$$

Questo risultato è molto importante poiché ci dice che la somma dei due margini è costante e indipendente da V_M: aumentare uno margine significa ridurre l'altro.
Poiché in generale conta il minimo dei due, è necessario che entrambi siano uguali:

$$V_{DD} - V_M = V_M \rightarrow V_M = \frac{V_{DD}}{2}$$

Abbiamo già visto che questa condizione si ottiene se Z_p/Z_n è circa 3.

Riepilogo delle proprietà dell'invertitore CMOS

- Con $V_{IN} = 0$ o $V_{IN} = V_{DD}$ uno solo dei MOS è acceso
  - V_{OL} e V_{OH} sono indipendenti dalle dimensioni dei MOS:
    - $V_{OL} = 0V$
    - $V_{OH} = V_{DD}$
  - Non c'è un cammino diretto tra alimentazione e massa, quindi in condizioni stazionarie non c'è assorbimento di corrente dall'alimentazione.
- La soglia logica V_M dipende solo dal rapporto Z_p/Z_n e solo debolmente.
- I margini di rumore sono circa:
  - $NM_L = V_M$
  - $NM_H = V_{DD} - V_M$
- La porta logica è rigenerativa (rimuove il disturbo in ingresso)

Andrea Cester, Fondamenti di Elettronica - Laurea in Ingegneria Informatica 30 settembre 2026 28

Riepilogo delle proprietà statiche dell'invertitore CMOS

L'analisi delle caratteristiche statiche dell'invertitore ha mostrato che:

- Con $V_{IN} = 0$ o $V_{IN} = V_{DD}$ uno solo dei MOS è acceso, quindi la tensione di uscita è $V_{OL} = 0V$ oppure $V_{OH} = V_{DD}$.
- Inoltre in condizioni stazionarie non esiste mai un cammino diretto tra alimentazione e la massa, quindi non c'è assorbimento di corrente dall'alimentazione.
- Il terminale di ingresso dell'invertitore è un circuito aperto (gate dei MOSFET) e non può assorbire corrente, in condizioni stazionarie.
- Il parametro chiave delle caratteristiche statiche è la soglia logica V_M che dipende debolmente solo dal rapporto Z_p/Z_n e non dal valore assoluto di Z_n e Z_p.
- V_M determina la soglia di commutazione e i margini di immunità ai disturbi:
  $NM_L = V_M$
  $NM_H = V_{DD} - V_M$
- Per ottimizzare i margini di immunità ai disturbi è consigliabile che Z_p/Z_n sia circa uguale a 3
- L'invertitore gode della proprietà rigenerativa, che è la capacità di rimuovere il rumore, rigenerando il segnale.



Invertitore ideale

Un invertitore ideale dovrebbe avere:

- VTC con pendenza infinita nella regione di livello logico definito
- $V_{IL} = V_{IH} = V_M$
- $V_{OL} = 0V$ e $V_{OH} = V_{DD}$
- Relazione V_{IN}-V_{OUT}:

$$V_{OUT} = \begin{cases} V_{DD} & se\ V_{IN} < V_M \\ V_M & se\ V_{IN} = V_M \\ 0V & se\ V_{IN} > V_M \end{cases}$$

L'invertitore ideale interpreta correttamente qualsiasi valore di tensione al suo ingresso ad eccezione di $V_{IN} = V_M$. Se la tensione di ingresso V_{IN} è strettamente minore di V_M, la porta la interpreta correttamente come valore logico basso e rigenera subito il segnale logico in uscita portando $V_{OUT} = V_{DD}$.
Viceversa se l'ingresso VIN è strettamente superiore a V_M la porta interpreta correttamente il valore logico alto e porta l'uscita a $V_{OUT} = 0V$, rigenerando completamente il segnale.

I margini di immunità ai disturbi sono:

$$NM_L = V_M$$
$$NM_H = V_{DD} - V_M$$

CARATTERISTICHE DINAMICHE: TEMPO DI RITARDO



Caratteristiche Dinamiche

Le caratteristiche dinamiche di una porta logica (come un invertitore CMOS) descrivono il comportamento del circuito durante la transizione tra gli stati logici. Quando un ingresso cambia di stato, l'uscita non reagisce istantaneamente. Il nodo di uscita di una porta logica possiede sempre una capacità parassita, dovuta alle capacità interne dei MOSFET della porta stessa, alle linee di interconnessione in rame e agli ingressi delle porte logiche successive.
Ad esempio, quando l'uscita deve passare da 1 a 0, l'NMOS si accende e si comporta come una resistenza non lineare collegata a massa. La capacità del nodo di uscita si scarica attraverso questa resistenza. Analogamente si comporta il PMOS nella transizione 1→0. Il comportamento segue la logica dei circuiti RC, dove il tempo richiesto per la transizione dipende direttamente dal prodotto R·C.
Durante il transitorio di carica o scarica, la tensione sul nodo di uscita varia in modo continuo (analogico) da 0 a V_{DD} (o viceversa). Nei circuiti digitali, i livelli logici 0 e 1 sono definiti da precise soglie di tensione (es. VI_{IL} e V_{IH}). Durante la transizione, la tensione attraversa una zona proibita o di indeterminazione. In questo intervallo di tempo: Il valore non è né un 0 sicuro né un 1 sicuro. Se un circuito a valle tentasse di leggere l'uscita in questo esatto momento, potrebbe interpretare il dato in modo errato o instabile, portando a errori nel codice, malfunzionamenti e fenomeni di instabilità del sistema.
Conoscere l'esatta durata di questo transitorio permette di determinare il tempo di valore di regime stabile (cioè un valore logico definito. Solo dopo che questo tempo è trascorso, il dato di uscita ha raggiunto il suo valore di regime stabile e può essere campionato in sicurezza da altri componenti (come i registri), garantendo l'integrità dei dati nell'intero sistema.
Conoscere il tempo in cui si esaurisce il transitorio è fondamentale anche per determinare quanto velocemente un segnale può attraversare il circuito. Ritardi più bassi permettono di creare processori e sistemi che lavorano a frequenze di clock superiori senza errori.



Tempo di ritardo o tempo di propagazione

Nel valutare le prestazioni dei circuiti digitali un parametro importante è il **tempo di ritardo** introdotto da una porta logica, detto anche **tempo di propagazione**.
Il tempo di ritardo rappresenta il tempo richiesto alla porta logica (cioè ai transistor che la compongono) per far commutare l'uscita in risposta alla commutazione dell'ingresso. Tale ritardo deriva dal tempo richiesto a caricare o scaricare le capacità parassite dei nodi del circuito.
Con riferimento al diagramma temporale in figura, definiamo V_{IN} il segnale di ingresso e V_{OUT} il segnale di uscita. Nell'esempio disegnato si assume che la funzione logica svolta dal circuito sia l'operazione NOT.

*Definiamo **tempo di ritardo o tempo di propagazione** il tempo che trascorre dall'istante in cui il segnale di ingresso attraversa il **livello intermedio tra V_L e V_H (50% dell'escursione)**, all'istante in cui il segnale di uscita attraversa lo stesso valore intermedio.*

In generale è possibile che tale ritardo sia diverso quando l'uscita passa dal livello alto a quello basso rispetto a quando l'uscita passa dal livello basso a quello alto: per tale motivo si definiscono due tempi di ritardo, uno per ciascuna commutazione:

- t_{pHL} per la transizione dal livello alto a quello basso;
- t_{pLH} per la transizione opposta dal livello basso a quello alto.

Il pedice LH o HL che usiamo nel tempo di propagazione *identifica la commutazione del nodo di uscita indipendentemente dal verso di commutazione dell'ingresso*.
Definiamo inoltre tempo di ritardo (medio) la media tra i tempi LH e HL:

$$t_p = \frac{t_{pLH} + t_{pHL}}{2}$$



Capacità d ingresso e di uscita

Per l'analisi delle proprietà dinamiche è necessario considerare il modello RC completo dei MOS, rappresentato dalla resistenza equivalente in serie all'interruttore pilotato dal segnale di gate. A ciascun terminale dei MOS è connessa la capacità parassita riferita al substrato (massa per NMOS, e V_{DD} per PMOS). Supponiamo che all'uscita dell'invertitore non sia connesso nulla.

Ingresso della porta logica

L'ingresso dell'invertitore è costituito dai gate dei MOS, che sono idealmente dei circuiti aperti. La resistenza di ingresso è quindi infinita. Tuttavia i gate dei MOS hanno dei contributi capacitivi parassiti. Definiamo **capacità di ingresso C_{IN}**, la capacità del nodo di ingresso della porta logica dovuta ai soli contributi dei MOS che la compongono. Per calcolare la capacità del nodo di ingresso adottiamo la stessa tecnica usata per il calcolo della resistenza equivalente di una rete elettrica: annulliamo tutti i generatori indipendenti e calcoliamo la capacità risultante. Si vede facilmente che C_{IN} è data dalla somma delle capacità parassite dei gate dei MOS:

$$C_{IN} = C_{gn} + C_{gp}$$

Uscita della porta logica

Definiamo **capacità di uscita C_{OUT}**, la capacità del nodo di uscita della porta logica dovuta ai soli contributi dei MOSFET cioè senza carico esterno. C_{OUT} è la somma di tutte le capacità parassite dei MOS dell'invertitore che fanno capo al nodo di uscita:

$$C_{OUT} = C_{dn} + C_{dp}$$

Modello RC dell'invertitore



IMPORTANTE:
I due interruttori non sono mai chiusi simultaneamente, né aperti simultaneamente.

In altre parole: uno e solo uno è chiuso e l'altro è aperto

- C_{OUT} è le capacità di uscita della porta logica
- R_n e R_p sono le resistenze equivalenti di NMOS e PMOS
- L'interruttore è pilotato dal segnale di ingresso IN:
  - Se IN = 0, il PMOS collega C_{OUT} a V_{DD} tramite R_p → carica RC
  - Se IN = 1, l'NMOS collega C_{OUT} a 0 tramite R_n → scarica RC

Andrea Cester, Fondamenti di Elettronica - Laurea in Ingegneria Informatica 34

Il comportamento dell'invertitore è rappresentato dal circuito RC in figura.

- L'ingresso è un circuito aperto schematizzato dalla capacità di ingresso C_{IN}.
- La coppia di interruttori implementano la funzione logica NOT: se IN = 0 commuta l'uscita è collegata a V_{DD} tramite R_p; se IN = 1, l'uscita è collegata a 0 tramite R_n.
- R_n e R_p sono le resistenze equivalenti di NMOS e PMOS rispettivamente.
- La capacità C_{OUT} contiene i contributi parassiti dei MOS collegati all'uscita.



Commutazione del nodo di uscita

Per semplicità supponiamo di applicare all'ingresso dell'invertitore un onda quadra ideale con tempi di salita e discesa nulli.

Assumiamo che inizialmente la tensione V_{IN} sia nulla. L'NMOS è spento, il PMOS è acceso e mantiene l'uscita al potenziale $V_{OUT} = V_{DD}$. Nel circuito RC equivalente la coppia di interruttori mantiene la C_{OUT} collegata a V_{DD}. Supponiamo che all'istante t_1 V_{IN} commuti istantaneamente da 0V a V_{DD}: il PMOS si spegne istantaneamente e l'NMOS si accende istantaneamente. Nel circuito equivalente RC, gli interruttori collegano la capacità alla resistenza R_n che a sua volta è collegata a massa. La capacità C_{OUT} (inizialmente carica a V_{DD}) è scaricata a massa tramite la resistenza R_n. La scarica procede in modo esponenziale come un normalissimo circuito RC:

$$V_{OUT}(t) = V_{DD} \exp\left(-\frac{t - t_1}{R_n C_{OUT}}\right)$$

A regime la tensione di uscita si porta a 0V. In questo caso diciamo che il nodo di uscita ha eseguito una **commutazione HL** (high-low).

Supponiamo ora che nell'istante t_2 (dopo che V_{OUT} è andata a regime a 0V) l'ingresso commuti nuovamente a V_{DD} in modo istantaneo. Il PMOS si spegne, l'NMOS si accende. La capacità C_{OUT} è collegata nuovamente a V_{DD} tramite la resistenza R_p che carica C_{OUT} in modo esponenziale:

$$V_{OUT}(t) = V_{DD} - V_{DD} \exp\left(-\frac{t - t_2}{R_p C_{OUT}}\right)$$

In questo caso diciamo che l'uscita compie la **commutazione LH** (low-high)



Tempo di ritardo o di propagazione

Il **tempo di propagazione** o **tempo di ritardo** è l'intervallo di tempo che passa dall'istante t_1 in cui l'ingresso arriva al 50% della sua escursione all'istante t_2 in cui l'uscita raggiunge il 50% della sua escursione. Se l'ingresso commuta istantaneamente, t_1 coincide con l'istante stesso in cui avviene la commutazione dell'ingresso. Il tempo di ritardo coincide con il tempo necessario all'uscita per raggiungere $V_{DD}/2$, misurato rispetto all'inizio della commutazione.

Tempo di ritardo HL

Durante la scarica la tensione del nodo di uscita è (assumendo $t_1 = 0$):

$$V_{OUT}(t) = V_{DD} e^{-\frac{t}{R_n C_{OUT}}}$$

Il tempo di ritardo corrispondente è dato dalla seguente equazione:

$$V_{OUT}(t_{pHL}) = V_{DD} e^{-\frac{t_{pHL}}{R_n C_{OUT}}} = \frac{V_{DD}}{2} \quad \rightarrow \quad t_{pHL} = \ln(2)\, R_n C_{OUT} = 0.69 R_n C_{OUT}$$

La capacità di uscita viene scaricata mediante una resistenza R_n. Questa resistenza viene detta anche resistenza di pull-down, poiché determina la velocità con cui il nodo di uscita viene scaricato dal MOS di pull-down.

Tempo di ritardo LH

Durante la carica della capacità C_{OUT}, la tensione di uscita è (assumendo $t_1 = 0$):

$$V_{OUT}(t) = V_{DD} - V_{DD} e^{-\frac{t}{R_p C_{OUT}}}$$

Il tempo di ritardo corrispondente è dato dalla seguente equazione:

$$V_{OUT}(t_{pL}) = V_{DD} - V_{DD} e^{-\frac{t_{pLH}}{R_p C_{OUT}}} = \frac{V_{DD}}{2} \quad \rightarrow \quad t_{pL} = \ln(2)\, R_p C_{OUT} = 0.69 R_p C_{OUT}$$

Analogamente, Rp viene detta anche resistenza di pull-up poiché determina la velocità con cui il nodo di uscita viene caricato mediante il MOS di pull-up

Tempo di ritardo (medio)

Tempo di ritardo della commutazione HL:

$$t_{pHL} = 0.69 R_n C_{OUT}$$

Tempo di ritardo della commutazione LH:

$$t_{pLH} = 0.69 R_p C_{OUT}$$

Tempo di propagazione medio = media aritmetica dei due tempi t_{pHL} e t_{pLH}.

$$t_p = \frac{t_{pLH} + t_{pHL}}{2} \quad \Rightarrow \quad t_p = \frac{0.69 R_n C_{OUT} + 0.69 R_p C_{OUT}}{2}$$

$$t_p = 0.69 \frac{R_n + R_p}{2} C_{OUT}$$

Calcolato come se la porta avesse resistenza di uscita pari alla media di R_n e R_p

$$R_{OUT} = \frac{R_n + R_p}{2}$$

Resistenza di uscita

Andrea Cester, Fondamenti di Elettronica - Laurea in Ingegneria Informatica 37

Tempo di propagazione medio

Oltre ai tempi di propagazione t_{pLH} e t_{pHL} appena calcolati, per descrivere le proprietà dinamiche di una porta logica si usa il tempo di propagazione medio definito come la media di t_{pLH} e t_{pHL}:

$$t_p = \frac{t_{pLH} + t_{pHL}}{2}$$

Il tempo di propagazione medio è detto anche semplicemente *tempo di propagazione*, senza specificare il tipo di commutazione.

Usando le espressioni appena calcolate per t_{pLH} e t_{pHL} riscriviamo il tempo di propagazione in questo modo:

$$t_p = \frac{0.69 R_n C_{OUT} + 0.69 R_p C_{OUT}}{2} = 0.69 \frac{R_n + R_p}{2} C_{OUT}$$

Vediamo che il tempo di propagazione medio può essere calcolato esattamente come t_{pLH} o t_{pHL}, usando il valore medio di R_n e R_p come resistenza.

Definiamo **resistenza di uscita** il valore medio delle due resistenze:

$$R_{OUT} = \frac{R_n + R_p}{2}$$



Connessione di porte logiche in cascata

Finora abbiamo considerato l'invertitore a vuoto, cioè senza nessun carico esterno all'uscita. Tuttavia, in un sistema digitale si impiegano da centinaia a miliardi di porte logiche interconnesse tra loro per svolgere funzioni più o meno complesse. L'uscita di ciascuna porta logica è connessa all'ingresso di altre porte logiche. La situazione è schematizzata in figura dove un semplice invertitore ha l'uscita collegata all'ingresso di altri quattro invertitori.

Abbiamo visto che l'ingresso di ciascuna porta NOT è costituita fisicamente dal gate dei due MOSFET che la compongono. Ciò comporta che:

- In condizioni stazionarie l'ingresso dell'invertitore non può assorbire corrente, poiché il terminale di gate è isolato dal resto del MOSFET attraverso un isolante, che (idealmente) ha resistenza infinita. *L'ingresso è paragonabile a un circuito aperto*.
- In regime transitorio (o in generale tempo-variante) il gate ha una capacità parassita. La somma delle capacità dei gate dei MOSFET costituisce la capacità di ingresso della porta.

È naturale aspettarsi, dunque, che le caratteristiche statiche (VTC, tensione di soglia logica, margini di rumore, ecc) non cambino anche se all'uscita dell'invertitore sono collegate altre porte logiche. Infatti tutte le caratteristiche statiche sono state imponendo la legge di kirchhoff delle correnti:

$$I_{DSn} = I_{DSp}$$

Anche se collegassimo moltissimi invertitori alla sua uscita, ciascuno si comporterebbe come un circuito aperto e non modifica l'equazione sopracitata.

Al contrario, in regime tempo-variante l'ingresso di ciascuna porta si comporta come una capacità (C_{IN1}, C_{IN2}, C_{IN3}, …). Tutte queste capacità sono connesse in parallelo alla capacità di uscita dell'invertitore. *I loro contributi si sommano a* C_{OUT}.



- **Capacità di carico** esterna (o semplicemente **carico esterno**) = somma di tutte le capacità collegate all'uscita dell'invertitore non appartenenti all'invertitore stesso
- **Fan-out** = rapporto tra il carico esterno e la capacità di ingresso della porta:

$$f = \frac{C_L}{C_{IN}}$$

- Misura il carico esterno come multiplo (non intero) della sua capacità di ingresso (cioè come se pilotasse f porte logiche uguali a se stessa)

Carico esterno e fan-out

Definiamo *capacità di carico esterna* o semplicemente *carico esterno*, la somma di tutti i contributi capacitivi esterni all'invertitore. In generale questi contributi includono sia le capacità di altre porte logiche, sia le capacità parassite delle piste di interconnessione tra porte logiche.
Dal punto di vista elettrico, tutti questi contributi si sommano in un'unica capacità di carico C_L collegata all'uscita.

fan-out
Definiamo fan-out di una porta logica il rapporto tra la capacità di carico esterna e la sua capacità di ingresso:

$$f = \frac{C_L}{C_{IN}}$$

f misura il carico esterno in uscita come multiplo della capacità di ingresso ed esprime il numero equivalente di porte identiche a se stessa che la porta in esame sta pilotando. Ad esempio se una porta logica con C_{IN} = 2fF pilota un carico esterno di 8fF, ha un fan-out f = 4. In altre parole è come se stesse pilotando 4 porte uguali a se stessa.

Effetto del carico esterno: tempo di ritardo



Tempi di ritardo LH e HL

$$t_{pHL} = 0.69R_n(C_{OUT} + C_L) = 0.69R_nC_{OUT} + 0.69R_nC_L$$

$$t_{pLH} = 0.69R_p(C_{OUT} + C_L) = 0.69R_pC_{OUT} + 0.69R_pC_L$$

Tempi di ritardo in assenza di carico esterno:
Definiamo:

$$t_{pHL0} = 0.69R_nC_{OUT}$$

$$t_{pLH0} = 0.69R_pC_{OUT}$$

Usiamo il pedice 0 per indicare che i tempi si riferiscono alla porta logica senza niente collegato alla sua uscita

Tempo di ritardo (medio)

$$t_p = \frac{t_{pLH} + t_{pHL}}{2} = 0.69\frac{R_n + R_p}{2}(C_{OUT} + C_L)$$

$$t_p = 0.69R_{OUT}C_{OUT} + 0.69R_{OUT}C_L$$

$$t_p = t_{p0} + 0.69R_{OUT}C_L$$

Tempo di ritardo intrinseco: $t_{p0} = 0.69R_{OUT}C_{OUT}$

Andrea Cester, Fondamenti di Elettronica - Laurea in Ingegneria Informatica 30 settembre 2026 40

Tempi di ritardo LH e HL

Il calcolo dei tempi di ritardo è banale: basta sostituire la capacità di uscita della porta C_{OUT} con la somma $C_{OUT}+C_L$. I tempi di propagazione diventano:

$$t_{pHL} = 0.69R_n(C_{OUT} + C_L) = 0.69R_nC_{OUT} + 0.69R_nC_L = t_{pHL0} + 0.69R_nC_L$$
$$t_{pL} = 0.69R_p(C_{OUT} + C_L) = 0.69R_pC_{OUT} + 0.69R_pC_L = t_{pLH0} + 0.69R_pC_L$$

dove abbiamo definito $t_{pHL0} = 0.69R_nC_{OUT}$ e $t_{pLH0} = 0.69R_pC_{OUT}$ i tempi di ritardo in assenza di carico. t_{pHL0} e t_{pLH0} sono detti tempi di ritardo HL e LH intrinseci.

Tempo di ritardo medio

In modo analogo calcoliamo il tempo di ritardo medio:

$$t_p = 0.69R_{OUT}(C_{OUT} + C_L) = 0.69R_{OUT}C_{OUT} + 0.69R_{OUT}C_L = t_{p0} + 0.69R_{OUT}C_L$$

$t_{p0} = 0.69R_{OUT}C_{OUT}$ è detto *tempo di propagazione intrinseco* della porta logica.
La presenza di un carico esterno comporta un aumento del tempo di ritardo proporzionale al carico stesso e alla resistenza di uscita della porta logica.
Normalmente, in un sistema digitale in cui è presente un segnale di sincronizzazione (clock), ogni operazione deve eseguirsi entro un tempo limite determinato dal periodo del clock. Il tempo di ritardo della porta logica deve essere inferiore a tale limite. Ciò comporta un limite al carico esterno tollerabile da una porta logica.

In sintesi, dal punto di vista statico all'uscita di una porta logica può essere connesso un numero teoricamente illimitato di altre porte logiche simili a sé stessa. Tuttavia esiste un limite dettato dalle prestazioni dinamiche e dovuto al ritardo addizionale indotto dal carico esterno.

Tempo di ritardo e fanout

espressione di t_p in funzione del fan-out

$$t_p = 0.69 R_{OUT}(C_{OUT} + C_L) = 0.69 R_{OUT} C_{OUT}\left(1 + \frac{C_L}{C_{OUT}}\right)$$

$$t_p = t_{p0}\left(1 + \frac{C_{IN}}{C_{OUT}} \cdot \frac{C_L}{C_{IN}}\right)$$

$$\gamma = \frac{C_{OUT}}{C_{IN}} \qquad f = \frac{C_L}{C_{IN}}$$ *Definizione di fan-out*

$$\gamma = \frac{C_{d0}W_n + C_{d0}W_p}{C_{g0}W_n L + C_{g0}W_p L} = \frac{C_{d0}}{C_{g0}L}$$

se i MOSFET hanno la stessa lunghezza di canale, γ dipende dalla larghezza di canale W_n e W_p.

$$t_p = t_{p0}\left(1 + \frac{f}{\gamma}\right)$$

Un modo alternativo per esprimere il tempo di propagazione di un invertitore è in funzione del fan-out f.
Partendo dall'espressione del tempo (medio) di ritardo, raccogliamo il tempo di propagazione intrinseco:

$$t_p = 0.69 R_{OUT}(C_{OUT} + C_L) = 0.69 R_{OUT} C_{OUT}\left(1 + \frac{C_L}{C_{OUT}}\right) = t_{p0}\left(1 + \frac{C_L}{C_{OUT}}\right)$$

Ricordando che il fan-out è $f = C_L/C_{IN}$, riscriviamo il tempo di ritardo in questo modo:

$$t_p = t_{p0}\left(1 + \frac{C_{IN}}{C_{OUT}} f\right) = t_{p0}\left(1 + \frac{f}{\gamma}\right)$$

dove abbiamo definito:

$$\gamma = \frac{C_{OUT}}{C_{IN}}$$

Calcoliamo γ supponendo che NMOS e PMOS abbiano larghezza di canale W_n e W_p arbitrarie, ma la stessa lunghezza di canale ($L_n = L_p = L$) e le stesse capacità parassite C_{g0} e C_{d0}:

$$\gamma = \frac{C_{OUT}}{C_{IN}} = \frac{C_{d0}W_n + C_{d0}W_p}{C_{g0}W_n L + C_{g0}W_p L} = \frac{C_{d0}(W_n + W_p)}{C_{g0}L(W_n + W_p)} = \frac{C_{d0}}{C_{g0}L}$$

γ è un parametro che non dipende dai fattori di forma del transistor a patto che i MOSFET siano realizzato con la stessa lunghezza di canale.

TEMPO DI RITARDO INTRINSECO: OTTIMIZZAZIONE



Dimensionamento dell'invertitore

I tempi di ritardo dipendono da vari fattori:

- Le resistenze equivalenti dei MOS, che a loro volta dipendono dai fattori di forma Z_n e Z_p e da altri parametri tecnologici (k', V_{DSAT}, V_T,...)
- Le capacità parassite, che dipendono da lunghezza e larghezza di canale e da altri parametri tecnologici (spessore dell'ossido di gate, drogaggio del substrato, ecc)
- Carico esterno, che si aggiunge alla capacità intrinseca di uscita dell'invertitore.

Nel progetto di un circuito integrato, i parametri tecnologici sono fissati dalla tecnologia di fabbricazione. Il progettista può intervenire principalmente su tre fattori:

- La scelta delle dimensioni Z_n e Z_p dei MOS
- La capacità di carico, che dipende da quali e quante porte sono connesse in uscita.
- La tensione di alimentazione, ma solo entro certi limiti. Infatti tensioni di alimentazioni troppo elevate possono comportare danni al circuito a causa dei campi elettrici elevati. Inoltre la tensione di alimentazione deve alimentare tutto il circuito o, comunque, intere parti di un circuito. Quindi la scelta deve essere fatta per ottimizzare il comportamento globale del circuito e non la singola porta logica. Infine, vedremo in seguito che la scelta della tensione di alimentazione deve tenere conto anche del consumo di potenza.

Per ottimizzare la velocità della porta logica è necessario ridurre il tempo di ritardo. In generale esistono due criteri di ottimizzazione:

- Ottimizzare entrambi i tempi di ritardo (LH e HL) rendendoli entrambi più piccoli possibile.
- Ottimizzare il valore medio (t_p)

Dato che il progettista ha pieno controllo solo delle dimensioni dei MOS, studiamo come scegliere i valori di Z_n e Z_p (o equivalentemente W e L) per soddisfare l'uno o l'altro di questi criteri di ottimizzazione. La scelta di Z_n e Z_p è detta dimensionamento dell'invertitore.

Tempo di propagazione intrinseco

Invertitore senza carico esterno ($C_L = 0$)

Ipotesi: NMOS e PMOS hanno la stessa lunghezza di canale $L_n = L_p = L$ e le stesse C_{d0} e C_{g0}

Definiamo: $\beta = \frac{Z_p}{Z_n} = \frac{W_p}{W_n}$

(parametro di fabbricazione) $\rho = \frac{R_{p0}}{R_{n0}}$

$$C_{OUT} = C_{d0}W_n + C_{d0}W_p = C_{d0}W_n(1+\beta)$$

$$R_{OUT} = \frac{R_n + R_p}{2} = \frac{1}{2}\left(\frac{R_{n0}}{Z_n} + \frac{\rho R_{n0}}{\beta Z_n}\right) = \frac{1}{2}\frac{R_{n0}}{Z_n}\left(1 + \frac{\rho}{\beta}\right)$$

$$t_{pHL0} = 0.69 R_n C_{OUT} = 0.69 \frac{R_{n0}}{Z_n} C_{d0} W_n (1+\beta) = 0.69 R_{n0} C_{d0} L \cdot (1+\beta)$$

$$t_{pLH0} = 0.69 R_p C_{OUT} = 0.69 \frac{\rho R_{n0}}{\beta Z_n} C_{d0} W_n (1+\beta) = 0.69 R_{n0} C_{d0} L \cdot \left(\frac{\rho}{\beta} + \rho\right)$$

$$t_{p0} = 0.69 \cdot \frac{R_{n0} C_{d0} L}{2}\left(1 + \beta + \rho + \frac{\rho}{\beta}\right)$$

Tutti i tempi di ritardo intrinseci dipendono solo dal rapporto $\beta = Z_p/Z_n$ → **Obiettivo: trovare il valore ottimo di β**

Andrea Cester, Fondamenti di Elettronica - Laurea in Ingegneria Informatica 30 settembre 2026 44

Ottimizzazione del tempo di propagazione intrinseco

Analizziamo prima di tutto il tempo di propagazione intrinseco, in funzione dei fattori di forma:

$$t_{pHL0} = 0.69 R_n C_{OUT}$$
$$t_{pLH0} = 0.69 R_p C_{OUT}$$
$$t_{p0} = 0.69 R_{OUT} C_{OUT} \quad con \quad R_{OUT} = \frac{R_n + R_p}{2}$$

Supponiamo che entrambi i MOS abbiano la stessa lunghezza di canale e la stessa capacità di drain per unità di lunghezza $L_n = L_p = L$.

Fissati i fattori di forma Z_n e Z_p dei transistor, dette R_{n0} e R_{p0} le resistenze equivalenti per Z = 1, definiamo:

$$\beta = \frac{Z_p}{Z_n} = \frac{W_p}{W_n} \quad e \quad \rho = \frac{R_{p0}}{R_{n0}}$$

Calcoliamo i tempi di propagazione in funzione di β:

$$t_{pHL0} = 0.69 \cdot \frac{R_{n0}}{Z_n}\left(C_{d0}W_n + C_{d0}W_p\right) = 0.69 \cdot R_{n0} C_{d0} W_n (1+\beta)$$

$$t_{pLH0} = 0.69 \cdot \frac{R_{p0}}{Z_p}\left(C_{d0}W_n + C_{d0}W_p\right) = 0.69 \cdot R_{n0} C_{d0} W_n \left(\frac{\rho}{\beta} + \rho\right)$$

$$t_{p0} = \frac{0.69}{2} \cdot R_{n0} C_{d0} W_n \left(1 + \beta + \frac{\rho}{\beta} + \rho\right)$$

Queste relazioni evidenziano che i tempi di propagazione intrinseci (LH,HL e medio) dipendono solo dal rapporto dei fattori di forma e non dal loro valore assoluto, in analogia di quanto ottenuto con la soglia di commutazione V_M.

Vogliamo quindi trovare il valore ottimo di β che ottimizza il valore medio e il valore massimo dei tempi di ritardo LH e HL



Il grafico riporta l'andamento dei tempi di propagazione t_{pLH} e t_{pHL} (in blu) e della loro media (in rosso) in funzione di β:

- **Tempo di propagazione HL**: aumenta all'aumentare di β. Infatti, aumentando Z_p lascia invariata la resistenza dell'NMOS, ma aumenta la capacità parassita del PMOS che a sua volta fa aumentare la capacità di uscita C_{OUT}.
- **Tempo di propagazione LH**: aumenta al diminuire di β. Infatti, β diminuisce se, ad esempio aumenta Z_n. Ciò fa aumentare la capacità parassita dell'NMOS (e quindi anche C_{OUT}), ma lascia invariata la resistenza del PMOS che carica la capacità di uscita.
- **Tempo (medio) di propagazione**: ha un andamento dapprima decrescente e poi crescente all'aumentare di β.

1) *Minimizzare entrambi i tempi LH e HL*. Ciò equivale a rendere uguali t_{pLH} e t_{pHL}. Ciò accade se:

$$0.69 \cdot R_n C_{OUT} = 0.69 \cdot R_p C_{OUT} \quad \rightarrow \quad R_n = R_p$$

$$\frac{R_{n0}}{Z_n} = \frac{R_{p0}}{Z_p} \quad \rightarrow \quad \beta = \frac{Z_p}{Z_n} = \frac{R_{p0}}{R_{n0}} = \rho \cong 2 \div 2.5$$

2) *Minimizzare la media dei due tempi (cioè t_{p0})*. basta annullare la derivata di t_{p0} rispetto a β:

$$\frac{\partial t_{p0}}{\partial \beta} = \frac{0.69}{2} \cdot R_{n0} C_{d0} L \left(1 - \frac{\rho}{\beta^2}\right) = 0$$

$$\beta = \sqrt{\rho} \cong 1.4 \div 1.6$$

Questo secondo criterio di dimensionamento è utile se si pensa a due invertitori in cascata. In questo caso se il primo esegue una commutazione LH, il secondo esegue una commutazione HL. In tal caso il tempo di propagazione è t_{pLH}+t_{pHL}. Minimizzare il ritardo complessivo del circuito equivale a minimizzare la somma (ovvero la media) dei due tempi.



Dimensionamento dei MOS in presenza di carico esterno

Come dimensionare i MOS dell'invertitore per ridurre il ritardo in presenza di carico esterno? Consideriamo l'espressione del tempo di propagazione medio:

$$t_p = t_{p0} \left(1 + \frac{C_L}{C_{OUT}}\right) = t_{p0} + 0.69 R_{OUT} C_L$$

Siano Z_n e Z_p le dimensioni dei MOS. Supponiamo di variare Z_n e Z_p mantenendo Z_p/Z_n costante al valore scelto in base al criterio adottato per l'ottimizzazione di t_{p0}. La resistenza di uscita risulta inversamente proporzionale a Z_n:

$$R_{OUT} = \frac{1}{2} \frac{R_{n0}}{Z_n} \left(1 + \frac{\rho}{\beta}\right) \cong \frac{costante}{Z_n}$$

Scriviamo il tempo di ritardo in funzione di Z_n:

$$t_p(Z_n) = t_{p0} + 0.69 \frac{1}{2} \frac{R_{n0}}{Z_n} \left(1 + \frac{\rho}{\beta}\right) C_L = t_{p0} + C_L \frac{costante}{Z_n}$$

t_p è la somma di due termini. Il primo è il tempo di ritardo intrinseco che dipende solo dal rapporto Z_p/Z_n e rimane quindi costante. Il secondo è proporzionale al carico esterno e inversamente proporzionale a Z_n. Aumentando Z_n e Z_p dello stesso fattore, t_p diminuisce, ma satura a un valore minimo non nullo dato da t_{p0}.



Nel grafico vediamo l’andamento di t_p in funzione di Z_n.
L'andamento si spiega dal fatto che il tempo di ritardo è proporzionale alla capacità complessiva del nodo di uscita:

$$C_{TOT} = C_{OUT} + C_L = C_{d0}W_n + C_{d0}W_p + C_L$$

Possiamo identificare due casi limite:

1) Capacità di carico dominante sulle capacità parassite dei MOS ($C_L >> C_{OUT}$).
In prima approssimazione se W_n e W_p sono piccoli e C_L è molto grande, allora $C_{OUT} << C_L$ e t_p si approssima con:

$$t_p \cong 0.69 R_{OUT} C_L \cong \frac{costante}{Z_n} C_L$$

ed è inversamente proporzionale a Z_n.

2) Capacità parassite dei MOS dominanti sulla capacità di carico ($C_L << C_{OUT}$).
Se W_n e W_p sono abbastanza grandi, allora $C_{OUT} >> C_L$, $C_{TOT} \cong C_{OUT}$ e t_p satura a:

$$t_p \cong 0.69 \cdot R_{OUT} C_{OUT} = t_{p0}$$

CONSUMO



Consumo: energia e potenza

Nel funzionamento di una porta logica si alternano momenti in cui gli ingressi sono a un valore logico costante e definito e momenti in cui gli ingressi commutano. In corrispondenza della commutazione la porta logica ha un transitorio di carica /scarica del nodo di uscita. Quando gli ingressi sono costanti, la porta è in regime stazionario (o condizioni statiche) poiché tutti i suoi nodi sono a potenziale costante. Durante le commutazioni la porta è in regime dinamico poiché uno o più nodi stanno cambiando il suo potenziale.
In altre parole il funzionamento tipico di una porta logica comporta il passaggio tra due stati stazionari, durante il quale vi sono dei transitori RC di carica o scarica di capacità.
In base a questi due possibili stati, possiamo classificare il consumo di potenza di una porta logica in due contributi:

- **Consumo statico** dovuto alla corrente di perdita dei MOSFET quando l'invertitore è in condizioni stazionarie (V_{IN} e V_{OUT} costanti a 0V o V_{DD}).
- **Consumo dinamico** dovuto alla corrente assorbita da V_{DD} per caricare e scaricare la capacità di carico ed è proporzionale alla frequenza media con cui il nodo di uscita commuta.



Consumo statico

Per consumo statico si intende la potenza dissipata da una porta logica in condizioni stazionarie. Il consumo di potenza statico di un invertitore CMOS è idealmente nullo poiché solo uno dei due MOS è acceso in condizione stazionarie.
In realtà il consumo statico è piccolo ma non nullo. Osserviamo la polarizzazione dei MOSFET quando all'ingresso è applicato il segnale costante 0V:

NMOS:

$V_{GS} = 0V$
$V_{DS} = V_{DD}$ (ai capi del canale)
$V_{GD} = -V_{DD}$ (ai capi del dielettrico)
$V_{SB} = 0V$
$V_{DB} = V_{DD}$ (ai capi del diodo)

PMOS:

$V_{GS} = -V_{DD}$ (ai capi del dielettrico)
$V_{DS} = 0V$
$V_{GD} = -V_{DD}$ (ai capi del dielettrico)
$V_{SB} = 0V$
$V_{DB} = 0V$

Analogamente se applichiamo all'ingresso una tensione costante pari a V_{DD}:

NMOS:

$V_{GS} = V_{DD}$ (ai capi del dielettrico)
$V_{DS} = 0V$
$V_{GD} = V_{DD}$ (ai capi del dielettrico)
$V_{SB} = 0V$
$V_{DB} = 0V$

PMOS:

$V_{GS} = 0V$
$V_{DS} = 0V$
$V_{GD} = -V_{DD}$ (ai capi del dielettrico)
$V_{SB} = 0V$
$V_{DB} = V_{DD}$ (ai capi del diodo)

Consumo statico

Consumo dovuto alle correnti di perdita dei transistor in condizioni stazionarie, quando l'ingresso è costante a "0" (0V) o a "1" V_{DD}

$P_{stat} = V_{DD} I_{LEAK}$



Vediamo che esistono tre principali contributi parassiti al consumo statico:

Corrente di sottosoglia

La corrente che attraversa il canale del MOS spento, dovuta i pochi minoritari presenti nel substrato anche quando il canale è spento. Usando come esempio l'NMOS in figura che è polarizzato con V_{GS} = 0V e $V_{DS} = V_{DD}$, la corrente di sottosoglia è:

$$I_{DS} = I_{0n} e^{\frac{V_{GS}-V_{TN}}{nV_T}} \left(1 - e^{-\frac{V_{DS}}{nV_T}}\right) \cong I_{0n} e^{\frac{-V_{TN}}{nV_T}}$$

(ricordiamo che nV_T è dell'ordine di qualche decina di mV). La corrente di sottosoglia è approssimativamente indipendente da V_{DD}.

Corrente di saturazione inversa dei diodi

Il diodo drain-substrato è in condizioni di polarizzazione inversa. La corrente che lo attraversa è la corrente di saturazione inversa (I_S) che è circa costante in funzione di V_{DS}.

Corrente attraverso l'isolante

La corrente che attraversa l'ossido di gate che, seppur isolante, non ha una resistenza infinita. Se R_{OX} è la resistenza della regione dell'isolante vicino al drain sottoposta alla tensione V_{DD}, la corrente è:

$$I_{OX} = \frac{V_{DD}}{R_{OX}}$$

Si può dare una stima del consumo statico come la somma dei tre contributi:

$$P_{STAT} = V_{DD} I_{DS} + V_{DD} I_S + V_{DD} I_{OX} = V_{DD} I_{DS} + V_{DD} I_S + \frac{V_{DD}^2}{R_{OX}}$$

A seconda di qual è il contributo dominante, dipende da V_{DD} in modo circa lineare o quadratico.



Consumo dinamico

La maggior parte del consumo di potenza è determinato dal consumo dinamico, ovvero quello derivante dalla carica/scarica della capacità associata al nodo di uscita. Calcoliamo l'energia assorbita dall'alimentazione nelle commutazioni L→H e H→L separatamente.

Commutazione L→H

Ogni volta che il nodo di uscita è caricato tramite il PMOS, la sua tensione cresce dal valore basso V_{OL} a un valore alto V_{OH}. Anche se nell'invertitore V_{OL} = 0V e V_{OH} = V_{DD}, nel seguito indicheremo V_{OL} e V_{OH} tali tensioni senza fare ulteriori ipotesi sul loro valore, allo scopo di ottenere un risultato con validità più generale.

Durante la commutazione L→H la capacità del nodo di uscita assorbe corrente per caricarsi da V_{OL} a V_{OH}. Tale corrente è fornita dalla tensione di alimentazione. Detta C la capacità totale del nodo di uscita (C = C_{OUT} + C_L), la corrente assorbita da V_{DD} è:

$$i_{DD}(t) = i_C(t) = C\frac{dV_{OUT}}{dt}$$

In figura vediamo l'andamento qualitativo della tensione di uscita e della corrente erogata dal generatore V_{DD}. Durante la salita del nodo di uscita l'alimentazione fornisce una corrente $i_{DD}(t)$, che ha un massimo all'istante iniziale della commutazione (t=0) e decresce per t>0, esaurendosi dopo un tempo T, quando il nodo è a regime.

Consumo dinamico

Dovuto alla corrente assorbita da V_{DD} per caricare la capacità C

Commutazione L→H



Potenza istantanea assorbita dal generatore V_{DD}

$$p(t) = V_{DD} i_{DD}(t)$$

Energia totale assorbita dall'alimentazione V_{DD} durante la commutazione:

$$E_{V_{DD}} = \int_0^T V_{DD} i_{DD}(t)\, dt$$

$$E_{V_{DD}} = V_{DD} \int_0^T C \cdot dV = C \cdot V_{DD}(V_{OH} - V_{OL})$$

Dipende da:
capacità totale del nodo di uscita C,
tensione di alimentazione,
escursione di tensione V_{OH}-V_{OL}

Andrea Cester, Fondamenti di Elettronica - Laurea in Ingegneria Informatica 30 settembre 2026 53

Bilancio energetico durante la carica

La potenza istantanea assorbita dall'alimentazione durante questo transitorio è:

$$p(t) = V_{DD} \cdot i_{DD}(t)$$

L'energia assorbita dall'alimentazione durante il transitorio di carica è dato dall'integrale di p(t) nel tempo:

$$E_{V_{DD}} = \int_0^T p(t)dt = V_{DD} \int_0^T i_{DD}(t)dt$$

Assumendo che tutta la corrente assorbita dall'alimentazione entri nella capacità C del nodo di uscita allora:

$$i_{DD}(t) = C \frac{dV_{out}(t)}{dt}$$

Sostituendo all'interno dell'integrale questa espressione per $i_{DD}(t)$, otteniamo:

$$E_{V_{DD}} = V_{DD} \int_0^T C \frac{dV_{out}(t)}{dt} dt = C \cdot V_{DD} \int_{V_{OL}}^{V_{OH}} dV_{out} = C \cdot V_{DD} \cdot (V_{OH} - V_{OL})$$

Il valore di energia assorbita non dipende dalla velocità con cui avviene la commutazione, ma solo dal valore di capacità, dalla tensione di alimentazione, e dall'ampiezza della variazione di tensione del nodo di uscita. La resistenza del PMOS non influenza l'energia assorbita!

Consumo dinamico

Dovuto alla corrente assorbita da V_{DD} per caricare la capacità C

Commutazione L→H



$$E_{V_{DD}} = C \cdot V_{DD}(V_{OH} - V_{OL})$$

Una frazione di E_{VDD} rimane immagazzinata in C

$$E_C = \frac{1}{2} C \cdot {V_{OH}}^2 - \frac{1}{2} C \cdot {V_{OL}}^2$$

Energia immagazzinata a fine commutazione L→H

Energia residua già presente prima della commutazione L→H

La corrente i_{DD} erogata dall'alimentazione, entra nella capacità C, passando attraverso il PMOS. Quindi, parte dell'energia assorbita dall'alimentazione è immagazzinata nella capacità mentre la parte rimanente è dissipata nel PMOS.

Assumendo che il nodo di uscita passi dalla tensione V_{OL} alla tensione V_{OH}, l'energia immagazzinata nella capacità passa dal valore iniziale:

$$\frac{1}{2} C \cdot V_{OL}^2$$

al valore:

$$\frac{1}{2} C \cdot V_{OH}^2$$

La parte di energia assorbita che viene immagazzinata nella capacità C al termine della carica è:

$$E_C = \frac{1}{2} C \cdot V_{OH}^2 - \frac{1}{2} C \cdot V_{OL}^2$$

La parte di energia assorbita che viene dissipata nel PMOS è:

$$E_{DISS} = E_{V_{DD}} - E_C = C \cdot V_{DD} \cdot (V_{OH} - V_{OL}) - \frac{1}{2} C \cdot V_{OH}^2 + \frac{1}{2} C \cdot V_{OL}^2$$

Consumo dinamico

Dovuto alla corrente assorbita da V_{DD} per caricare la capacità C



Consumo durante la scarica

Durante la commutazione "1" → "0" la capacità di uscita è scaricata verso massa tramite l'NMOS e tutta l'energia precedentemente immagazzinata è dissipata nell'NMOS.

Durante la transizione HL non viene prelevata energia dall'alimentazione, ma l'energia:

$$E_C = \frac{1}{2} C \cdot V_{OH}^2 - \frac{1}{2} C \cdot V_{OL}^2$$

immagazzinata durante la carica viene completamente dissipata. Quindi:

$$E_{DISS} = E_C$$

Consumo dinamico

Riassumendo:

Commutazione L→H:
- Energia assorbita: $E_{V_{DD}} = C \cdot V_{DD}(V_{OH} - V_{OL})$
- Quota immagazzinata: $E_C = \frac{1}{2} C \cdot {V_{OH}}^2 - \frac{1}{2} C \cdot {V_{OL}}^2$
- Quota dissipata nel pull-up: $E_{DISS} = E_{V_{DD}} - E_C$

Commutazione H→L:
- Energia assorbita: $E_{V_{DD}} = 0$
- Energia dissipata nel pull-down: $E_{DISS} = E_C$

Ciclo completo L→H→L: Energia dissipata: $E_{DISS} = E_{V_{DD}} = C \cdot V_{DD}(V_{OH} - V_{OL})$

f = frequenza media di commutazione (numero di cicli completi al secondo):

Consumo di potenza dinamico: $P_{DYN} = E_{DISS} f = C \cdot V_{DD}(V_{OH} - V_{OL}) f$

Andrea Cester, Fondamenti di Elettronica - Laurea in Ingegneria Informatica 30 settembre 2026 56

Consumo complessivo durante un intero ciclo 0-1-0

Durante la carica del nodo da V_{OL} a V_{OH}:
- viene assorbita l'energia $C \cdot V_{DD}(V_{OH} - V_{OL})$
- una parte di questa viene immagazzinata in C: $C \cdot V_{OH}^2/2 - C \cdot V_{OL}^2/2$
- la parte restante viene dissipata in calore nel PMOS.

Durante la scarica del nodo da V_{OH} a V_{OL}:
- Non vi è assorbimento dall'alimentazione
- L'energia immagazzinata precedentemente in C viene dissipata in calore nell'NMOS.

Quindi, ogni volta che la capacità del nodo di uscita viene caricata e scaricata l'energia che è assorbita dall'alimentazione durante la carica:

$$C \cdot V_{DD} \cdot (V_{OH} - V_{OL})$$

viene completamente dissipata nei MOSFET dell'invertitore.
Se vogliamo calcolare la potenza (energia dissipata per unità di tempo) dobbiamo moltiplicare E_{VDD} per il numero di commutazioni al secondo del nodo di uscita, ovvero la frequenza f con cui commuta l'ingresso.
Il consumo dinamico di potenza risulta:

$$P_{dyn} = C \cdot V_{DD} \cdot (V_{OH} - V_{OL}) \cdot f$$

Il consumo dinamico dipende linearmente da:
- La capacità del nodo;
- La tensione di alimentazione;
- La variazione di tensione del nodo;
- La frequenza media di commutazione.

Consumo dinamico: invertitore CMOS

$V_{OL} = 0$

$V_{OH} = V_{DD}$

Commutazione L→H:
- Energia assorbita: $E_{V_{DD}} = C \cdot {V_{DD}}^2$
- Quota immagazzinata: $E_C = \frac{1}{2} C \cdot {V_{DD}}^2$
- Quota dissipata nel pull-up: $E_{DISS} = \frac{1}{2} C \cdot {V_{DD}}^2$

Commutazione H→L:
- Energia assorbita: $E_{V_{DD}} = 0$
- Energia dissipata nel pull-down: $E_{DISS} = \frac{1}{2} C \cdot {V_{DD}}^2$

Consumo di potenza dinamico dell'invertitore CMOS:

$$P_{DYN} = C \cdot {V_{DD}}^2 \cdot f$$

Andrea Cester, Fondamenti di Elettronica - Laurea in Ingegneria Informatica 30 settembre 2026 57

Nel caso dell'invertitore in cui V_{OL} = 0V e $V_{OH} = V_{DD}$, abbiamo:

Carica del nodo di uscita da 0V a V_{DD}:

Energia assorbita:

$$E_{V_{DD}} = C \cdot V_{DD}^2$$

Energia immagazzinata in C:

$$E_C = \frac{1}{2} C \cdot V_{DD}^2$$

Energia dissipata nel PMOS:

$$E_{DISS} = \frac{1}{2} C \cdot V_{DD}^2$$

Scarica del nodo di uscita da V_{DD} a 0V:

Energia assorbita:

$$E_{V_{DD}} = 0$$

Energia dissipata nel NMOS:

$$E_{DISS} = \frac{1}{2} C \cdot V_{DD}^2$$

Energia complessivamente assorbita e dissipata in un ciclo completo di carica e scarica:

$$E_{V_{DD}} = C \cdot V_{DD}^2$$

Consumo dinamico:

$$P_{dyn} = C \cdot V_{DD}^2 \cdot f$$



Potenza di cammino diretto

Durante le commutazioni esiste anche un ulteriore contributo al consumo. Si tratta della cosiddetta potenza di cammino diretto, dovuta al tempo di commutazione non nullo dell'ingresso. Nell'analisi delle caratteristiche dinamiche abbiamo assunto per semplicità che l'ingresso commuti istantaneamente. Ciò garantiva di assumere che in ciascun istante uno e un solo MOS fosse acceso.
Nella realtà l'ingresso (come l'uscita) impiega un certo tempo a commutare.
Supponiamo (idealmente) che la tensione di ingresso commuti linearmente come nel grafico in figura. Definiamo: t_1 l'istante in cui $V_{IN} = V_{TN}$; t_2 l'istante in cui $V_{IN} = V_{DD}+V_{TP}$; e $t_{CC} = t_2 - t_1$. Nell'intervallo di tempo tra t_1 e t_2 di durata t_{CC} entrambi i MOS sono accesi.
L'andamento qualitativo della corrente I_{DD} assorbita dall'alimentazione è mostrato in figura. La corrente è nulla per $t < t_1$ e per $t > t_2$, e assume un massimo in un punto compreso tra t_1 e t_2.
Lo stesso accade durante la commutazione HL.
In sintesi, ad ogni commutazione LH o HL esiste un breve istante di tempo in cui entrambi i MOS sono accesi e compare un picco di assorbimento dall'alimentazione alla massa.

Intuitivamente è facile dimostrare che il consumo per cammino diretto è:

- Linearmente dipendente dalla tensione di alimentazione
- Linearmente dipendente dalla corrente che attraversa i MOSFET, quindi dai loro fattori di forma.
- Dalla frequenza di commutazione

Esercizi proposti

Problema 1

DATI: $k_n' = 120\mu A/V^2$; $k_p' = 35\mu A/V^2$; $V_{DSATN} = 0.6V$; $V_{DSATP} = -0.8V$; $V_{TN} = -V_{TP} = 0.5V$; $L_n = L_p = 0.25\mu m$; $C_{g0} = 10fF/\mu m^2$; $C_{d0} = 2fF/\mu m$; $V_{DD} = 3V$

Consideriamo un invertitore CMOS in cui l'NMOS ha $W_n = 0.5\mu m$. Calcolare:

1. Il valore Z_p che rende simmetrica la caratteristica di trasferimento statica ($V_M = V_{DD}/2$).
2. Le resistenze equivalenti dei MOS e i tempi di ritardo LH e HL e il tempo di ritardo intrinseco con il valore di Z_p calcolato al punto 1.
3. Il valore di Z_p che rende uguali i tempi di ritardo e i rispettivi tempi di ritardo.
4. Il valore di V_M con il dimensionamento calcolato al punto 3.
5. Il valore di Z_p che ottimizza la media dei tempi di ritardo e i relativi tempi di ritardo e la soglia logica

Aggiungiamo una capacità esterna $C_L = 15fF$. calcolare:

6. I nuovi tempi di ritardo con il valore di Z_p calcolato al punto 5
7. Il consumo dinamico con il valore di Z_p calcolato al punto 5 e assumendo che l'ingresso commuti ad una frequenza f = 10MHz

Soluzione

1. $Z_p = 6$
2. $R_n = 7.1k\Omega$, $R_p = 6.4k\Omega$, $t_{pHL0} = 19.6ps$, $t_{pLH0} = 17.6ps$, $t_{p0} = 18.6ps$;
3. $Z_p = 5.4$; $t_{pHL0} = t_{pLH0} = t_{p0} = 18.1ps$;
4. $V_M = 1.465$;
5. $Z_p = 3.3$; $t_{pHL0} = 12.94ps$, $t_{pLH0} = 21.24ps$, $t_{p0} = 17.1ps$; $V_M = 1.31V$
6. $t_{pHL} = 86.45ps$, $t_{pLH} = 141.9ps$, $t_{p0} = 114.17ps$;
7. $P_{dyn} = 1.6\mu W$

APPLICAZIONI DELL'INVERTITORE: OSCILLATORE AD ANELLO

Circuiti Oscillatori

- In elettronica digitale, un oscillatore è un circuito che, se alimentato, commuta tra i due stati logici (alto e basso) ad una data frequenza.
- Un oscillatore può essere fatto con una catena di invertitori chiusi ad anello.
- Quanti ne servono?
  - Se cortocircuitiamo IN e OUT di un singolo invertitore,il circuito si porta alla tensione di soglia logica V_M, ma non oscilla.
  - Un anello di un numero N pari di invertitori, si porrà in uno stato stabile, ma non oscilla.
  - Un anello di un numero N dispari di invertitori, non è stabile.

1 SOLO INVERTITORE
Soglia logica

N (pari) INVERTITORI
Stabile a "0" o a "1"

N (dispari) INVERTITORI
Instabile



Andrea Cester, Fondamenti di Elettronica - Laurea in Ingegneria Informatica 30 settembre 2026 61

Circuito oscillatore

In elettronica digitale, un oscillatore è un circuito che, se alimentato, commuta tra i due stati logici (alto e basso) ad una data frequenza.
Il modo più banale di realizzare un oscillatore è una catena di invertitori chiusi ad anello.
Per comprendere il funzionamento analizziamo i tre circuiti in figura.

Il circuito a sinistra è un semplice invertitore in cui l'ingresso è cortocircuitato con l'uscita. Abbiamo già visto che in questo caso il circuito si polarizza alla tensione di soglia logica.

Il circuito al centro è costituito da due invertitori chiusi ad anello. Se nel nodo di ingresso del primo invertitore è presente uno 0 logico, allora l'uscita sarà a 1. Il secondo invertitore che riceve 1 in ingresso porrà la sua uscita a 0. La sua uscita è anche l'ingresso del primo invertitore (che era a 0). Il circuito rimane in questa polarizzazione a tempo indeterminato. Questo tipo di funzionamento si presenta anche se avessimo un anello di 4, 6, 8, … 2N invertitori.

Consideriamo ora il terzo circuito. Se applichiamo lo stesso ragionamento del caso precedente e assumiamo che il nodo N1 sia al valore logico 0, allora il nodo N2 deve essere a 1 e il nodo N3 a 0. Ciò significa che il terzo invertitore forzerebbe in uscita (nodo N1) un valore alto, contrariamente all'ipotesi fatta che N1 fosse basso. Apparentemente, l'unica poalrizzazione accettabile per il circuito sarebbe che tutti i tre invertitori si portassero a V_M. Lo stesso ragionamento può essere esteso a un qualunque numero dispari di invertitori.
Sebbene questo ragionamento è corretto, in linea di principio, nella pratica un numero dispari (sufficientemente grande) di invertitori ad anello ha un comportamento instabile e oscilla periodicamente tra i due stati logici 0 e 1.
Il motivo sta nel tempo di propagazione non nullo dei vari invertitori.



Esempio: cascata di 7 invertitori

Consideriamo ora un numero N dispari di invertitori chiusi ad anello. Nell'esempio in figura abbiamo N = 7.

Supponiamo che in un certo istante il nodo N1 esegua una commutazione 0→1. La commutazione del nodo N1 avviene in un certo tempo non nullo (a causa della resistenza di uscita non nulla della porta logica). La commutazione 0→1 di N1 provoca la variazione opposta (1→0) al nodo N2. Questa avviene con un tempo di ritardo t_p rispetto a N1.

Nel diagramma temporale approssimiamo la forma d'onda trapezoidale, con fronti di salita e discesa lineari. Inoltre assumiamo che la commutazione dell'uscita inizi dopo che l'ingresso a oltrepassato il 50% della sua escursione (cioè dopo un tempo t_p).
Quindi, il nodo N2 inizia la commutazione HL quando N1 passa per $V_{DD}/2$ e impiega un tempo t_p a scendere da V_{DD} a $V_{DD}/2$.

Quando N2 raggiunge $V_{DD}/2$, N3 inizia a salire da 0 a V_{DD}, con tempo di ritardo t_p rispetto a N2 e $2t_p$ rispetto a N1.

Procediamo così via via verso il nodo N7: il nodo N7 esegue una commutazione da 0V a V_{DD} con un ritardo t_p rispetto a N6 e un ritardo $6t_p$ rispetto a N1.

Nell'istante in cui N7 (che è l'ingresso di INV1) oltrepassa $V_{DD}/2$, l'uscita di INV1 (il nodo N1, che era alto) inizia a scendere da V_{DD} a 0V. Ciò avviene con un ritardo t_p rispetto alla salita di N7 e un ritardo $7t_p$ rispetto alla prima salita di N1.

Oscillatore ad anello

- Condizioni di oscillazione:
  - N deve essere dispari
  - I tempi di salita e discesa devono essere **molto inferiori** al tempo di propagazione attraverso l'intera catena
    Ciò serve a garantire che ciascun nodo di uscita abbia tempo di completare la transizione prima che il nuovo valore arrivi all'ingresso
- Se la prima condizione non è verificata, il circuito rimane fisso a "0" o a "1"
- Se la seconda condizione non è verificata, il circuito si comporta come un singolo invertitore e si polarizza in soglia logica.
- Periodo e frequenza di oscillazione:

$T = 2 \cdot N \cdot t_{INV}$ $f = 1/T$



In sintesi, dopo che N1 ha fatto la commutazione iniziale 0→1, il nodo N1 rimane al valore logico alto per un tempo pari a $7t_p$. Nel tempo $7t_p$ il segnale si propaga attraverso i 7 invertitori e torna al nodo di partenza N1 invertito (cioè a 0).
Ripetendo lo stesso ragionamento, solo invertendo il segno delle commutazioni, lo zero si propaga nuovamente per la serie dei 7 invertitori, nuovamente invertito (a 1).
Dopo un tempo $14t_p$, quindi, ritroviamo la situazione iniziale e tutto si ripete periodicamente

Periodo e frequenza dell'oscillazione
Estendendo questo ragionamento per N (numero dispari) invertitori, il periodo diventa $2 \cdot N \cdot t_p$.
Quindi, a meno di uno sfasamento, ciascun nodo del circuito oscilla tra 0 e 1 con una frequenza:

$$f = \frac{1}{2 \cdot N \cdot t_p}$$

dove t_p è il tempo di propagazione dell'invertitore e N il numero di invertitori.

Condizioni per avere l'oscillazione
Il circuito può oscillare se:

- N è un numero dispari
- Il tempo di transizione (salita o discesa) di ciascun nodo deve essere più piccolo del semiperiodo cioè del tempo richiesto al segnale per propagarsi attraverso l'intera catena e tornare al nodo di partenza. Questa condizione è necessaria per garantire che il nuovo valore logico non arrivi prima che la commutazione sia effettivamente terminata. Questa seconda condizione fornisce una condizione per stimare N.

$$\max(t_r, t_f) < N \cdot t_p \quad \rightarrow \quad N > \frac{max(t_r, t_f)}{t_p}$$



Buffer CMOS

Abbiamo visto che il tempo di propagazione di un invertitore si può esprimere in funzione della capacità di carico o del fan-out nel modo seguente:

$$t_p = t_{p0} \cdot \left(1 + \frac{f}{\gamma}\right) \quad o \quad t_p = 0.69 \cdot R_{OUT} \cdot (C_{OUT} + C_L)$$

Se C_L è molto grande, per diminuire il tempo di ritardo bisogna diminuire la resistenza di uscita e, quindi, aumentare la dimensione dei MOS.
Tuttavia l'aumento delle dimensioni dei MOS comporta anche un aumento della capacità di uscita e di ingresso. Quando C_{OUT} è comparabile o poco inferiore a C_L il tempo di propagazione e poco superiore a quello intrinseco e l'aumento degli Z non è più efficiente.
Esiste però un limite ben più grave. Infatti, l'aumento di Z comporta un aumento anche di C_{IN}. Di conseguenza, la porta logica che pilota questo invertitore vedrà aumentare il suo carico esterno.

In altre parole, un limite dell'invertitore CMOS è che *la diminuzione della resistenza di uscita implica un aumento della capacità di ingresso*.

L'obiettivo che ci poniamo ora è quello di studiare una tecnica per diminuire il tempo di propagazione senza aumentare la capacità di ingresso della porta logica. In altre parole, vogliamo realizzare una *porta logica che abbia una piccola capacità di ingresso e una piccola resistenza di uscita*.

Struttura di un Buffer CMOS



$$t_{p1} = t_{p0,1}\left(1 + \frac{f_1}{\gamma_1}\right) \quad t_{p2} = t_{p0,2}\left(1 + \frac{f_2}{\gamma_2}\right) \ldots \quad t_{p,i} = t_{p0,i}\left(1 + \frac{f_i}{\gamma_i}\right) \ldots \quad t_{p,N} = t_{p0,N}\left(1 + \frac{f_N}{\gamma_i}\right)$$

- Ottimizzare t_{p0}
- Ottimizzare N
- Ottimizzare f

Andrea Cester, Fondamenti di Elettronica - Laurea in Ingegneria Informatica 30 settembre 2026 65

Architettura del buffer CMOS

L'approccio da seguire è quello usare un architettura multi-stadio in cui le dimensioni dei MOS aumentano progressivamente dallo stadio di ingresso a quello di uscita.
In questo modo: i MOSFET del primo stadio sono piccoli garantendo una piccola capacità di ingresso; i MOSFET dell'ultimo stadio sono grandi e garantiscono una bassa resistenza di uscita.

Consideriamo lo schema in figura costituito da N invertitori in cascata. Numeriamo gli invertitori da 1 (quello di ingresso) a N (quello di uscita). Definiamo $Z_{n,i}$ e $Z_{p,i}$ i fattori di forma dei MOSFET dell'invertitore i-esimo. Il tempo di propagazione dell'invertitore i-esimo è:

$$t_{p,i} = t_{p0,i} \cdot \left(1 + \frac{f_i}{\gamma}\right)$$

dove $t_{p0,i}$ è il tempo di propagazione intrinseco che dipende dal rapporto $Z_{p,i}/Z_{n,i}$ e fi è il fan-out dell'invertitore i-esimo, definito come:

$$f_i = \frac{C_{in,i+1}}{C_{in,i}}$$

cioè dal rapporto tra la capacità di carico dell'invertitore i-esimo (= capacità di ingresso dell'invertitore successivo, i+1) e la capacità di ingresso dell'invertitore i-esimo.
Il tempo di propagazione complessivo è dato dalla somma degli M tempi di propagazione:

$$t_{pTOT} = \sum_{i=1}^{N} t_{p,i} = \sum_{i=1}^{N} t_{p0,i} \cdot \left(1 + \frac{f_i}{\gamma}\right)$$

L'obiettivo che ci poniamo è scegliere N, $Z_{n,i}$ e $Z_{p,i}$ in modo da minimizzare il tempo di propagazione.
Ciò deve essere fatto ottimizzando oltre a N anche i valori $t_{p0,i}$ e f_i.

Buffer CMOS: dimensionamento del singolo invertitore

Ottimizzazione di t_{p0}



Tutti gli invertitori avranno lo stesso $\beta = Z_p/Z_n$

t_{p0} minimo se: $\beta = \sqrt{\rho} \cong 1.5 \div 2$

$\rho = R_{p0}/R_{n0}$

$$t_{p,i} = t_{p0}\left(1 + \frac{f_i}{\gamma}\right)$$

Calcoliamo γ

IPOTESI:

$L_n = L_p = L$

C_{d0} e C_{g0} sono uguali per NMOS e PMOS

$$\gamma = \frac{C_{OUT}}{C_{IN}} = \frac{C_{d0}W_n + C_{d0}W_p}{C_{g0}W_nL + C_{g0}W_pL} = \frac{C_{d0}}{C_{g0}L} \cdot \frac{W_n + W_p}{W_n + W_p} = \frac{C_{d0}}{C_{g0}L}$$

Non dipende dalle dimensioni dei MOSFET

Ottimizzazione del tempo di propagazione intrinseco $t_{p0,i}$

Sappiamo che t_{p0} dipende solo dal rapporto Z_p/Z_n.
Poiché l'invertitore esegue la funzione NOT, se l'ingresso del primo esegue una commutazione 0→1 il secondo eseguirà la commutazione 1→0, il terzo la commutazione 0→1 e così via. Quindi se abbiamo N invertitori, N/2 invertitori eseguiranno una commutazione 0→1 e N/2 la commutazione 1→0.
Il tempo di propagazione complessivo sarà dato dalla somma di N/2 t_{pHL} e N/2 t_{pLH}:

$$t_{pTOT} = t_{pLH,1} + t_{pH\ ,2} + t_{pLH,3} + t_{pH\ ,4} + t_{pLH,5} + \cdots$$

Da questa osservazione è chiaro che il miglior criterio di ottimizzazione è di scegliere per ciascun invertitore il rapporto Z_p/Z_n che ottimizza la media dei tempi di propagazione. Quindi:

$$\frac{Z_{p,i}}{Z_{n,i}} = \sqrt{\rho}$$

Scegliendo lo stesso rapporto per tutti gli invertitori, il tempo di propagazione intrinseco sarà per tutti lo stesso, e pari a:

$$t_{p0} = \frac{1}{2}0.69 \cdot R_{n0}C_{d0} \cdot \left(1 + \rho + \beta + \frac{\rho}{\beta}\right) = \frac{1}{2}0.69 \cdot R_{n0}C_{d0} \cdot (1 + \rho + 2\sqrt{\rho})$$

$$= \frac{1}{2}0.69 \cdot R_{n0}C_{d0} \cdot (1 + \sqrt{\rho})^2$$

Alla luce di ciò, riscriviamo il tempo di propagazione complessivo come:

$$t_{pTOT} = t_{p0}\sum_{i=1}^{N}\left(1 + \frac{f_i}{\gamma}\right)$$

Buffer CMOS: dimensionamento progressivo

Ottimizzazione di f e N



$$f_i = \frac{C_{in,i+1}}{C_{in,i}} = \frac{C_{g0}L(W_{n,i+1} + W_{p,i+1})}{C_{g0}L(W_{n,i} + W_{p,i})} = \frac{Z_{n,i+1} + Z_{p,i+1}}{Z_{n,i} + Z_{p,i}} = \frac{Z_{n,i+1} + \beta \cdot Z_{n,i+1}}{Z_{n,i} + \beta \cdot Z_{n,i}} = \frac{Z_{n,i+1}}{Z_{n,i}}$$

N.B. Questa formula ci dice che i MOS dell'invertitore ***i+1*** sono f volte quelle dell'invertitore ***i-esimo***

$$Z_{n,i+1} = f_i \cdot Z_{n,i}$$

$$t_{p,i} = t_{p0}\left(1 + \frac{f_i}{\gamma}\right) \rightarrow \text{Tutti gli invertitori dovranno avere lo stesso fan-out} \rightarrow t_{p,i} = t_{p0}\left(1 + \frac{f}{\gamma}\right)$$

$$t_{pTOT} = N \cdot t_{p0}\left(1 + \frac{f}{\gamma}\right)$$

Andrea Cester, Fondamenti di Elettronica - Laurea in Ingegneria Informatica 30 settembre 2026 67

Ottimizzazione del fan-out del singolo invertitore, f_i

Dovendo sommare N tempi di propagazione di N invertitori con lo stesso t_{p0} la scelta del fan-out deve essere fatta con lo stesso criterio per tutti gli invertitori. È intuibile che il fan-out ottimo sarà un valore f uguale per tutti. Riscriviamo il tempo di propagazione complessivo come:

$$t_{pTOT} = t_{p0}\sum_{i=1}^{N}\left(1 + \frac{f}{\gamma}\right) = N \cdot t_{p0}\left(1 + \frac{f}{\gamma}\right)$$

dove:

$$f = \begin{cases} \frac{C_{IN}}{C_{in,2}} & i = 1 \\ \frac{C_{in,i+1}}{C_{in,i}} & i = 2,3,\dots,N-1 \\ \frac{C_L}{C_{in,N}} & i = N \end{cases}$$

dove C_L indica il carico esterno e $C_{IN} = C_{in,1}$ la capacità di ingresso del primo invertitore (cioè la capacità di ingresso dell'intero circuito).

Ottimizzazione del numero di invertitori, N

Definiamo il fan-out complessivo del buffer come il rapporto tra la capacità di carico esterna (C_L) e la capacità di ingresso del buffer (C_{IN}):

$$F = \frac{C_L}{C_{IN}}$$

Mettiamo in relazione f, F e N. A tale scopo scriviamo F nel modo seguente:

$$F = \frac{C_L}{C_{in,1}} = \frac{C_{in,2}}{C_{in,1}} \cdot \frac{C_{in,3}}{C_{in,2}} \cdot \frac{C_{in,4}}{C_{in,3}} \cdot \dots \cdot \frac{C_{in,N}}{C_{in,N-1}} \cdot \frac{C_L}{C_{in,N}} = f_1 f_2 f_3 \dots f_{N-1} f_N = f^N$$

Buffer CMOS: ottimizzazione del fan-out

Ottimizzazione di f e N



Fan-out complessivo: $F = \frac{C_L}{C_{IN}} = \frac{C_{in2}}{C_{in1}} \cdot \frac{C_{in3}}{C_{in2}} \cdot \ldots \frac{C_{in,N}}{C_{in,N-1}} \cdot \frac{C_L}{C_{in,N}} = f_1 f_2 f_3 \ldots f_N = f^N$

Numero di invertitori in funzione del fan-out: $N = \frac{\ln F}{\ln f}$ ➡ $t_{pTOT} = \frac{\ln F}{\ln f} \cdot t_{p0}\left(1 + \frac{f}{\gamma}\right)$

$\frac{\partial t_{pTOT}}{\partial f} = 0$ ➡ $f = \exp\left(1 + \frac{\gamma}{f}\right)$

No soluzione analitica. L'equazione si risolve in modo iterativo
Con γ=1 → f =3.6

Facendo il logaritmo di entrambi i membri otteniamo:

$$\ln F = \ln f^N = N \cdot \ln f \quad \rightarrow \quad N = \frac{\ln F}{\ln f}$$

Riscriviamo il tempo di ritardo del buffer:

$$t_{pTOT} = \frac{\ln F}{\ln f} \cdot t_{p0}\left(1 + \frac{f}{\gamma}\right)$$

Per trovare il valore ottimo di f è sufficiente annullare la derivare dt_{pTOT}/df. Il valore ottimo di f è dato dalla soluzione dell'equazione:

$$\frac{d}{df}\left[\frac{1}{\ln f} \cdot \left(1 + \frac{f}{\gamma}\right)\right] = 0 \quad \rightarrow \quad -\frac{1}{(\ln f)^2 f} \cdot \left(1 + \frac{f}{\gamma}\right) + \frac{1}{\ln f}\frac{1}{\gamma} = 0 \quad \rightarrow \quad f = \exp\left(1 + \frac{\gamma}{f}\right)$$

Per γ = 1, la soluzione è f = 3.6. Per γ diverso da 1è necessario risolvere l'equazione ricorsivamente.

Esempio: risoluzione ricorsiva dell'equazione:

Supponiamo ad esempio γ=1.5. Il procedimento ricorsivo per risolvere l'equazione è il seguente:

1) Fissiamo f = 3.6, che è un'approssimazione.

2) Calcoliamo il nuovo f:

$$f = \exp\left(1 + \frac{\gamma}{3.6}\right) = 4.12$$

3) Ripetiamo il punto 2 fino a che il vecchio e il nuovo f sono circa coincidenti.

$$f = \exp\left(1 + \frac{\gamma}{4.12}\right) = 3.91, \quad f = \exp\left(1 + \frac{\gamma}{3.91}\right) = 3.99 \quad f = \exp\left(1 + \frac{\gamma}{3.99}\right) = 3.96$$

$$f = \exp\left(1 + \frac{\gamma}{3.96}\right) = 3.97$$

Se fissiamo γ=0.5 otteniamo f = 3.18. Poiché i valori tipici di γ sono intorno a 1 il fan-out ottimo è compreso tra 3 e 4.

Struttura di un Buffer CMOS

Ciascun invertitore ha dimensioni f volte maggiori di quello precedente

Attenzione: N pari → $OUT = I$ (Buffer non invertente) N dispari → $OUT = \overline{IN}$ (Buffer invertente)



$$C_{X,j} = C_{out,j} + C_{in,j+1} = f \cdot \left(C_{out,j-1} + C_{in,j}\right) = f \cdot C_{X,j-1}$$

Tempo di propagazione di ciascun invertitore: $t_p = t_{p0}\left(1 + \frac{f}{\gamma}\right)$

Tempo di propagazione totale $t_{pTOT} = N \cdot t_p$ $N = \frac{\ln F}{\ln f}$

Capacità e consumo del buffer

In sintesi, il buffer è un circuito composto da N invertitori bilanciati in modo da ottimizzare il tempo medio di propagazione e con fanout uguale per tutti e compreso tra 3 e 4. Poiché l'invertitore i-esimo è caricato dall'invertitore i+1, f = $C_{in,i+1}/C_{in,i}$. In altre parole ciascun invertitore ha i MOS di dimensione f volte più grandi di quello che lo precede.

Capacità di ingresso degli invertitori

La capacità do ingresso dell'invertitore i-esimo è:

$$C_{in,i} = f \cdot C_{in,i-1} = f^2 \cdot C_{in,i-2} = f^3 \cdot C_{in,i-3} = \cdots = f^{i-1} C_{IN}$$

Consumo di potenza

Calcoliamo la capacità del nodo di uscita dell'invertitore i-esimo:

$$C_{X,i} = C_{out,i} + C_{in,i+1} = \gamma C_{in,i} + f C_{in,i} = (\gamma + f) C_{in,i} = (\gamma + f) f^{i-1} C_{IN}$$

Il consumo dinamico è dato dalla somma dei consumi di tutti gli invertitori quando è applicata all'ingresso un onda quadra di frequenza f_{IN}:

$$P_{dyn} = \sum_{i=1}^{N} C_{X,i} V_{DD}^2 f_{IN} = C_{IN} V_{DD}^2 f_{IN} (\gamma + f) \sum_{i=1}^{N} f^{i-1} = C_{IN} V_{DD}^2 f_{IN} (\gamma + f) \frac{f^N - 1}{f - 1}$$

$$P_{dyn} = C_{IN} V_{DD}^2 f_{IN} (\gamma + f) \frac{F - 1}{f - 1}$$

Il consumo risulta circa F volte superiore a quello dell'invertitore singolo.

Un ultima osservazione merita la scelta di N. *Il circuito appena descritto svolge la funzione logica NOT se N è dispari, o la funzione identità se N è pari*. In entrambi i casi il circuito può essere usato per «adattare» la resistenza di uscita di un blocco logico per pilotare carichi capacitivi molto grandi. Ciò viene fatto, però, a spese di occupazione di area e un maggior consumo di potenza.

Esercizi proposti

Problema 2

DATI: $k_n' = 112\mu A/V^2$; $k_p' = 40\mu A/V^2$; $V_{DSATN} = 0.6V$; $V_{DSATP} = -0.9V$; $V_{TN} = -V_{TP} = 0.5V$; $C_{g0} = 7fF/\mu m^2$
$C_{d0} = 1.8fF/\mu m$; $V_{DD} = 3V$, $L_n = L_p = 0.2\mu m$
Progettare un buffer CMOS per pilotate un carico esterno di 350fF. Ottimizzare il numero di invertitori e il fanout in modo tale che il buffer risulti non invertente e che il primo invertitore abbia $W_n = 0.4\mu m$.
Calcolare il tempo di ritardo, le capacità dei nodi interni del buffer e il consumo dinamico quando al suo ingresso è applicata un'onda quadra di frequenza 1MHz.

Problema 3

DATI: $R_{n0} = 12k\Omega$, $R_{p0} = 24k\Omega$, $V_{DD} = 3V$; capacità parassite di un NMOS con $Z_n = 2$: $C_{gn} = 2fF$; $C_{dn} = 1.6fF$; e di un PMOS con $Z_p = 3$: $C_{gp} = 3fF$; $C_{dp} = 2.4fF$;
Consideriamo un oscillatore ad anello con 51 invertitori in cui tutti i MOSFET hanno $Z_n = 2$ e $Z_p = 3$.

1. Calcolare la frequenza di oscillazione e il consumo dinamico
2. Come cambia il risultato se raddoppiamo i W di tutti i MOSFET?

Soluzione

Problema 2

t_{BUF} = 181.3ps;
capacità nodi interni: 7.1fF, 28.6fF, 114.4fF, 457.6fF;
P_{dyn} = 5.47µW

Problema 3

1. *f = 225.5MHz; P_{dyn} = 931.7µW*
2. *f non cambia, P_{dyn} raddoppia*