Projet de Système de Loto Numérique



EN103 - Projet numérique VHDL et FPGA

21 avril 2025

Auteurs:

Mattéo BINET

Alexandre BROMET

Sommaire

In	trodu	iction	T				
1	Cah	ier des Charges et Matériel Utilisé	1				
	1.1	Comportement Fonctionnel du Système	1				
	1.2	Contraintes de Cadencement					
	1.3	Interface d'Entrées/Sorties					
	1.4	Matériel Utilisé	2				
2	Mod	Modules de l'Architecture					
	2.1	Gestion des Signaux d'Activation — Gestion Horloge	2				
	2.2	Fonction LOTO - Top Level Tirage	3				
	2.3	Transcodage pour Afficheur Sept Segments - Transcodeur					
	2.4	Sélection du Nombre à Afficher - Mod6	5				
	2.5	Sélection de l'Anode — Mod4	6				
	2.6	Module d'Affichage 7 Segments - Mux6	6				
	2.7	Module d'Affichage 7 Segments - Mux4	7				
3 I	Mod	Iodule Tirage					
	3.1	Compteur 1 à 49 - cpt_tirage	9				
	3.2	Compteur 1 à 6 - cpt_valeurs	10				
	3.3	Sauvegarde des 6 Valeurs - mem					
	3.4	Comparaison des 6 Valeurs - comp					
	3.5	Contrôle du Processus du LOTO - FSM					
4	Top	Level	13				
C	onclu	sion	13				
A	nnexe		15				



Introduction

Le projet LOTO, réalisé dans le cadre du cours EN103 : Projet numérique, consiste en la conception et le prototypage d'un système de tirage aléatoire de 6 nombres distincts compris entre 1 et 49. Ce projet expérimental a pour objectif de nous familiariser avec la conception d'architectures numériques en utilisant le langage VHDL sur Vivado et nous initier au prototypage sur circuit FPGA.

Le système est implémenté sur une carte NEXYS4 de Digilent, équipée d'un FPGA Xilinx Artix-7. Il comprend plusieurs modules fonctionnels, notamment la gestion des signaux d'horloge, l'affichage sur des afficheurs 7 segments, et le mécanisme de tirage aléatoire. Chaque module a été conçu, simulé et validé dans l'environnement Vivado avant d'être intégré et testé sur la carte FPGA.

1 Cahier des Charges et Matériel Utilisé

1.1 Comportement Fonctionnel du Système

Le système démarre après une initialisation par le signal RAZ (Remise à Zéros), qui place tous les registres à zéro et les afficheurs dans un état neutre.

À chaque appui sur le bouton de tirage, un compteur synchrone défile de 1 à 49 à haute fréquence. Lorsque le bouton est relâché, la valeur courante du compteur est figée.

- Si cette valeur n'a pas encore été tirée, elle est mémorisée.
- Si elle est déjà présente parmi les valeurs précédemment tirées, le tirage est à recommencer.

Ce processus est répété jusqu'à l'obtention de six valeurs distinctes.

1.2 Contraintes de Cadencement

La fréquence d'horloge de base est de **100 MHz**, fournie par le quartz de la carte. Trois signaux de type **Clock Enable** (CE) permettent d'adapter les cadences aux différentes parties du système :

- $CE_{traitement}$: commande le compteur de tirage fréquence ≈ 25 MHz pour garantir un bon aléatoire.
- $CE_{affichage}$: cadence le rafraîchissement des afficheurs 7 segments via multiplexage fréquence ≈ 3 kHz.
- $CE_{incrément}$: permet de faire défiler les positions de 1 à 6 pour la visualisation des valeurs fréquence ≈ 1 Hz.

1.3 Interface d'Entrées/Sorties

- Entrées :
 - horloge : signal d'horloge principal (100 MHz),
 - RAZ : remise à zéro asynchrone,
 - Bouton: commande manuelle du tirage.
- Sorties:



- Sept_Segments : signal pour affichage sur 7 segments (7 bits),
- AN : sélection d'afficheur actif (4 bits).

1.4 Matériel Utilisé

- Carte de développement : Digilent NEXYS4 A7.
- FPGA: Xilinx Artix-7 (référence XC7A100T-1CSG324 ou XC7A50T-1CSG324).
- Périphériques intégrés :
 - 4 afficheurs 7 segments à anode commune,
 - 16 LEDs, boutons poussoirs, interrupteurs,
 - quartz d'horloge à 100 MHz.
- Référence: https://digilent.com/reference/programmable-logic/nexys-a7/reference-manual

2 Modules de l'Architecture

2.1 Gestion des Signaux d'Activation — Gestion Horloge

Ce module a pour rôle de dériver, à partir de l'horloge principale du FPGA (100 MHz), trois signaux d'activation (Clock Enable) destinés à cadencer les différents sous-systèmes du projet. Il est fondamental pour adapter la vitesse d'exécution des blocs au besoin réel de traitement ou d'affichage.

Chacun des signaux est généré à l'aide d'un compteur associé à un seuil spécifique. Lorsqu'un compteur atteint son seuil, un front actif du signal CE correspondant est produit pendant une demi-période d'horloge, puis le compteur est remis à zéro.



FIGURE 1 – Chronogrammes : CE 1Hz



Figure 2 – Chronogrammes : CE 3kHz



Figure 3 – Chronogrammes : CE 25MHz






FIGURE 4 – Schématique : CE 1Hz




FIGURE 5 – Schématique : CE 3kHz




FIGURE 6 – Schématique : CE 25MHz

2.2 Fonction LOTO - Top Level Tirage

Le module top_lvl_tirage constitue le cœur du système de tirage du LOTO. C'est l'entité principale qui relie entre eux les différents modules fonctionnels responsables du comptage, de la validation, de la mémorisation et du contrôle du tirage des six valeurs distinctes.

Il instancie et connecte cinq composants principaux :

· Un compteur rapide pour défiler les valeurs de 1 à 49,



- · Un compteur de rang pour suivre la progression des tirages (1 à 6),
- · Un comparateur pour éviter les doublons,
- · Une mémoire pour stocker les 6 valeurs validées,
- · Une FSM (machine à états) pour gérer la logique du tirage.




Figure 7 – Schématique : Loto

${\bf 2.3}\quad {\bf Transcodage\ pour\ Afficheur\ Sept\ Segments\ -\ Transcodeur}$

Le module chiffre_7segments a pour fonction de convertir une valeur décimale codée sur 4 bits (donc de 0 à 9) en une sortie compatible avec un afficheur 7 segments. Ce transcodage permet d'afficher chaque chiffre des nombres tirés (unités ou dizaines) sur les afficheurs de la carte NEXYS4.

Le codage des segments est réalisé en logique négative, comme l'exige le matériel utilisé : une valeur basse ('0') active un segment, tandis qu'une valeur haute ('1') l'éteint. Par exemple, pour afficher le chiffre '2', la sortie est '"0100100" ce qui allume les segments 'a', 'b', 'd', 'e' et 'g'.

Le transcodeur est utilisé deux fois dans le système : une fois pour le chiffre des unités, et une autre pour le chiffre des dizaines. Cela permet d'afficher correctement tous les nombres entre 1 et 49 sur deux digits.



Figure 8 – Chronogrammes : Transcodeur






Figure 9 – Schématique : Transcodeur

2.4 Sélection du Nombre à Afficher - Mod6

Le module compteur_mod6 est un compteur cyclique de 0 à 5. Il permet de sélectionner, de manière périodique, l'une des six valeurs tirées au sort à afficher sur les afficheurs 7 segments.

Chaque valeur du LOTO (entre 1 et 49) est stockée dans un registre. Ce module génère un index cyclique (modulo 6), qui permet à un multiplexeur (comme mux6) de choisir quelle valeur doit être aiguillée vers le transcodeur et ensuite affichée.

Le comptage est cadencé par un signal d'activation CE, généré à basse fréquence (1 Hz) pour permettre une rotation lisible à l'œil humain des six valeurs enregistrées.



Figure 10 – Chronogrammes : Mod6




Figure 11 – Schématique : Mod6



2.5 Sélection de l'Anode — Mod4

Le module mod4 est un compteur modulo 4 qui permet de sélectionner cycliquement l'une des quatre anodes des afficheurs 7 segments de la carte. Étant donné que ces afficheurs partagent les mêmes segments, ils doivent être activés l'un après l'autre à haute fréquence afin de tirer parti de la persistance rétinienne.

Ce compteur s'incrémente à chaque front actif du signal $CE_{affichage}$, généré par le module de gestion d'horloge. À tout instant, une seule des quatre sorties est active (logique négative), ce qui permet d'alimenter un seul afficheur à la fois.

Le signal de sortie AN est codé sur 4 bits, chaque bit correspondant à une anode. Le comptage se fait sur un cycle de 4 états (de 0 à 3), ce qui permet de piloter les afficheurs de manière fluide et répétitive.



FIGURE 12 - Chronogrammes : Mod4




Figure 13 – Schématique : Mod4

2.6 Module d'Affichage 7 Segments - Mux6

Le module mux6 est un multiplexeur à 6 entrées permettant de sélectionner l'une des six valeurs tirées par le système de loto. Chacune de ces valeurs est codée sur 6 bits (de 1 à 49), et représente un nombre unique enregistré après validation.

Ce multiplexeur est contrôlé par un signal de sélection cmd sur 3 bits, qui correspond à l'index du registre à lire (de 0 à 5). Le module fournit en sortie la valeur sélectionnée sur le port S, qui sera ensuite transcodée pour affichage.



En résumé, mux6 permet d'aiguiller cycliquement l'une des six valeurs vers le module de transcodage en fonction du compteur de sélection issu de mod6.




Figure 14 – Chronogrammes : Mux6




Figure 15 – Schématique : Mux6

2.7 Module d'Affichage 7 Segments - Mux4

Mux4 - 4bits

Le module mux4_4 est un multiplexeur à 4 entrées de 4 bits. Il permet de sélectionner dynamiquement l'un des quatre chiffres à afficher (par exemple : les chiffres des dizaines ou des unités issus du transcodeur).

Il est utilisé dans l'affichage sur 7 segments pour choisir le chiffre (sur 4 bits) à envoyer à l'afficheur actif, en fonction d'un index (cmd sur 2 bits). Cette sélection est cyclique grâce au module mod4, qui indique quelle anode est activée à chaque instant.

Mux4 - 7bits

Le module mux4_7 fonctionne exactement comme mux4_4, mais les entrées sont sur 7 bits, ce qui correspond à un codage 7 segments (segments a-g). Il est utilisé pour acheminer les codes 7 segments des différents chiffres vers l'afficheur actif.



Concrètement, ce module permet de sélectionner, à chaque instant, le code 7 segments associé au chiffre qui doit être affiché sur l'une des 4 anodes. Cela fait partie de la logique de multiplexage de l'affichage cyclique sur la carte FPGA.




Figure 16 – Chronogrammes : Mux4 4 bits




FIGURE 17 - Schématique : Mux4 4 bits




Figure 18 - Chronogrammes: Mux4 7 bits






Figure 19 – Schématique : Mux4 7 bits

3 Module Tirage

3.1 Compteur 1 à 49 - cpt tirage

Le module compteur_mod50 correspond au compteur de tirage principal du système. Lorsqu'un tirage est lancé (lorsque l'utilisateur appuie sur le bouton), ce compteur défile rapidement de 1 à 49 de manière circulaire.

Ce fonctionnement donne à l'utilisateur l'illusion d'un tirage aléatoire : le compteur s'incrémente à haute fréquence, et s'arrête à la valeur atteinte lors du relâchement du bouton. C'est cette valeur qui est ensuite comparée aux précédentes et éventuellement enregistrée.

La sortie S contient en permanence la valeur courante du compteur, codée sur 6 bits pour couvrir les 49 valeurs possibles.




Figure 20 – Chronogrammes : cpt_tirage






FIGURE 21 – Schématique : cpt_tirage

3.2 Compteur 1 à 6 - cpt_valeurs

Le module compteur_mod6 correspond au compteur du numéro du nombre en cours de tirage.

Il compte de 1 jusqu'à 6 car une fois les 6 nombres tirés, le tirage s'arrête (à moins de reset le système). En plus de la clock, le clock enable et le reset, il y a l'incrément en entrée qui indique si le compteur peux compter. La variable incrément est issue de la FSM et est telle qu'à chaque fois qu'elle passe à 1, le compteur augmente seulement de 1. Ce n'est pas le cas sur le chronogramme car la variable incrément reste fixée à 1, ce qui n'est pas le cas dans le système complet.

La schématique de ce compteur est la même que celui précédent, seulement les sorties sont codées sur 3 bits pour ne compter que jusqu'à 6.




Figure 22 - Chronogrammes : cpt_valeurs

3.3 Sauvegarde des 6 Valeurs - mem

Le module mémoire permet d'affecter la valeur du nombre tiré à un des 6 emplacements possible en fonction du numéro de ce tirage, donné par le compteur mod6.

C'est la variable enregistre issue de la FSM qui indique si le module peut enregistrer ou non.






Figure 23 – Chronogrammes: mem




Figure 24 – Schématique : mem

3.4 Comparaison des 6 Valeurs - comp

D'après les règles du LOTO, un nombre tiré ne peut être tiré à nouveau. C'est le module comparateur qui permet de vérifier cette condition.

Ce module compare le nombre tiré à tous les autres nombres déjà enregistrés pour ne pas avoir de doublon. Si le nombre à déjà été tiré, la sortie du comparateur passe à 1, sinon elle reste à 0.




Figure 25 – Chronogrammes : comp






Figure 26 – Schématique : comp

3.5 Contrôle du Processus du LOTO - FSM

La FSM (First State Machine) est une machine d'état gérant les modules compteur_mod6 et mémoire.

En effet, lorsque le bouton est appuyé, la valeur du nombre tiré doit être enregistrée et le numéro de tirage doit passer au suivant. Cependant si le nombre a déjà été tiré (indiqué par la sortie du comparateur), le tirage doit alors être effectué une deuxième fois sans passer au numéro suivant ni l'enregistrer.

Il existe donc plusieurs états provoquant des actions différentes, et nécessitent des conditions différentes pour passer d'un état à l'autre. D'où le nom de machine d'états (FSM).




FIGURE 27 – Schématique : FSM



4 Top Level

Le module top_lvl_aff assure la coordination complète du système de loto numérique, en reliant le tirage des six valeurs aléatoires à leur affichage dynamique sur les afficheurs 7 segments. Il intègre à la fois la logique de tirage (top_lvl_tirage), les modules d'affichage, les multiplexeurs, ainsi que les diviseurs d'horloge nécessaires à la synchronisation.

Chaque seconde, une valeur tirée est sélectionnée via un compteur modulo 6, convertie en décimal puis en code 7 segments. Le rang de cette valeur est aussi affiché, formant un triplet "x - y". Les trois chiffres sont ensuite affichés cycliquement grâce à un multiplexage rapide. Ce top-level offre ainsi une interface fluide, lisible et entièrement automatisée du tirage de loto sur FPGA.




FIGURE 28 – Schématique : Top level sans loto




FIGURE 29 – Schématique : Top level avec loto

Conclusion

Ce projet de système de LOTO numérique nous a permis de mettre en pratique les connaissances acquises en logique séquentielle et en conception de circuits numériques. À travers la réalisation d'une architecture complète sur FPGA, nous avons manipulé des

EN103 - Projet numérique VHDL et FPGA



modules variés : compteurs synchrones, machine à états, multiplexeurs, convertisseurs, et modules d'affichage.

La démarche modulaire adoptée nous a permis de concevoir, simuler, tester puis intégrer progressivement les différents blocs du système. L'utilisation de VHDL, associée à l'outil Vivado, nous a permis de valider le fonctionnement du tirage, d'assurer l'unicité des valeurs, et de garantir un affichage fluide et lisible.

Au final, ce projet nous a offert une expérience concrète et complète de la conception numérique, du cahier des charges jusqu'à l'implémentation matérielle sur carte FPGA. Il constitue une étape significative dans notre formation en architecture numérique.



Annexe

Modules de l'Architecture

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
   use IEEE.NUMERIC_STD.ALL;
3
   entity CE_1Hz is
       Port ( clk : in STD_LOGIC;
6
               rst : in STD_LOGIC;
               tick : out STD_LOGIC);
   end CE_1Hz;
9
11
   architecture Behavioral of CE_1Hz is
12
   signal r_prst , r_next : unsigned (26 downto 0);
14
15
   begin
       process(clk, rst)
       begin
           if (rst = '1') then
18
                r_prst <= to_unsigned(0,27);
19
            elsif (clk'event and clk='1') then
20
                r_prst <= r_next;
21
           end if;
        end process;
23
24
        cal_sortie : process(r_prst)
25
        begin
26
        if (r_prst = to_unsigned(100000000,27)) then
27
           tick <= '1';
        else
29
           tick <= '0';
30
        end if;
31
        end process cal_sortie;
33
       cal_next : process(r_prst)
       begin
35
           if (r_prst = to_unsigned(100000000,27)) then
36
                r_next <= to_unsigned(0, 27);
37
38
                r_next <= r_prst + 1;
39
40
            end if;
       end process;
41
42
  end Behavioral;
43
```

Listing 1 – CE_1Hz.vhd



```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
2
  use IEEE.NUMERIC_STD.ALL;
3
  entity CE_3kHz is
       Port ( clk : in STD_LOGIC;
6
              rst : in STD_LOGIC;
              tick : out STD_LOGIC);
  end CE_3kHz;
9
  architecture Behavioral of CE_3kHz is
11
  signal r_prst : unsigned (15 downto 0) := to_unsigned(0, 16);
  signal r_next : unsigned (15 downto 0);
14
15
16
  begin
       process(clk, rst)
17
       begin
18
           if (rst = '1') then
19
                r prst <= to unsigned(0,16);
20
           elsif (clk'event and clk='1') then
21
                r_prst <= r_next;
           end if;
23
        end process;
24
        cal_sortie : process(r_prst)
26
27
           if (r_prst = to_unsigned(33333,16)) then
                tick <= '1';
29
           else
30
                tick <= '0';
31
           end if;
32
        end process cal_sortie;
33
34
       cal_next : process(r_prst)
35
       begin
36
           if (r_prst = to_unsigned(33333, 16)) then
37
                r_next <= to_unsigned(0, 16);
38
                r_next <= r_prst + 1;
40
           end if;
41
       end process;
42
43
44
  end Behavioral;
```

Listing 2 – CE_3kHz.vhd



```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
2
  use IEEE.NUMERIC_STD.ALL;
3
  entity CE_25MHz is
       Port ( clk : in STD_LOGIC;
6
              rst : in STD_LOGIC;
              tick : out STD_LOGIC);
  end CE_25MHz;
9
10
  architecture Behavioral of CE_25MHz is
11
  signal r_prst , r_next : unsigned (1 downto 0) := to_unsigned(0,
      2);
14
  begin
15
       process(clk, rst)
16
       begin
17
           if (rst = '1') then
18
                r prst <= to unsigned(0,2);
19
           elsif (clk'event and clk='1') then
20
                r_prst <= r_next;
           end if;
22
        end process;
23
24
        cal_sortie : process(r_prst)
25
        begin
26
           if (r_prst = to_unsigned(3,2)) then
                tick <= '1';
28
           else
29
                tick <= '0';
30
           end if;
31
        end process cal_sortie;
33
       cal_next : process(r_prst)
34
       begin
35
           r_next <= r_prst + 1;
36
       end process;
37
  end Behavioral;
```

Listing 3 – CE_25MHz.vhd



Fonction LOTO - Top Level Tirage

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
2
  entity top_lvl_tirage is
4
      Port ( bouton : in STD LOGIC;
5
              ce : in STD_LOGIC;
6
              clk : in STD_LOGIC;
              rst : in STD_LOGIC;
              val_tirage : inout STD_LOGIC_VECTOR (2 downto 0);
9
              val1 : inout STD_LOGIC_VECTOR (5 downto 0);
              val2 : inout STD_LOGIC_VECTOR (5 downto 0);
              val3 : inout STD_LOGIC_VECTOR (5 downto 0);
              val4 : inout STD_LOGIC_VECTOR (5 downto 0);
13
              val5 : inout STD_LOGIC_VECTOR (5 downto 0);
14
              val6 : inout STD_LOGIC_VECTOR (5 downto 0));
  end top_lvl_tirage;
16
17
  architecture Behavioral of top_lvl_tirage is
18
19
  component compteur_mod50 is
20
      port ( ce : in STD_LOGIC;
21
              clk : in STD_LOGIC;
              rst : in STD_LOGIC;
23
              bouton : in STD_LOGIC;
              S : out STD_LOGIC_VECTOR (5 downto 0));
  end component;
26
27
  component compteur_mod6_tirage is
28
      port ( ce : in STD_LOGIC;
29
              clk : in STD_LOGIC;
              rst : in STD_LOGIC;
31
              inc : in STD_LOGIC;
32
              S : out STD_LOGIC_VECTOR (2 downto 0));
33
  end component;
34
35
  component comparateur is
36
       port (val1 : in STD_LOGIC_VECTOR (5 downto 0);
           val2 : in STD_LOGIC_VECTOR (5 downto 0);
38
           val3 : in STD_LOGIC_VECTOR (5 downto 0);
           val4 : in STD_LOGIC_VECTOR (5 downto 0);
40
           val5 : in STD_LOGIC_VECTOR (5 downto 0);
41
           val6 : in STD_LOGIC_VECTOR (5 downto 0);
           nb_prst : in STD_LOGIC_VECTOR (5 downto 0);
43
           result_comp : out STD_LOGIC);
44
  end component;
45
46
  component FSM is
47
      port ( ce : in STD_LOGIC;
              clk : in STD_LOGIC;
49
```



```
rst : in STD_LOGIC;
               bouton : in STD_LOGIC;
51
               recommence : in STD_LOGIC;
               valid : in STD_LOGIC_VECTOR (2 downto 0);
               comptage : out STD_LOGIC;
54
               enregistre_val : out STD_LOGIC);
   end component;
56
   component mem is
58
       port ( clk : in STD_LOGIC;
59
               rst : in STD LOGIC;
               ce : in STD LOGIC;
61
               enregistre : in STD_LOGIC;
               valid : in STD_LOGIC_VECTOR (2 downto 0);
63
               nb_prst : in STD_LOGIC_VECTOR (5 downto 0);
64
               val1 : out STD_LOGIC_VECTOR (5 downto 0);
65
               val2 : out STD_LOGIC_VECTOR (5 downto 0);
66
               val3 : out STD_LOGIC_VECTOR (5 downto 0);
67
               val4 : out STD_LOGIC_VECTOR (5 downto 0);
68
               val5 : out STD_LOGIC_VECTOR (5 downto 0);
               val6 : out STD_LOGIC_VECTOR (5 downto 0));
70
   end component;
71
72
73
   signal nb_prst : STD_LOGIC_VECTOR (5 downto 0);
74
   signal inc, recommence, enregistre : STD_LOGIC;
76
   begin
77
       UUT1 : compteur_mod50
78
            port map ( ce => ce,
79
                     clk => clk,
80
                     rst => rst,
                     bouton => bouton,
82
                     S => nb_prst);
83
84
       UUT2 : compteur_mod6_tirage
85
            port map ( ce => ce,
86
                     clk => clk,
87
                     rst => rst,
88
                     inc => inc,
89
                     S => val tirage);
90
91
92
       UUT3 : comparateur
            port map (val1 => val1,
                     val2 => val2,
94
                     val3 => val3,
95
                     val4 => val4,
96
                     val5 => val5,
97
                     val6 => val6,
98
                     nb_prst => nb_prst,
aa
                     result_comp => recommence);
100
```



```
UUT4 : mem
102
            port map (val1 => val1,
103
                     val2 => val2,
104
                     val3 => val3,
                     val4 => val4,
106
                     val5 => val5,
107
                     val6 => val6,
108
                     nb_prst => nb_prst,
109
                     clk => clk,
110
                     rst => rst,
111
                     ce => ce,
112
                     enregistre => enregistre,
113
                     valid => val_tirage);
114
115
        UUT5 : FSM
116
            port map (clk => clk,
117
                     rst => rst,
118
119
                     ce => ce,
                     bouton => bouton,
                     enregistre_val => enregistre,
121
                     recommence => recommence,
                     valid => val_tirage,
                     comptage => inc);
124
   end Behavioral;
```

Listing $4 - top_lvl_tirage.vhd$



Transcodage pour Afficheur Sept Segments - Transcodeur

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
  entity chiffre_7segments is
4
       Port ( E : in STD LOGIC VECTOR (3 downto 0);
               S : out STD_LOGIC_VECTOR (6 downto 0));
6
  end chiffre_7segments;
  architecture Behavioral of chiffre_7segments is
9
  begin
           cal_cmd : process(E)
12
       begin
13
           case E is
14
                              when "0000" =>
                                      S <= "1000000"; --0
16
                              when "0001" =>
17
                                      S \leftarrow "11111001"; --1
18
                              when "0010" =>
19
                                      S <= "0100100"; --2
20
                              when "0011" =>
21
                                      S <= "0110000"; --3
                             when "0100" =>
23
                    S <= "0011001"; --4
                when "0101" =>
25
                    S <= "0010010"; --5
26
                when "0110" =>
27
                    S <= "0000010"; --6
28
                when "0111" =>
29
                    S <= "1111000"; --7
                when "1000" =>
31
                    S <= "0000000"; --8
32
                when "1001" =>
33
                    S <= "0010000"; --9
34
                             when others =>
35
                    S <= "0000000";
                    end case;
           end process;
38
  end Behavioral;
```

Listing 5 – chiffre 7segments.vhd



Sélection du Nombre à Afficher - Mod6

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
  use IEEE.NUMERIC_STD.ALL;
4
  entity compteur_mod6 is
5
       Port ( clk : in STD_LOGIC;
6
               CE : in STD_LOGIC;
               rst : in STD_LOGIC;
               cmpt : out STD_LOGIC_VECTOR (2 downto 0));
9
  end compteur_mod6;
  architecture Behavioral of compteur_mod6 is
12
13
  signal r_prst : unsigned (2 downto 0) := to_unsigned(0, 3);
14
  signal r_next : unsigned (2 downto 0);
16
  begin
17
       process(clk, rst)
18
       begin
19
           if (rst = '1') then
20
                r_prst <= to_unsigned(0,3);
21
           elsif (clk'event and clk='1') then
                if (CE='1') then
23
                    r_prst <= r_next;
                end if;
25
           end if:
26
        end process;
27
28
       cal_sortie : process(r_prst)
29
        begin
           cmpt <= std_logic_vector(r_prst);</pre>
31
        end process cal_sortie;
32
33
       cal_next : process(r_prst)
34
       begin
35
           if (r_prst = to_unsigned(5,3)) then
36
                r_next <= to_unsigned(0,3);
           else
38
                r_next <= r_prst + 1;
           end if;
40
41
       end process;
42
  end Behavioral;
43
```

Listing 6 – compteur_mod6.vhd



Sélection de l'Anode — Mod4

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
  use IEEE.NUMERIC_STD.ALL;
4
  entity compteur_mod4 is
5
       Port ( clk : in STD_LOGIC;
6
              rst : in STD_LOGIC;
               ce : in STD_LOGIC;
               cmpt : out STD_LOGIC_VECTOR (1 downto 0));
9
  end compteur_mod4;
  architecture Behavioral of compteur_mod4 is
12
13
  signal r_prst : unsigned (1 downto 0) := to_unsigned(0, 2);
14
  signal r_next : unsigned (1 downto 0);
16
  begin
17
       process(clk, rst)
18
       begin
19
           if (rst = '1') then
20
                r_prst <= to_unsigned(0,2);
21
           elsif (clk'event and clk='1') then
                if (CE='1') then
23
                    r_prst <= r_next;
24
                end if;
25
           end if:
26
        end process;
27
28
       cal_sortie : process(r_prst)
29
        begin
           cmpt <= std_logic_vector(r_prst);</pre>
31
        end process cal_sortie;
32
33
       cal_next : process(r_prst)
34
       begin
35
           --if (r_prst = to_unsigned(5,3)) then
36
                --r_next \ll to_unsigned(0,3);
            --else
38
                r_next <= r_prst + 1;
            --end if;
40
41
       end process;
42
  end Behavioral;
43
```

Listing 7 – compteur_mod4.vhd



Module d'Affichage 7 Segments - Mux6

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
  entity mux6 is
4
       Port ( E0 : in STD_LOGIC_VECTOR (5 downto 0);
5
               E1 : in STD_LOGIC_VECTOR (5 downto 0);
6
               E2 : in STD_LOGIC_VECTOR (5 downto 0);
               E3 : in STD_LOGIC_VECTOR (5 downto 0);
               E4 : in STD_LOGIC_VECTOR (5 downto 0);
9
               E5 : in STD_LOGIC_VECTOR (5 downto 0);
               cmd : in STD_LOGIC_VECTOR (2 downto 0);
               S : out STD_LOGIC_VECTOR (5 downto 0));
12
  end mux6;
13
14
  architecture Behavioral of mux6 is
16
  begin
17
            cal_cmd : process(cmd)
18
       begin
19
           case cmd is
20
                              when "000" =>
21
                                       S \leftarrow E0;
                              when "001" =>
23
                                       S \leq E1;
                              when "010" =>
25
                                       S \le E2;
26
                              when "011" =>
27
                                       S \le E3;
28
                              when "100" =>
29
                    S \leftarrow E4;
                when "101" =>
31
                    S \leq E5;
32
                              when others =>
33
                    S <= "000000";
34
                     end case;
35
            end process;
  end Behavioral;
```

Listing 8 – mux6.vhd



Module d'Affichage 7 Segments - Mux4

Mux4 - 4bits :

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
  entity mux4_4 is
4
       Port ( E0 : in STD_LOGIC_VECTOR (3 downto 0);
5
               E1 : in STD_LOGIC_VECTOR (3 downto 0);
6
               E2 : in STD_LOGIC_VECTOR (3 downto 0);
               E3 : in STD_LOGIC_VECTOR (3 downto 0);
               cmd : in STD_LOGIC_VECTOR (1 downto 0);
9
               S : out STD_LOGIC_VECTOR (3 downto 0));
  end mux4_4;
11
12
  architecture Behavioral of mux4_4 is
13
14
  begin
16
           cal_cmd : process(cmd)
17
       begin
18
           case cmd is
19
                             when "00" =>
20
                                      S \le E0;
21
                             when "01" =>
                                      S \leq E1;
23
                             when "10" =>
24
                                      S \le E2;
                             when "11" =>
26
                                      S \leftarrow E3;
27
                             when others =>
28
                    S <= "0000";
29
                    end case;
30
           end process;
  end Behavioral;
```

Listing 9 – mux4_4.vhd



Mux4 - 7bits :

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
  entity mux4_7 is
4
       Port ( E0 : in STD_LOGIC_VECTOR (6 downto 0);
5
               E1 : in STD_LOGIC_VECTOR (6 downto 0);
6
               E2 : in STD_LOGIC_VECTOR (6 downto 0);
               E3 : in STD_LOGIC_VECTOR (6 downto 0);
               cmd : in STD_LOGIC_VECTOR (1 downto 0);
9
               S : out STD_LOGIC_VECTOR (6 downto 0));
10
  end mux4_7;
  architecture Behavioral of mux4_7 is
13
14
15
  begin
16
           cal_cmd : process(cmd)
17
       begin
18
           case cmd is
19
                             when "00" =>
20
                                      S \le E0;
21
                             when "01" =>
22
                                      S \leq E1;
23
                             when "10" =>
24
                                      S \le E2;
25
                             when "11" =>
26
                                      S <= E3;
27
                             when others =>
28
                             S <= "0000000";
29
                    end case;
30
           end process;
31
  end Behavioral;
```

Listing $10 - \text{mux}4_7.\text{vhd}$



Modules Tirage

Compteur 1 à 49 - cpt_tirage

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
  use IEEE.NUMERIC_STD.ALL;
  entity compteur_mod50 is
       Port ( clk : in STD_LOGIC;
6
               ce : in STD_LOGIC;
               bouton : in STD_LOGIC;
              rst : in STD LOGIC;
              S : out STD_LOGIC_VECTOR (5 downto 0));
  end compteur_mod50;
11
  architecture Behavioral of compteur_mod50 is
14
  signal r_prst : unsigned (5 downto 0) := to_unsigned(0, 6);
  signal r_next : unsigned (5 downto 0);
16
17
  begin
18
       process(clk, rst)
19
       begin
20
           if (rst = '1') then
21
                r_prst <= to_unsigned(1,6);
22
           elsif (clk'event and clk='1') then
                if (ce='1') then
24
                    if (bouton = '1') then
25
                         r_prst <= r_next;
                    end if;
                end if;
28
           end if;
29
        end process;
30
31
       cal_sortie : process(r_prst)
        begin
33
           S <= std_logic_vector(r_prst);</pre>
34
        end process cal_sortie;
35
36
       cal_next : process(r_prst)
37
       begin
           if (r_prst = to_unsigned(49,6)) then
39
                r_next <= to_unsigned(1,6);
40
41
                r_next <= r_prst + 1;
42
           end if;
43
       end process;
44
45
  end Behavioral;
46
```

Listing $11 - compteur_mod50.vhd$



Compteur 1 à 6 - cpt_valeurs

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
  use IEEE.NUMERIC_STD.ALL;
4
  entity compteur_mod6_tirage is
5
       Port ( ce : in STD_LOGIC;
6
               clk : in STD_LOGIC;
               rst : in STD_LOGIC;
               inc : in STD_LOGIC;
9
               S : out STD_LOGIC_VECTOR (2 downto 0));
  end compteur_mod6_tirage;
  architecture Behavioral of compteur_mod6_tirage is
13
14
  signal r_prst : unsigned (2 downto 0) := to_unsigned(1, 3);
  signal r_next : unsigned (2 downto 0);
16
17
18
  begin
       process(clk, rst)
19
       begin
20
           if (rst = '1') then
21
                r_prst <= to_unsigned(1,3);
           elsif (clk'event and clk='1') then
23
                if (ce='1') then
                    if (inc = '1') then
25
                        r_prst <= r_next;
26
                    end if;
27
                end if;
28
           end if;
29
        end process;
31
       cal_sortie : process(r_prst)
32
        begin
33
           S <= std_logic_vector(r_prst);</pre>
34
        end process cal_sortie;
35
       cal_next : process(r_prst)
       begin
38
           if (r_prst = to_unsigned(6,3)) then
                r_next <= to_unsigned(1,3);
40
41
                r_next <= r_prst + 1;
           end if;
43
       end process;
44
45
  end Behavioral;
46
```

Listing 12 – compteur_mod6_tirage.vhd



Sauvegarde des 6 valeurs - mem

```
library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
2
   entity mem is
4
       Port ( clk : in STD LOGIC;
5
               rst : in STD_LOGIC;
6
               ce : in STD_LOGIC;
               enregistre : in STD_LOGIC;
               valid : in STD_LOGIC_VECTOR (2 downto 0);
9
               nb_prst : in STD_LOGIC_VECTOR (5 downto 0);
               val1 : out STD_LOGIC_VECTOR (5 downto 0);
               val2 : out STD_LOGIC_VECTOR (5 downto 0);
               val3 : out STD_LOGIC_VECTOR (5 downto 0);
13
               val4 : out STD_LOGIC_VECTOR (5 downto 0);
14
               val5 : out STD_LOGIC_VECTOR (5 downto 0);
               val6 : out STD_LOGIC_VECTOR (5 downto 0));
16
   end mem;
17
   architecture Behavioral of mem is
19
20
   begin
21
22
       process(clk, rst)
23
       begin
            if (rst = '1') then
25
               val1 <= "000000";</pre>
26
               val2 <= "000000":
27
               val3 <= "000000";</pre>
28
               val4 <= "000000";</pre>
29
               val5 <= "000000";</pre>
               val6 <= "000000";</pre>
31
32
33
            elsif (clk'event and clk='1') then
34
                if (ce='1') then
35
                     if (enregistre = '1') then
                          if (valid = "001") then
                              val1 <= nb_prst;</pre>
38
                          elsif (valid = "010") then
                              val2 <= nb_prst;</pre>
40
41
                          elsif (valid = "011") then
                              val3 <= nb_prst;</pre>
                          elsif (valid = "100") then
43
                              val4 <= nb_prst;</pre>
44
                          elsif (valid = "101") then
45
                              val5 <= nb_prst;</pre>
46
                          elsif (valid = "110") then
47
                              val6 <= nb_prst;</pre>
                          end if;
49
```



```
end if;
end if;
end if;
end if;
end process;
end process;
end Behavioral;
```

Listing 13 – mem.vhd



Comparaison des 6 valeurs - comp

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
  use IEEE.NUMERIC_STD.ALL;
4
  entity comparateur is
5
       Port ( nb_prst : in STD_LOGIC_VECTOR (5 downto 0);
6
              val1 : in STD_LOGIC_VECTOR (5 downto 0);
              val2 : in STD_LOGIC_VECTOR (5 downto 0);
              val3 : in STD_LOGIC_VECTOR (5 downto 0);
9
              val4 : in STD_LOGIC_VECTOR (5 downto 0);
              val5 : in STD_LOGIC_VECTOR (5 downto 0);
              val6 : in STD_LOGIC_VECTOR (5 downto 0);
              result_comp : out STD_LOGIC);
13
  end comparateur;
14
  architecture Behavioral of comparateur is
16
  begin
17
18
       process (nb_prst, val1, val2, val3, val4, val5, val6)
19
       begin
20
           if (unsigned(val1) = unsigned(nb_prst)) or
21
              (unsigned(val2) = unsigned(nb_prst)) or
              (unsigned(val3) = unsigned(nb_prst)) or
23
              (unsigned(val4) = unsigned(nb_prst)) or
              (unsigned(val5) = unsigned(nb_prst)) or
25
              (unsigned(val6) = unsigned(nb_prst)) then
26
               result_comp <= '1';</pre>
27
           else
28
               result_comp <= '0';
29
           end if;
31
       end process;
32
  end Behavioral;
33
```

Listing 14 – comparateur.vhd



Contrôle du Precessus du Loto - FSM

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
   use IEEE.NUMERIC_STD.ALL;
4
   entity FSM is
5
       Port ( clk : in STD_LOGIC;
6
               rst : in STD_LOGIC;
               ce : in STD_LOGIC;
               bouton : in STD_LOGIC;
9
               recommence : in STD_LOGIC;
               valid : in STD_LOGIC_VECTOR (2 downto 0);
               comptage : out STD_LOGIC;
               enregistre_val : out STD_LOGIC);
   end FSM;
14
   architecture Behavioral of FSM is
16
17
   type state_type is (compter, enregistrer, recommencer, fin,
18
      neutre);
   signal prst_state, next_state : state_type;
20
   begin
21
       process(clk, rst)
22
       begin
            if (rst = '1') then
24
                prst_state <= neutre;</pre>
25
            elsif (clk'event and clk='1') then
26
                if (ce='1') then
27
                     prst_state <= next_state;</pre>
28
                end if;
            end if;
30
        end process;
31
32
       cal_sortie : process(prst_state)
34
       begin
35
            case (prst_state) is
36
                when compter =>
37
                     comptage <= '0';</pre>
38
                     enregistre_val <= '0';</pre>
39
40
                when enregistrer =>
                     comptage <= '1';</pre>
                     enregistre_val <= '1';</pre>
42
                when recommencer =>
43
                     comptage <= '0';</pre>
44
45
                     enregistre_val <= '0';</pre>
                when fin =>
46
                     comptage <= '0';</pre>
47
                     enregistre_val <= '0';</pre>
48
```



```
when neutre =>
49
                       comptage <= '0';</pre>
50
                       enregistre_val <= '0';</pre>
             end case;
        end process;
54
        cal_next_state : process(prst_state, bouton, recommence)
55
        begin
             case (prst_state) is
57
                  when neutre =>
58
                       if (bouton = '1') then
                           next_state <= compter;</pre>
                       else
61
62
                            next_state <= neutre;</pre>
                       end if;
63
64
                  when recommencer =>
                       if (recommence = '1') then
66
                            next_state <= neutre;</pre>
67
                       else
                           next_state <= enregistrer;</pre>
                       end if;
70
71
                  when enregistrer =>
72
                       if (valid = "110") then
73
                            next_state <= fin;</pre>
74
                       else
75
                            next_state <= neutre;</pre>
76
                       end if;
77
78
                  when compter =>
                       if (bouton = '1') then
80
                            next_state <= compter;</pre>
81
                       else
82
                            next_state <= recommencer;</pre>
83
                       end if;
84
                  when fin =>
86
                      next_state <= fin;</pre>
87
88
                  when others =>
89
                       next_state <= neutre;</pre>
90
91
             end case;
        end process;
93
94
   end Behavioral;
```

Listing 15 – FSM.vhd



Top Level

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
  use IEEE.NUMERIC_STD.ALL;
  entity top_lvl_aff is
      Port ( clk : in STD_LOGIC;
6
              rst : in STD_LOGIC;
              bouton : in STD_LOGIC;
              SEG : out STD_LOGIC_VECTOR (6 downto 0);
              AN : out STD_LOGIC_VECTOR (7 downto 0));
  end top_lvl_aff;
  architecture Behavioral of top_lvl_aff is
  component CE_1Hz is
15
       port(clk, rst : in std_logic;
16
           tick : out std_logic);
17
  end component;
18
19
  component CE_3kHz is
20
       port(clk, rst : in std_logic;
21
           tick : out std_logic);
22
  end component;
24
  component CE_25MHz is
25
       port(clk, rst : in std_logic;
26
           tick : out std_logic);
  end component;
28
29
  component mux6 is
30
      port ( E0 : in STD_LOGIC_VECTOR (5 downto 0);
31
              E1 : in STD_LOGIC_VECTOR (5 downto 0);
              E2 : in STD_LOGIC_VECTOR (5 downto 0);
33
              E3 : in STD_LOGIC_VECTOR (5 downto 0);
34
              E4 : in STD_LOGIC_VECTOR (5 downto 0);
35
              E5 : in STD_LOGIC_VECTOR (5 downto 0);
36
              cmd : in STD_LOGIC_VECTOR (2 downto 0);
37
              S : out STD_LOGIC_VECTOR (5 downto 0));
  end component;
39
40
  component mux4_7 is
41
       port ( E0 : in STD_LOGIC_VECTOR (6 downto 0);
42
              E1 : in STD_LOGIC_VECTOR (6 downto 0);
43
              E2 : in STD_LOGIC_VECTOR (6 downto 0);
              E3 : in STD_LOGIC_VECTOR (6 downto 0);
45
              cmd : in STD_LOGIC_VECTOR (1 downto 0);
46
                : out STD_LOGIC_VECTOR (6 downto 0));
47
  end component;
48
```



```
component conv_b2_b10 is
       port ( E : in STD_LOGIC_VECTOR (5 downto 0);
               D : out STD_LOGIC_VECTOR (3 downto 0);
               U : out STD_LOGIC_VECTOR (3 downto 0));
   end component;
54
   component chiffre_7segments is
56
       port ( E : in STD_LOGIC_VECTOR (3 downto 0);
               S : out STD_LOGIC_VECTOR (6 downto 0));
58
   end component;
59
   component increment is
61
       port ( E : in STD_LOGIC_VECTOR (2 downto 0);
62
               S : out STD_LOGIC_VECTOR (2 downto 0));
   end component;
64
65
   component compteur_mod6 is
66
       port ( CE : in STD_LOGIC;
67
               clk : in STD_LOGIC;
68
               rst : in STD_LOGIC;
               cmpt : out STD_LOGIC_VECTOR (2 downto 0));
70
   end component;
71
   component compteur_mod4 is
73
       port ( ce : in STD_LOGIC;
74
               clk : in STD_LOGIC;
               rst : in STD_LOGIC;
76
               cmpt : out STD_LOGIC_VECTOR (1 downto 0));
77
   end component;
78
79
   component mux4_4 is
80
       port ( E0 : in STD_LOGIC_VECTOR (3 downto 0);
               E1 : in STD_LOGIC_VECTOR (3 downto 0);
82
               E2 : in STD_LOGIC_VECTOR (3 downto 0);
83
               E3 : in STD_LOGIC_VECTOR (3 downto 0);
84
               cmd : in STD_LOGIC_VECTOR (1 downto 0);
85
               S : out STD_LOGIC_VECTOR (3 downto 0));
86
   end component;
87
88
89
   component top_lvl_tirage is
90
       Port ( bouton : in STD_LOGIC;
91
92
               ce : in STD_LOGIC;
               clk : in STD_LOGIC;
               rst : in STD_LOGIC;
94
               val_tirage : inout STD_LOGIC_VECTOR (2 downto 0);
95
               val1 : inout STD_LOGIC_VECTOR (5 downto 0);
96
97
               val2 : inout STD_LOGIC_VECTOR (5 downto 0);
               val3 : inout STD_LOGIC_VECTOR (5 downto 0);
98
               val4 : inout STD_LOGIC_VECTOR (5 downto 0);
aa
               val5 : inout STD_LOGIC_VECTOR (5 downto 0);
100
```



```
val6 : inout STD_LOGIC_VECTOR (5 downto 0));
   end component;
   --a.n.o.d.e
104
   signal AN_4 : STD_LOGIC_VECTOR (3 downto 0);
   -- clk enable
106
   signal clk_1Hz, clk_3kHz, clk_25MHz : std_logic;
107
   signal bouton_sync : std_logic;
   --mux6
109
   signal E0_6, E1_6, E2_6, E3_6, E4_6, E5_6, S_6 : STD_LOGIC_VECTOR
110
        (5 downto 0);
   --mux4 7
111
   signal cmd4 : STD_LOGIC_VECTOR (1 downto 0);
112
113
   --conv_b2_b10
   signal D, U : STD_LOGIC_VECTOR (3 downto 0); -- la sortie est S_6
114
   --chiffre_7segments
115
   signal EO_47, E1_47, E2_47, E3_47: STD_LOGIC_VECTOR (6 downto 0);
116
   signal INC_4 : STD_LOGIC_VECTOR (3 downto 0);
117
   --increment
118
   signal INC_3 : STD_LOGIC_VECTOR (2 downto 0);
119
   --compteur\_mod6
120
   signal MOD_6, val_tirage : STD_LOGIC_VECTOR (2 downto 0);
121
    --mux4_4
122
   signal E0 44, E1 44, E2 44, E3 44: STD LOGIC VECTOR (3 downto 0);
123
124
   begin
125
        UUT1 : CE_1Hz
126
            port map(clk => clk,
127
                     rst => rst,
128
                      tick => clk_1Hz);
        UUT2 : CE_3kHz
130
            port map(clk => clk,
131
                     rst => rst,
132
                     tick => clk_3kHz);
        UUT3 : CE_25MHz
134
            port map(clk => clk,
135
                     rst => rst,
                     tick => clk_25MHz);
137
138
        UUT4 : mux6
            port map (E0 \Rightarrow E0 6,
140
                 E1 \Rightarrow E1_6,
141
                 E2 => E2_6,
142
                 E3 => E3_6,
143
                 E4 \Rightarrow E4_6,
144
                 E5 => E5_6,
145
                 cmd => MOD_6,
146
                 S => S_6);
147
148
        UUT5 : mux4_7
149
            port map (E0 \Rightarrow E0_47,
```



```
E1 => E1_47,
                  E2 => E2_47,
152
                  E3 =  E3_47,
153
                  cmd = > cmd4,
154
                  S \Rightarrow SEG);
156
        UUT6 : conv_b2_b10
157
             port map(E => S_6,
                  D => D,
159
                  U \Rightarrow U);
160
161
        UUT7 : chiffre_7segments --dixaines
162
             port map(E => D,
163
                  S => E2_47);
164
165
        UUT8 : chiffre_7segments --unitees
166
             port map(E => U,
167
                  S => E3_47);
168
169
        UUT9 : chiffre_7segments
170
             port map(E => INC_4,
171
                  S => E0_47);
172
        UUT10 : compteur_mod6
174
             port map(CE => clk_1Hz,
175
                  clk => clk,
176
                  rst => rst,
177
                  cmpt => MOD_6);
178
179
        UUT11 : compteur_mod4
180
             port map(CE => clk_3kHz,
181
                  clk => clk,
182
                  rst => rst,
183
                  cmpt => cmd4);
184
185
        UUT12 : increment
186
             port map(E => MOD_6,
187
                  S => INC_3);
188
189
        UUT13 : mux4_4
190
             port map(E0 => E0 44,
191
                  E1 => E1_{44},
192
                  E2 => E2_{44},
193
                  E3 => E3_{44},
194
                  cmd = > cmd4,
195
                  S => AN_4);
196
197
        UUT14 : top_lvl_tirage
198
             Port map ( bouton => bouton,
199
                 ce => clk_3kHz,
200
                 clk => clk,
201
```



```
202
                 rst => rst,
                 val_tirage => val_tirage,
203
                 val1 => E0_6,
204
                 val2 => E1_6,
205
                 val3 => E2_6,
206
                 val4 \Rightarrow E3_6,
207
                 val5 => E4_6,
208
                 val6 => E5_6);
209
210
211
212
        INC_4 \leftarrow 0, & INC_3;
213
214
        AN <= "1111" & AN_4;
215
216
        E1_47 <= "0111111";
217
218
219
        E0_44 <= "1110";
220
        E1_44 <= "1101";
221
        E2_44 <= "1011";
222
        E3_44 <= "0111";
223
224
   end Behavioral;
```

Listing $16 - top_lvl_aff.vhd$