# Manuale di funzionamento per le schede di acquisizione dati

Virginio Merlin, Simone Stracka

#### Comunicazione

Attivare la comunicazione con la schedina via signal tap: analogica:

quartus\_stp -t /home/altera/codici/analogico/vj-uart-master/bin/vjuart.tcl digitale:

quartus stp -t /home/altera/codici/digitale/vj-uart-master/bin/vjuart.tcl

Viene fornita la lista degli USB-Blaster collegati.

Device 0 : USB-Blaster [2-5] Device 1 : USB-Blaster [2-6]

Selezionare quello da collegare alla porta 2323. Select device [0]: 0 Select JTAG chain connected to USB-Blaster [2-5].

Selected device: @1: EP3C25/EP4CE22 (0x020F30DD).

JTAG VComm listening on 127.0.0.1:2323


E` possibile attivare due moduli simultaneamente: es. uno sulla porta 2323 e l'altro sulla porta 2324, lanciando due volte quartus\_stp e istruendo l'applicazione di collegarsi in un caso al primo USB-Blaster, nell'altro caso al secondo.

Il programma di acquisizione in python va quindi istruito per leggere i dati che appaiono sulla porta corretta.

Analogica - /home/altera/codici/analogico/vj-uart-master/py/De0nanoconnect.py Digitale - /home/altera/codici/digitale/vj-uart-master/py/De0nanoconnect.py

### Schedina digitale


- Sono disponibili 8 canali digitali (TTL)
- Il trigger viene effettuato sulla discesa del segnale
- I segnali devono essere piu` lunghi del periodo del clock (20 ns)
- L'output e` un timestamp clock 50 MHz (nella versione di default) la conversione nel programma python di acquisizione assume il clock di default
- Per periodi di acquisizione piu` lunghi di qualche minuto si osserva il ripple dovuto alla lunghezza eccessiva del registro (come mostrato nella figura sequente).




## Schedina analogica

- Sono attivi 2 canali analogici e un canale digitale di trigger
- Il segnale analogico in input alla schedina deve essere positivo e non eccedere i 2.5 V per non danneggiare l'AD converter. L'output del TPHC deve pertanto essere attenuato.
- Il segnale digitale di trigger in input deve essere Low Voltage TTL (0-3.3 V) per non danneggiare la porta FPGA. E` possibile usare il segnale SCA del TPHC, opportunamente regolato in ampiezza mediante una doppia conversione da TTL a NIM e da NIM a TTL. Sul segnale NIM e` possibile agire estendendo il segnale o introducendo ritardi.
- La lettura dei due canali analogici e` sequenziale, dura 16 cicli di clock (di cui 3 per l'acquisizione) e il clock dell'ADC (ADC128S022) e` impostato a 3.2 MHz
- Quando la schedina viene utilizzata con la lettura da USB-Blaster, il segnale in input deve avere una frequenza inferiore a 40 Hz.

Nell'immagine sottostante, il segnale di trigger e` riportato in giallo. La lettura del segnale analogico (canale 1, in blu) avviene in corrispondenza del trailing edge (T).



La lettura del secondo canale avviene dopo 5 microsecondi (16 cicli di clock): il segnale analogico del secondo canale deve pertanto essere sufficientemente lungo (si puo` estendere agendo sul TPHC).




Inserendo due canali contemporaneamente dovremo rispettare il seguenti time:

(T)- Rappresenta il falling time del trigger input.

In giallo il canale CH0

In blu il CH1



#### SEGNALI DI PILOTAGGIO IN ANALOGICO DEL MODULO DEONANO

