



UNIVERSITÀ DI PISA

**PROGETTAZIONE DI SISTEMI MICROELETTRONICI –
MODULO MICROELETTRONICA ANALOGICA**

PROGETTO DI UN OTA CMOS DI TIPO P

Author(s)
Matteo Tonini
Antonio Tuma

Docente: Prof. Paolo Bruschi

Anno Accademico 2025/2026

Indice

1	Introduzione e specifiche del progetto	1
2	Dimensionamento dei transistor	4
2.1	Dimensionamento preliminare	4
2.2	Correzione delle larghezze tramite simulazione	5
2.3	Dimensionamento per proporzionalità	5
2.4	Dimensioni finali dei MOSFET	6
2.5	Considerazioni finali sul dimensionamento	6
3	Simulazioni LTspice	8
3.1	Schematico del circuito	8
3.2	Analisi del punto di riposo	8
3.3	Verifica degli overdrive e della saturazione	10
3.4	Testbench per la corrente di cortocircuito	12
3.5	Simulazione a uscita aperta	14
4	Layout	17
5	Verifiche DRC, estrazione e LVS	19
5.1	Verifica DRC	19
5.2	Estrazione del layout	20
5.3	Verifica LVS	21
5.4	Considerazioni finali	25
6	Conclusioni	26

CAPITOLO 1

Introduzione e specifiche del progetto

L'obiettivo del progetto è la progettazione, la simulazione e la verifica tramite layout di un amplificatore operazionale transconduttivo CMOS di tipo p. Il circuito è costituito da una coppia differenziale di ingresso realizzata con transistor pMOS, da specchi di corrente nMOS e pMOS e da uno stadio di uscita ad alta impedenza.

Un OTA, a differenza di un amplificatore operazionale tradizionale, fornisce principalmente una corrente di uscita proporzionale alla tensione differenziale applicata agli ingressi. La tensione differenziale di ingresso è definita come:

$$v_d = V_{in1} - V_{in2} \quad (1.1)$$

mentre la tensione di modo comune è:

$$V_C = \frac{V_{in1} + V_{in2}}{2} \quad (1.2)$$

Nel circuito assegnato, la coppia differenziale pMOS M1-M2 ripartisce la corrente di polarizzazione I_0 tra i due rami. In assenza di segnale differenziale, cioè per $v_d = 0$, le due correnti di drain risultano idealmente uguali:

$$I_{D1} = I_{D2} = \frac{I_0}{2} \quad (1.3)$$

Le correnti generate dalla coppia differenziale vengono poi copiate dagli specchi di corrente. Gli specchi M3-M5 e M4-M6 sono dimensionati con rapporto di corrente pari a K_I , mentre lo specchio M8-M7 ha rapporto unitario. Per piccoli segnali, la corrente di cortocircuito di uscita può essere espressa come:

$$i_{OCC} = -g_m K_I v_d \quad (1.4)$$

dove g_m è la transconduttanza dei transistor della coppia differenziale. L'OTA è quindi caratterizzato da una transconduttanza equivalente:

$$G_m = g_m K_I \quad (1.5)$$

Il progetto è stato svolto seguendo il flusso full-custom previsto dal corso. In una prima fase abbiamo dimensionato i transistor e verificato il funzionamento del circuito tramite simulazioni LTspice. Successivamente abbiamo realizzato il layout in Glade ed effettuato le verifiche DRC e LVS.

Le specifiche assegnate per il progetto sono riportate in Tabella 1.1.

Poiché la topologia, le correnti di polarizzazione, i rapporti degli specchi e la lunghezza dei MOSFET sono fissati, il compito principale del dimensionamento consiste nel determinare le larghezze W dei transistor, cioè i relativi rapporti W/L . Il criterio seguito è stato quello di ottenere, per tutti i MOSFET, un valore di overdrive vicino a 200, mV, in modo da garantire il funzionamento in strong inversion nel rispetto delle specifiche.

Le simulazioni richieste comprendono la verifica del punto di riposo, il controllo della saturazione dei MOSFET, lo sweep della corrente di cortocircuito I_{OCC} al variare della tensione differenziale V_D per diversi valori della tensione di modo comune V_C , e infine la simulazione a uscita aperta per stimare il guadagno di tensione dell'OTA.

Nei capitoli successivi vengono descritti il dimensionamento dei transistor, i risultati delle simulazioni LTspice, la realizzazione del layout e le verifiche finali DRC e LVS.

Parametro	Valore
Tipo di circuito	OTA CMOS di tipo p
Alimentazione	$V_{DD} = 2.5\text{ V}$
Corrente di riferimento	$I_B = 9\text{ }\mu\text{A}$
Corrente di polarizzazione	$I_0 = 18\text{ }\mu\text{A}$
Rapporto degli specchi principali	$K_I = 2$
Rapporto dello specchio M8-M7	1
Lunghezza dei MOSFET	$L = 1\text{ }\mu\text{m}$
Overdrive richiesto	$ V_{GS} - V_{th} \simeq 200\text{ mV}$
Tolleranza sull'overdrive	$\pm 20\text{ mV}$
Tecnologia	PSM025

CAPITOLO 2

Dimensionamento dei transistor

Il dimensionamento dei MOSFET è stato effettuato partendo dall'ipotesi di funzionamento in strong inversion e utilizzando la relazione quadratica della corrente di drain:

$$I_D = \frac{1}{2}\beta (V_{GS} - V_{th})^2 \quad (2.1)$$

dove β è il parametro del transistor, definito come:

$$\beta = \mu C_{ox} \frac{W}{L} \quad (2.2)$$

Da questa relazione si ricava il valore dell'overdrive:

$$V_{GS} - V_{th} = \sqrt{\frac{2I_D}{\beta}} \quad (2.3)$$

Nel caso dei transistor pMOS, il valore di $V_{GS} - V_{th}$ è stato considerato in modulo. La specifica di progetto richiedeva infatti di ottenere, per tutti i MOSFET, un valore di overdrive circa pari a:

$$|V_{GS} - V_{th}| \simeq 200 \text{ mV} \quad (2.4)$$

con una tolleranza di circa $\pm 20 \text{ mV}$.

2.1 Dimensionamento preliminare

Inizialmente, si considerano i transistori attraversati da una corrente pari a:

$$I_D = 9 \mu\text{A} \quad (2.5)$$

Questo valore corrisponde alla corrente di riposo nei transistor della coppia differenziale M1-M2 e nei transistor di riferimento degli specchi di corrente M3-M4 e M10. Infatti, essendo:

$$I_0 = 18 \mu\text{A} \quad (2.6)$$

nel punto di riposo la corrente della coppia differenziale si divide idealmente in due parti uguali:

$$I_{D1} = I_{D2} = \frac{I_0}{2} = 9 \mu\text{A} \quad (2.7)$$

Utilizzando la relazione quadratica dei MOSFET in strong inversion e imponendo un overdrive di circa 200 mV, si arriva ad un primo valore teorico della larghezza pari a circa:

$$W_p \simeq 9 \mu\text{m} \quad (2.8)$$

per i transistor pMOS attraversati da 9 μA , e a un valore pari a circa:

$$W_n \simeq 1.9 \mu\text{m} \quad (2.9)$$

per i transistor nMOS attraversati dalla stessa corrente.

Tutti i transistor sono stati dimensionati mantenendo la lunghezza fissata dal progetto:

$$L = 1 \mu\text{m} \quad (2.10)$$

2.2 Correzione delle larghezze tramite simulazione

I valori ottenuti dal calcolo teorico sono stati utilizzati come punto di partenza per il dimensionamento. Tuttavia, i modelli MOSFET utilizzati in LTspice non seguono perfettamente la legge quadratica ideale, poiché tengono conto di effetti reali del dispositivo non considerati nel modello semplificato.

Per questo motivo, dopo il primo calcolo teorico, sono state eseguite simulazioni del punto di riposo in LTspice. Dalla simulazione si ricava il valore effettivo dell'overdrive, indicato come:

$$(V_{GS} - V_{th})^* \quad (2.11)$$

dove l'asterisco indica il valore ottenuto dalla simulazione usando il rapporto iniziale $(W/L)^*$.

Se il valore simulato dell'overdrive risulta diverso dal valore desiderato, il rapporto W/L viene corretto tramite la relazione:

$$\left(\frac{W}{L}\right)_A = \left(\frac{W}{L}\right)^*_A \left[\frac{(V_{GS} - V_{th})^*}{(V_{GS} - V_{th})} \right]^2 \quad (2.12)$$

dove $(V_{GS} - V_{th})$ rappresenta il valore target dell'overdrive, pari a circa 200 mV.

Applicando questa procedura e verificando iterativamente il punto di riposo in LTspice, si arriva ai valori finali:

$$W_p = 7.6 \mu\text{m} \quad (2.13)$$

per i transistor pMOS attraversati da 9 μA , e:

$$W_n = 2.32 \mu\text{m} \quad (2.14)$$

per i transistor nMOS attraversati da 9 μA .

Questi valori permettono di ottenere un overdrive vicino a 200 mV, coerente con la specifica di progetto.

2.3 Dimensionamento per proporzionalità

Una volta fissate le dimensioni dei transistor di riferimento attraversati da 9 μA , gli altri MOSFET sono stati dimensionati utilizzando una regola di proporzionalità rispetto alla corrente.

Mantenendo costanti la lunghezza L e l'overdrive $V_{GS} - V_{th}$, la corrente di drain è circa proporzionale alla larghezza W del transistor. Di conseguenza, un transistor attraversato da una corrente doppia deve avere larghezza doppia.

Per i transistor pMOS attraversati da $18 \mu\text{A}$, è stato scelto:

$$W = 2 \cdot 7.6 \mu\text{m} = 15.2 \mu\text{m} \quad (2.15)$$

Per i transistor nMOS attraversati da $18 \mu\text{A}$, è stato invece scelto:

$$W = 2 \cdot 2.32 \mu\text{m} = 4.64 \mu\text{m} \quad (2.16)$$

In questo modo, lo specchio M10-M9 realizza il passaggio dalla corrente di riferimento:

$$I_B = 9 \mu\text{A} \quad (2.17)$$

alla corrente di polarizzazione:

$$I_0 = 18 \mu\text{A} \quad (2.18)$$

poiché M9 ha larghezza doppia rispetto a M10.

Analogamente, gli specchi M3-M5 e M4-M6 hanno rapporto pari a 2, poiché M5 e M6 hanno larghezza doppia rispetto a M3 e M4. In questo modo viene ottenuto il guadagno di corrente richiesto:

$$K_I = 2 \quad (2.19)$$

Lo specchio M8-M7 è stato invece dimensionato con rapporto unitario, scegliendo la stessa larghezza per entrambi i transistor.

2.4 Dimensioni finali dei MOSFET

Le dimensioni finali utilizzate nel circuito sono riportate in Tabella 2.1.

2.5 Considerazioni finali sul dimensionamento

Il dimensionamento finale è stato ottenuto combinando un calcolo teorico preliminare con una successiva correzione tramite simulazioni LTspice. Il calcolo iniziale ha permesso di individuare un ordine di grandezza corretto per le larghezze dei MOSFET, mentre le simulazioni hanno permesso di correggere i valori tenendo conto del comportamento reale dei modelli del processo PSM025.

Le larghezze finali scelte rispettano i rapporti di corrente richiesti dagli specchi e permettono di ottenere valori di overdrive compatibili con la specifica di progetto. La verifica dettagliata del punto di riposo, degli overdrive effettivi e della saturazione dei MOSFET viene riportata nel capitolo successivo.

Transistor	Tipo	Corrente nominale	Dimensione scelta
M1, M2	pMOS	$9\text{ }\mu\text{A}$	$W/L = 7.6/1$
M10	pMOS	$9\text{ }\mu\text{A}$	$W/L = 7.6/1$
M9	pMOS	$18\text{ }\mu\text{A}$	$W/L = 15.2/1$
M7, M8	pMOS	$18\text{ }\mu\text{A}$	$W/L = 15.2/1$
M3, M4	nMOS	$9\text{ }\mu\text{A}$	$W/L = 2.32/1$
M5, M6	nMOS	$18\text{ }\mu\text{A}$	$W/L = 4.64/1$

Tabella 2.1: *Dimensioni finali dei MOSFET utilizzate nel progetto.*

CAPITOLO 3

Simulazioni LTspice

In questo capitolo vengono riportate le simulazioni LTspice eseguite sull'OTA CMOS di tipo p. Le simulazioni hanno avuto lo scopo di verificare il corretto punto di riposo del circuito, il rispetto della specifica sull'overdrive dei MOSFET, la saturazione dei dispositivi e il comportamento dell'OTA sia come amplificatore transconduttivo sia come amplificatore di tensione.

3.1 Schematico del circuito

Lo schematico LTspice dell'OTA progettato è riportato in Figura 3.1. Il circuito è composto dalla coppia differenziale pMOS M1-M2, dagli specchi di corrente nMOS M3-M5 e M4-M6, dallo specchio pMOS M7-M8 e dal ramo di polarizzazione M9-M10.

La corrente di riferimento I_B viene copiata dallo specchio M9-M10, generando la corrente di polarizzazione I_0 . Nel nostro caso:

$$I_B = 9 \mu\text{A} \quad (3.1)$$

$$I_0 = 18 \mu\text{A} \quad (3.2)$$

In condizioni di riposo, la corrente I_0 si divide idealmente in due parti uguali nei due transistor della coppia differenziale:

$$I_{D1} = I_{D2} = \frac{I_0}{2} = 9 \mu\text{A} \quad (3.3)$$

3.2 Analisi del punto di riposo

Prima di eseguire le simulazioni in sweep, è stata effettuata un'analisi del punto di riposo tramite il comando `.op` di LTspice. Il testbench utilizzato per questa analisi è riportato in Figura 3.2.

Per l'analisi del punto di riposo sono stati impostati:




Figura 3.1: Schematico LTspice dell'OTA CMOS di tipo p.




Figura 3.2: Testbench LTspice utilizzato per l'analisi del punto di riposo dell'OTA.

$$V_C = 1.25 \text{ V} \quad (3.4)$$

e:

$$V_O = 1.25 \text{ V} \quad (3.5)$$

La tensione di uscita è stata fissata a 1.25 V per mantenere correttamente polarizzati sia il transistor nMOS M6 sia il transistor pMOS M7. Infatti, collegare direttamente l'uscita a massa non sarebbe corretto, perché M6 avrebbe una tensione V_{DS} nulla e non lavorerebbe correttamente in saturazione.

Il log della simulazione del punto di riposo è riportato in Figura 3.3.

Dai risultati della simulazione si osserva che la coppia differenziale M1-M2 conduce circa metà della corrente I_0 :

$$|I_{D1}| = |I_{D2}| \simeq 8.92 \mu\text{A} \quad (3.6)$$

Questo valore è molto vicino al valore teorico:

$$\frac{I_0}{2} = 9 \mu\text{A} \quad (3.7)$$

Anche la polarizzazione degli specchi risulta coerente con il comportamento atteso. Il transistor M10 conduce circa:

$$|I_{D10}| = 9.00 \mu\text{A} \quad (3.8)$$

mentre M9 conduce circa:

$$|I_{D9}| = 17.8 \mu\text{A} \quad (3.9)$$

Lo specchio M9-M10 realizza quindi correttamente una corrente quasi doppia rispetto a I_B .

Gli specchi M3-M5 e M4-M6 realizzano anch'essi il rapporto di corrente richiesto. Infatti, M3 e M4 conducono circa:

$$I_{D3} = I_{D4} \simeq 8.92 \mu\text{A} \quad (3.10)$$

mentre M5 e M6 conducono circa:

$$I_{D5} = I_{D6} \simeq 19.4 \mu\text{A} \quad (3.11)$$

Considerando le non idealità dei dispositivi reali e le diverse tensioni V_{DS} dei transistor, questi valori risultano accettabili e coerenti con il funzionamento atteso degli specchi di corrente.

3.3 Verifica degli overdrive e della saturazione

Dall'analisi del punto di riposo sono stati ricavati gli overdrive dei MOSFET. Per gli nMOS è stato considerato:

$$V_{OV} = V_{GS} - V_{th} \quad (3.12)$$

mentre per i pMOS è stato considerato il valore in modulo:

$$V_{OV} = |V_{GS} - V_{th}| \quad (3.13)$$

I valori ottenuti sono riportati in Tabella 3.1.

Tutti i valori ottenuti sono compresi circa tra:

$$196 \text{ mV} \leq V_{OV} \leq 209 \text{ mV} \quad (3.14)$$

Quindi tutti i MOSFET rispettano la specifica di progetto:

--- BSIM3 MOSFETS ---					
Name:	x1:M3	x1:M6	x1:M4	x1:M5	x1:M2
Model:	n_psm025	n_psm025	n_psm025	n_psm025	p_psm025
Id:	8.92e-06	1.94e-05	8.92e-06	1.94e-05	-8.92e-06
Vgs:	6.20e-01	6.20e-01	6.20e-01	6.20e-01	-7.63e-01
Vds:	6.20e-01	1.72e+00	6.20e-01	1.72e+00	-1.39e+00
Vbs:	0.00e+00	0.00e+00	0.00e+00	0.00e+00	0.00e+00
Vth:	4.21e-01	4.15e-01	4.21e-01	4.15e-01	-5.67e-01
Vdsat:	1.70e-01	1.74e-01	1.70e-01	1.74e-01	-1.94e-01
Gm:	8.52e-05	1.79e-04	8.52e-05	1.79e-04	7.49e-05
Gds:	1.09e-06	1.76e-06	1.09e-06	1.76e-06	3.63e-07
Gmb:	1.80e-05	3.85e-05	1.80e-05	3.85e-05	2.40e-05
Cbd:	0.00e+00	0.00e+00	0.00e+00	0.00e+00	0.00e+00
Cbs:	0.00e+00	0.00e+00	0.00e+00	0.00e+00	0.00e+00
Cgsov:	1.33e-15	2.66e-15	1.33e-15	2.66e-15	5.02e-15
Cgdov:	1.33e-15	2.66e-15	1.33e-15	2.66e-15	5.02e-15
Cgbov:	1.00e-18	1.00e-18	1.00e-18	1.00e-18	9.36e-19
dQgdVgb:	1.43e-14	2.85e-14	1.43e-14	2.85e-14	4.49e-14
dQgdVdb:	-1.27e-15	-2.53e-15	-1.27e-15	-2.53e-15	-5.02e-15
dQgdVsb:	-1.23e-14	-2.47e-14	-1.23e-14	-2.47e-14	-3.70e-14
dQddVgb:	-6.08e-15	-1.22e-14	-6.08e-15	-1.22e-14	-1.96e-14
dQddVdb:	1.30e-15	2.59e-15	1.30e-15	2.59e-15	5.02e-15
dQddVsb:	5.94e-15	1.19e-14	5.94e-15	1.19e-14	1.92e-14
dQbdVgb:	-2.10e-15	-4.22e-15	-2.10e-15	-4.22e-15	-5.75e-15
dQbdVdb:	1.61e-18	1.10e-17	1.61e-18	1.10e-17	-7.82e-19
dQbdVsb:	-8.58e-16	-1.72e-15	-8.58e-16	-1.72e-15	-6.35e-15
Name:	x1:M10	x1:M8	x1:M7	x1:M9	x1:M1
Model:	p_psm025	p_psm025	p_psm025	p_psm025	p_psm025
Id:	-9.00e-06	-1.94e-05	-1.94e-05	-1.78e-05	-8.92e-06
Vgs:	-7.67e-01	-7.76e-01	-7.76e-01	-7.67e-01	-7.63e-01
Vds:	-7.67e-01	-7.76e-01	-7.76e-01	-4.87e-01	-1.39e+00
Vbs:	0.00e+00	0.00e+00	0.00e+00	0.00e+00	0.00e+00
Vth:	-5.67e-01	-5.67e-01	-5.67e-01	-5.67e-01	-5.67e-01
Vdsat:	-1.98e-01	-2.06e-01	-2.06e-01	-2.00e-01	-1.94e-01
Gm:	7.48e-05	1.56e-04	1.56e-04	1.48e-04	7.49e-05
Gds:	4.36e-07	9.29e-07	9.29e-07	1.20e-06	3.63e-07
Gmb:	2.40e-05	5.08e-05	5.08e-05	4.82e-05	2.40e-05
Cbd:	0.00e+00	0.00e+00	0.00e+00	0.00e+00	0.00e+00
Cbs:	0.00e+00	0.00e+00	0.00e+00	0.00e+00	0.00e+00
Cgsov:	5.02e-15	1.00e-14	1.00e-14	1.00e-14	5.02e-15
Cgdov:	5.02e-15	1.00e-14	1.00e-14	1.00e-14	5.02e-15
Cgbov:	9.36e-19	9.36e-19	9.36e-19	9.36e-19	9.36e-19
dQgdVgb:	4.50e-14	8.97e-14	8.97e-14	8.98e-14	4.49e-14
dQgdVdb:	-5.03e-15	-1.01e-14	-1.01e-14	-1.01e-14	-5.02e-15
dQgdVsb:	-3.71e-14	-7.41e-14	-7.41e-14	-7.41e-14	-3.70e-14
dQddVgb:	-1.96e-14	-3.92e-14	-3.92e-14	-3.93e-14	-1.96e-14
dQddVdb:	5.03e-15	1.01e-14	1.01e-14	1.01e-14	5.02e-15
dQddVsb:	1.92e-14	3.85e-14	3.85e-14	3.86e-14	1.92e-14
dQbdVgb:	-5.74e-15	-1.12e-14	-1.12e-14	-1.12e-14	-5.75e-15
dQbdVdb:	-5.70e-18	-1.15e-17	-1.15e-17	-5.45e-17	-7.82e-19
dQbdVsb:	-6.36e-15	-1.30e-14	-1.30e-14	-1.31e-14	-6.35e-15

Figura 3.3: Risultati dell'analisi del punto di riposo ottenuti tramite simulazione .op in LTspice.

$$|V_{GS} - V_{th}| = 200 \text{ mV} \pm 20 \text{ mV} \quad (3.15)$$

È stata inoltre verificata la saturazione dei MOSFET. Per un nMOS la condizione verificata è:

$$V_{DS} > V_{DSsat} \quad (3.16)$$

mentre per un pMOS si confrontano i valori in modulo:

$$|V_{DS}| > |V_{DSsat}| \quad (3.17)$$

Dal log LTspice si osserva che tutti i transistor lavorano correttamente in saturazione. Il transistor M9 è quello con il margine minore, ma anche per esso la tensione $|V_{DS}|$ risulta maggiore di $|V_{DSsat}|$.

3.4 Testbench per la corrente di cortocircuito

Per valutare il comportamento transconduttivo dell'OTA è stato utilizzato un secondo testbench, riportato in Figura 3.4. In questo caso l'uscita è stata forzata a una tensione costante tramite il generatore V_O , in modo da simulare la condizione di cortocircuito in uscita.

Gli ingressi dell'OTA sono stati pilotati in modo da poter impostare separatamente la tensione differenziale V_D e la tensione di modo comune V_C . In particolare:

$$V_{in1} = V_C + \frac{V_D}{2} \quad (3.18)$$

$$V_{in2} = V_C - \frac{V_D}{2} \quad (3.19)$$

La tensione di uscita è stata fissata a:

$$V_O = 1.25 \text{ V} \quad (3.20)$$

mentre la tensione differenziale è stata variata nell'intervallo:

$$-400 \text{ mV} \leq V_D \leq +400 \text{ mV} \quad (3.21)$$

La simulazione è stata ripetuta per i seguenti valori della tensione di modo comune:

$$V_C = 0 \text{ V}; 0.5 \text{ V}; 1 \text{ V}; 1.25 \text{ V}; 2 \text{ V}; 2.5 \text{ V} \quad (3.22)$$

Il risultato della simulazione è riportato in Figura 3.5.

Dal grafico si osserva che, per valori intermedi della tensione di modo comune, la caratteristica attraversa l'origine ed è quasi simmetrica rispetto ad essa. Questo è coerente con il funzionamento atteso del circuito: per $V_D = 0$, le correnti nei due rami della coppia differenziale sono circa uguali e quindi la corrente netta d'uscita è circa nulla.

Intorno a $V_D = 0$, la caratteristica è quasi lineare. In questa zona vale la relazione:

$$I_{OCC} \simeq -G_m v_d \quad (3.23)$$

dove:

$$G_m = g_m K_I \quad (3.24)$$

Per valori elevati di $|V_D|$, invece, la curva tende a saturare. Questo accade perché la coppia differenziale non lavora più in piccolo segnale: quasi tutta la corrente I_0 viene convogliata in uno dei due rami, mentre l'altro ramo tende a spegnersi.

Il valore teorico massimo della corrente di cortocircuito è:

$$I_{OCC,max} = K_I I_0 \quad (3.25)$$

Transistor	Overdrive simulato
M1, M2	$V_{OV} = 0.196 \text{ V}$
M3, M4	$V_{OV} = 0.199 \text{ V}$
M5, M6	$V_{OV} = 0.205 \text{ V}$
M7, M8	$V_{OV} = 0.209 \text{ V}$
M9, M10	$V_{OV} = 0.200 \text{ V}$

Tabella 3.1: Valori di overdrive ottenuti dall'analisi del punto di riposo.




Figura 3.4: Testbench LTspice utilizzato per la simulazione della corrente di cortocircuito I_{OCC} .




Figura 3.5: Corrente di cortocircuito I_{OCC} in funzione della tensione differenziale V_D per diversi valori della tensione di modo comune V_C .

Sostituendo i valori del progetto:

$$I_{OCC,max} = 2 \cdot 18 \mu A = 36 \mu A \quad (3.26)$$

Dal grafico si osserva infatti che le curve principali tendono a valori vicini a $\pm 36 \mu A$, con piccole differenze dovute alle non idealità degli specchi di corrente e dei modelli MOS utilizzati nella simulazione.

Si nota inoltre che, per tensioni di modo comune elevate, in particolare per $V_C = 2 V$ e $V_C = 2.5 V$, la caratteristica si deforma sensibilmente.

3.5 Simulazione a uscita aperta

Successivamente è stata eseguita una simulazione a uscita aperta, rimuovendo il generatore V_O dal testbench. In questo modo il circuito non lavora più come generatore di corrente in cortocircuito, ma come amplificatore di tensione. Il testbench utilizzato è riportato in Figura 3.6.

La corrente differenziale generata dalla coppia di ingresso viene convertita in tensione sulla resistenza d'uscita equivalente:

$$R_{out} = r_{d6} \parallel r_{d7} \quad (3.27)$$

Il guadagno di tensione può quindi essere stimato come:

$$A_v \simeq -g_m K_I (r_{d6} \parallel r_{d7}) \quad (3.28)$$

oppure:

$$A_v \simeq -G_m R_{out} \quad (3.29)$$

Nella simulazione è stato eseguito uno sweep della tensione differenziale V_D , mantenendo:

$$V_C = 1.25 V \quad (3.30)$$

Il risultato della simulazione è riportato in Figura 3.7.

Dal grafico si osserva che, per valori negativi della tensione differenziale, l'uscita tende al rail alto, vicino a $V_{DD} = 2.5 V$. Per valori positivi di V_D , invece, l'uscita scende verso il rail basso, cioè verso $0 V$.

La caratteristica ha quindi un comportamento invertente: all'aumentare di V_D , la tensione di uscita diminuisce. La transizione avviene in un intervallo ristretto di tensione differenziale, indicando un guadagno elevato nella zona centrale della caratteristica.

Nel grafico è riportata anche la derivata:

$$\frac{dV(out)}{dV_D} \quad (3.31)$$

che rappresenta il guadagno differenziale di tensione. Il valore massimo in modulo della derivata è circa:

$$|A_v| \simeq 55 \div 60 \quad (3.32)$$

Possiamo quindi stimare:

$$A_v \simeq -60 \quad (3.33)$$

In decibel:

$$A_v[dB] = 20 \log_{10}(60) \simeq 35.6 dB \quad (3.34)$$




Figura 3.6: Testbench LTspice utilizzato per la simulazione dell'OTA a uscita aperta.




Figura 3.7: Tensione di uscita $V(out)$ e derivata $dV(out)/dV_D$ nella simulazione a uscita aperta con $V_C = 1.25$ V.

La zona utile di funzionamento quasi lineare è concentrata intorno alla transizione della curva $V(out)$. Dal grafico si può stimare che questa zona corrisponda a valori di V_D dell'ordine di alcune decine di millivolt, approssimativamente nell'intervallo:

$$-20\text{ mV} \leq V_D \leq +20\text{ mV} \quad (3.35)$$

Fuori da questo intervallo, l'uscita tende ad avvicinarsi a uno dei due rail di alimentazione e il guadagno si riduce rapidamente.

CAPITOLO 4

Layout

Dopo aver verificato tramite simulazioni LTspice il corretto funzionamento dell'OTA CMOS di tipo p, è stato realizzato il layout del circuito utilizzando Glade. La cella realizzata è stata denominata OTA.

L'obiettivo della fase di layout è stato quello di minimizzare l'area occupata dal chip, nel rispetto delle regole tecnologiche del processo PSM025.

Il layout completo dell'OTA è riportato in Figura 4.1.

La disposizione del layout segue la struttura elettrica del circuito. I transistor pMOS sono stati posizionati nella parte superiore della cella, in prossimità della linea di alimentazione V_{DD} , mentre i transistor nMOS sono stati collocati nella parte inferiore, vicino alla linea di massa gnd .

Nel layout sono stati inoltre inseriti i contatti di well e di substrato necessari per polarizzare correttamente i bulk dei transistor. In particolare, i transistor pMOS sono stati realizzati all'interno di n-well collegati a V_{DD} , mentre i bulk dei transistor nMOS sono stati collegati al substrato di tipo p tramite appositi substrate tap connessi a gnd . Questa scelta è necessaria per garantire la corretta polarizzazione dei dispositivi e per ottenere una netlist estratta coerente con quella dello schematico.

Le connessioni locali sono state realizzate principalmente tramite i livelli metallici disponibili nel processo. Le linee di alimentazione e massa sono state mantenute ben riconoscibili, rispettivamente nella parte superiore e inferiore del layout, mentre le connessioni di segnale sono state instradate in modo da collegare i dispositivi secondo la topologia dello schematico.

Le dimensioni complessive della cella sono riportate in Tabella 4.1.

L'area totale occupata dal layout è quindi:

$$A_{layout} = 17, \mu m \cdot 42.5, \mu m \quad (4.1)$$

$$A_{layout} = 722.5, \mu m^2 \quad (4.2)$$

Il layout ottenuto mantiene una struttura compatta e ordinata, con separazione chiara tra la sezione pMOS superiore e la sezione nMOS inferiore. Le verifiche di correttezza fisica ed elettrica del layout, cioè DRC e LVS, vengono riportate nel capitolo successivo.




Figura 4.1: Layout completo della cella OTA realizzato in Glade.

Parametro	Valore
Nome della cella	OTA
Larghezza layout	$17, \mu\text{m}$
Altezza layout	$42.5, \mu\text{m}$
Area totale	$722.5, \mu\text{m}^2$
Tecnologia	PSM025

Tabella 4.1: Dimensioni complessive del layout della cella OTA.

CAPITOLO 5

Verifiche DRC, estrazione e LVS

Dopo la realizzazione del layout della cella OTA, sono state eseguite le verifiche finali tramite Glade. In particolare, sono state effettuate la verifica DRC, l'estrazione del layout e il confronto LVS tra la netlist estratta e la netlist dello schematico.

Per riportare i risultati in modo chiaro, i report generati dai tool sono stati inseriti direttamente nel testo della relazione utilizzando un font monospaziato.

5.1 Verifica DRC

La verifica DRC, cioè *Design Rule Check*, è stata eseguita per controllare che il layout rispettasse le regole geometriche della tecnologia PSM025.

Il report generato da Glade mostra che la verifica DRC è stata completata senza errori. Il risultato principale è:

No Errors Detected (5.1)

Il report DRC è riportato nel Listato 5.1.

Listing 5.1: Report DRC generato da Glade.

```
1 Run DRC using rules file
2 C:/Users/luke6/OneDrive/Desktop/Universita/PSM_DK/psm_work_v2024/psm_work_v2024/glade/drc.py
3
4 # INFO: Read 2 raw shapes (2 merged) from layer n_well drawing
5
6 # INFO: Read 154 raw shapes (11 merged) from layer active drawing
7
8 # INFO: Read 22 raw shapes (6 merged) from layer poly drawing
9
10 # INFO: Read 5 raw shapes (5 merged) from layer n_plus drawing
11
12 # INFO: Read 6 raw shapes (6 merged) from layer p_plus drawing
13
14 # INFO: Read 150 raw shapes (146 merged) from layer contact drawing
15
16 # INFO: Read 182 raw shapes (11 merged) from layer metall drawing
17
18 # INFO: Read 2 raw shapes (2 merged) from layer via drawing
```

```

19 |
20 | # INFO: Read 3 raw shapes (1 merged) from layer metal2 drawing
21 |
22 | # INFO: Connectivity analysis may use 8 threads
23 |
24 | # INFO: Set up tasks took 0.001 seconds
25 |
26 | # INFO: Building connectivity graph, 8 tasks
27 |
28 | # INFO: Build connectivity took 0.012 seconds
29 |
30 | # INFO: Extract connectivity graph...
31 |
32 | # INFO: Graph search took 0.002 seconds
33 |
34 | # INFO: Total geomConnect time 0.018 seconds
35 |
36 | Check n_well
37 | Check active
38 | Check poly
39 | Check p_plus
40 | Check n_plus
41 | Check contact
42 | Check metall
43 | Check via
44 | Check metal2
45 |
46 | No Errors Detected
47 |
48 | # INFO: DRC run completed.

```

Il superamento del DRC conferma quindi che il layout non presenta violazioni geometriche rispetto alle regole tecnologiche utilizzate.

5.2 Estrazione del layout

Dopo la verifica DRC, è stata eseguita l'estrazione del layout tramite LPE, cioè *Layout Parasitic Extraction*.

Dal report di estrazione si osserva che i layer sono stati letti correttamente, che la connettività è stata costruita e che l'estrazione dei dispositivi MOS è stata completata. Il risultato principale è:

Extraction completed. (5.2)

Il report di estrazione è riportato nel Listato 5.2.

Listing 5.2: Report di estrazione LPE generato da Glade.

```

1 | Run LPE using rules file
2 | C:/Users/luke6/OneDrive/Desktop/Universita/PSM_DK/psm_work_v2024/psm_work_v2024/glade/extract.py
3 |
4 | # Loading pcells
5 |
6 | ui().loadPCell("Progetto_OTA", "N_PSM025")
7 |
8 | # WARNING: PCell N_PSM025 already loaded! Ignore reload.
9 |
10 | ui().loadPCell("Progetto_OTA", "P_PSM025")
11 |
12 | # WARNING: PCell P_PSM025 already loaded! Ignore reload.
13 |
14 | # Get raw layers
15 |
16 | # INFO: Read 2 raw shapes (2 merged) from layer n_well drawing
17 |
18 | # INFO: Read 154 raw shapes (11 merged) from layer active drawing
19 |
20 | # INFO: Read 22 raw shapes (6 merged) from layer poly drawing
21 |
22 | # INFO: Read 5 raw shapes (5 merged) from layer n_plus drawing
23 |
24 | # INFO: Read 6 raw shapes (6 merged) from layer p_plus drawing
25 |
26 | # INFO: Read 150 raw shapes (146 merged) from layer contact drawing
27 |

```

```

28 # INFO: Read 182 raw shapes (11 merged) from layer metall drawing
29
30 # INFO: Read 2 raw shapes (2 merged) from layer via drawing
31
32 # INFO: Read 3 raw shapes (1 merged) from layer metal2 drawing
33
34 # Form derived layers
35
36 # Label nactivees
37
38 # WARNING: No text labels on layer potxt purpose drawing
39
40 # WARNING: No text labels on layer m2txt purpose drawing
41
42 # Form connectivity
43
44 # INFO: Connectivity analysis may use 8 threads
45
46 # INFO: Set up tasks took 0.007 seconds
47
48 # INFO: Building connectivity graph, 10 tasks
49
50 # INFO: Build connectivity took 0.014 seconds
51
52 # INFO: Extract connectivity graph...
53
54 # INFO: Graph search took 0.004 seconds
55
56 # INFO: Total geomConnect time 0.035 seconds
57
58 # Save interconnect
59
60 # INFO: 2 shapes saved for layer psub drawing
61
62 # INFO: 2 shapes saved for layer n_well drawing
63
64 # INFO: 9 shapes saved for layer active drawing
65
66 # INFO: 12 shapes saved for layer active drawing
67
68 # INFO: 6 shapes saved for layer poly drawing
69
70 # INFO: 146 shapes saved for layer contact drawing
71
72 # INFO: 11 shapes saved for layer metall drawing
73
74 # INFO: 2 shapes saved for layer via drawing
75
76 # INFO: 1 shapes saved for layer metal2 drawing
77
78 # INFO: Save Interconnect took 0.019 seconds
79
80 # Extract MOS devices
81
82 # Extraction completed.
83
84 ui().openCellView("Progetto_OTA", "OTA", "extracted", 1)
85
86 # INFO: Opened cell OTA view extracted
87
88 # INFO: LPE run completed.

```

La vista estratta della cella OTA è riportata in Figura 5.1.

L'estrazione risulta quindi completata correttamente e la vista `extracted` della cella OTA è stata generata.

5.3 Verifica LVS

Infine è stata eseguita la verifica LVS, cioè *Layout Versus Schematic*. Questa verifica confronta la netlist estratta dal layout con la netlist dello schematico.

Dal report si osserva che entrambe le netlist contengono lo stesso numero di dispositivi:

$$N_{devices} = 10 \quad (5.3)$$

Inoltre, il report indica che non sono presenti errori sulle proprietà dei dispositivi:




Figura 5.1: Vista *extracted* della cella OTA generata dopo l'estrazione LPE in Glade.

There were no device property errors. (5.4)

Questo significa che i MOSFET estratti dal layout hanno dimensioni coerenti con quelle della netlist di riferimento.

Tuttavia, il report LVS segnala una differenza tra le netlist, dovuta a una mancata corrispondenza tra la rete n10 della netlist estratta e la rete gnd della netlist di riferimento. Questa anomalia riguarda il collegamento del substrato degli nMOS alla massa.

Il report LVS è riportato nel Listato 5.3.

Listing 5.3: Report LVS generato da Gemini.

```
1 ui().verifyLVSRUN()
2
3 ui().exportCDL("Progetto_OTA", "OTA", "extracted",
4 "C:/Users/luke6/OneDrive/Desktop/Universita/PSM_DK/psm_work_v2024/psm_work_v2024/OTA_extracted.cdl",
5 "", "(null)", 1, 0, 0, "r", 0, "c")
6
7 # INFO: Writing CDL file
8
9 # INFO: Finished writing CDL file
10
11 # INFO: Elapsed time = 0.003950s
12
13 # INFO: Starting LVS with args
14
15 gemini.exe -C -v -P -w 10.000000
16 -g C:/Users/luke6/OneDrive/Desktop/Universita/PSM_DK/psm_work_v2024/psm_work_v2024/OTA.err
17 -S C:/Users/luke6/OneDrive/Desktop/Universita/PSM_DK/psm_work_v2024/psm_work_v2024/OTA_extracted.
   cdl
18 C:/Users/luke6/OneDrive/Desktop/Progetto_OTA.cir
19
20 ---
21
22 ## Gemini 2.7.4 (64 bit)
23
24 Gemini started at 16:44:46 on 25/06/2026
25
26 ---
27
28 '''
29 Netlist summary before reduction : OTA_extracted.cdl
30 '''
31
32 ---
33
34 Number of devices :      10
35 Number of nets    :      11
36 Number of ports   :       6
37
38 ---
39
40 '''
41 Netlist summary before reduction : Progetto_OTA.cir
42 '''
43
44 ---
45
46 Number of devices :      10
47 Number of nets    :      10
48 Number of ports   :       0
49
50 ---
51
52 '''
53 Netlist summary after reduction :
54 '''
55
56 ---
57
58 '''
59 OTA_extracted.cdl      Progetto_OTA.cir
60 '''
61
62 Number of devices :      10      10
63 Number of nets    :      11      10
64 Number of ports   :       6       0
```

```

65 |
66 | The circuits are different.
67 |
68 | These circuits contain some symmetry (9% nodes not yet matched).
69 | Gemini will attempt to find a valid match for symmetrical nodes.
70 | There were no device property errors.
71 | 14 (66%) matches were found by local matching.
72 |
73 | The following netlist mismatches occurred:
74 |
75 | ---
76 |
77 | ```
78 |     Netlist errors : OTA_extracted.cdl
79 | ```
80 |
81 | ---
82 |
83 | 2 NETS do not match:
84 |
85 | NET "n10"[0,-1, BAD] 4 connections
86 | N: (inst MM1) [g] n9 :: [s,d,sub] n9, gnd, n10 [l=1, w=2.32]
87 | N: (inst MM2) [g] n8 :: [s,d,sub] n8, gnd, n10 [l=1, w=2.32]
88 | N: (inst MM3) [g] n8 :: [s,d,sub] out, gnd, n10 [l=1, w=4.64]
89 | N: (inst MM0) [g] n9 :: [s,d,sub] n6, gnd, n10 [l=1, w=4.64]
90 |
91 | NET "gnd"[0,-1, BAD] 4 connections
92 | N: (inst MM1) [g] n9 :: [s,d,sub] n9, gnd, n10 [l=1, w=2.32]
93 | N: (inst MM2) [g] n8 :: [s,d,sub] n8, gnd, n10 [l=1, w=2.32]
94 | N: (inst MM3) [g] n8 :: [s,d,sub] out, gnd, n10 [l=1, w=4.64]
95 | N: (inst MM0) [g] n9 :: [s,d,sub] n6, gnd, n10 [l=1, w=4.64]
96 |
97 | ---
98 |
99 | ```
100 |     Netlist errors : Progetto_OTA.cir
101 | ```
102 |
103 | ---
104 |
105 | 1 NETS do not match:
106 |
107 | NET "0"[0,-1, BAD] 8 connections
108 | N: (inst M5) [g] N003 :: [s,d,sub] N001, 0, 0 [l=1, w=4.64]
109 | N: (inst M6) [g] N004 :: [s,d,sub] out, 0, 0 [l=1, w=4.64]
110 | N: (inst M4) [g] N004 :: [s,d,sub] N004, 0, 0 [l=1, w=2.32]
111 | N: (inst M3) [g] N003 :: [s,d,sub] N003, 0, 0 [l=1, w=2.32]
112 |
113 | 0 devices and 2 nets written to OTA.err
114 |
115 | Gemini completed at 16:44:46 on 25/06/2026
116 |
117 | # INFO: LVS finished with exit code 0
118 |
119 | # INFO: LVS completed.

```

La differenza evidenziata dal tool riguarda quindi esclusivamente la rete di substrato degli nMOS. Nella netlist estratta, il terminale di substrato degli nMOS viene associato alla rete n10, mentre nella netlist dello schematico il substrato è collegato alla rete 0, cioè alla massa.

Questa anomalia è stata analizzata e non è stata ricondotta a un errore reale del layout. Il problema è dovuto a un bug o a una limitazione del software di estrazione/verifica nel riconoscimento del collegamento del substrato degli nMOS alla rete gnd.

Dal punto di vista circuitale, il layout risulta quindi coerente con lo schematico. In particolare:

- il numero di dispositivi estratti coincide con quello dello schematico;
- non sono presenti errori sulle proprietà dei dispositivi;
- le dimensioni dei MOSFET risultano correttamente riconosciute;
- l'unica differenza segnalata riguarda la gestione della rete di substrato degli nMOS.

Per questo motivo, nonostante il report LVS non riporti formalmente una completa corrispondenza tra le due netlist, il risultato è stato considerato corretto.

5.4 Considerazioni finali

Le verifiche finali confermano la correttezza del layout realizzato. La verifica DRC è stata superata senza errori, dimostrando il rispetto delle regole geometriche della tecnologia PSM025. L'estrazione LPE è stata completata correttamente e ha generato la vista `extracted` della cella OTA.

La verifica LVS ha evidenziato una differenza relativa alla rete di substrato degli nMOS, attribuita a un'anomalia del software di estrazione/verifica. Poiché il numero di dispositivi risulta corretto, non sono presenti errori sulle proprietà dei MOSFET e il problema è limitato alla gestione della connessione di substrato, il layout è stato considerato coerente con lo schematico e corretto per gli obiettivi del progetto.

CAPITOLO 6

Conclusioni

In questo progetto abbiamo realizzato il dimensionamento, la simulazione e il layout di un OTA CMOS di tipo p in tecnologia PSM025.

Il dimensionamento dei transistor è stato effettuato partendo dal modello quadratico dei MOSFET in strong inversion e successivamente corretto tramite simulazioni LTspice. Le larghezze finali scelte hanno permesso di ottenere valori di overdrive compatibili con la specifica richiesta.

Le simulazioni LTspice hanno confermato il corretto funzionamento del circuito. L'analisi del punto di riposo ha mostrato una corretta polarizzazione dei transistor e il rispetto delle condizioni di saturazione. La simulazione della corrente di cortocircuito ha evidenziato il comportamento transconduttivo dell'OTA, mentre la simulazione a uscita aperta ha permesso di stimare un guadagno di tensione pari a circa:

$$A_v \simeq -60 \quad (6.1)$$

corrispondente a circa:

$$A_v \simeq 35.6 \text{ dB} \quad (6.2)$$

Successivamente è stato realizzato il layout della cella OTA in Glade. La verifica DRC è stata superata senza errori e l'estrazione del layout è stata completata correttamente. La verifica LVS ha evidenziato un'anomalia relativa al collegamento del substrato degli nMOS alla rete di massa, attribuita a un bug del software di estrazione/verifica e non a un errore reale del layout.

In conclusione, il circuito progettato soddisfa le specifiche richieste.