

Cheat Sheet Formule Fondamenti di Elettronica 085746

conv. Acconcia $K=\frac{1}{2}\mu C'_{ox}\frac{W}{L}$ • formule + contesto essenziale • colore = famiglia: **diodi/RC** (ES1) **MOS/logica** (ES2) **opamp/conv.** (ES3) • 21 agosto 2026

BASE — reti, dB, prefissi

Reti (usate ovunque)

$V_{R_x} = V \frac{R_x}{\sum R_i}$ partitore di tensione

$I_{R_1} = I \frac{R_2}{R_1+R_2}$ partitore di corrente

$R_s = \sum R_i$; $R_1 \parallel R_2 = \frac{R_1 R_2}{R_1 + R_2}$ serie / parallelo

gen. spenti: $V \rightarrow$ corto, $I \rightarrow$ aperto sovrapposizione

$V_{th}=V$ a vuoto, $R_{th}=R$ vista Thevenin (gen. spenti)

dB & prefissi SI

$|G|_{dB} = 20 \log_{10} |G|$ 6 dB $\approx 2\times$, 20 dB = $10\times$, 40 dB = $100\times$

m 10^{-3} μ 10^{-6} n 10^{-9} p 10^{-12} k M G: $10^3, 10^6, 10^9$

DIODI — modelli & metodo

Modelli PWL ($V_\gamma \approx 0,7$ V)

$V_D = V_A - V_K$, $I_D > 0$ diretta convenzione segni

ON : $V_D = V_\gamma$, ver. $I_D > 0$ soglia diretta

OFF : $I_D = 0$, ver. $V_D < V_\gamma$ interdizione

BD : $V_D = -|V_{BD}|$, ver. $I_D < 0$ breakdown / zener

zener OFF : $-V_Z < V_D < V_\gamma$ range interdizione

Metodo a ipotesi (linea dei valori)

1. tutti OFF $\Rightarrow$ range con $-|V_{BD}| < V_D < V_\gamma$ ogni diodo: 2 bordi (fwd e BD)

2. segno di V_D : $<0 \Rightarrow$ solo bordo BD; $>0 \Rightarrow$ solo fwd l'altro lato è già vero: via

3. al bordo cambia UN diodo: nuova mappa bordi vecchi fuori = fantasmi

4. CHECK: la verifica dell'ipotesi NUOVA deve ridare

lo **STESSO** bordo a cui è morta la vecchia (se no: clamp/stato sbagliato)

ON $\rightarrow -V_\gamma$, OFF $\rightarrow$ apre, BD $\rightarrow -|V_{BD}|$ fwd inchioda a $\pm 0,7$, BD a $\pm V_{BD}$!

incollaggio: V_{out} continua al bordo secondo check gratuito

DIODI — caratteristica & potenza

Clipper a massa

$|V_{in}| < V_\gamma$: $V_{out} = V_{in}$ lineare (2 OFF)

$V_{in} > +V_\gamma$: $V_{out} = +V_\gamma$ clamp alto

$V_{in} < -V_\gamma$: $V_{out} = -V_\gamma$ clamp basso

Potenza

$P_D^{med} = \frac{1}{T} \int_0^T V_D I_D dt$ media su periodo

$P_D^{med} = d V_\gamma I_{D,ON}$ onda quadra, duty d

Raddrizz. SS +C / rilev. picco / zener

$\Delta V \approx V_p \frac{T}{R_L C}$ ripple pp ($R_L C \gg T$)

$V_{BD,min} \gtrsim 2V_p$, $V_{out} \approx V_p$ inversa / picco

$I_{D,med} \approx \frac{V_{out}}{R_L}$, $I_{D,pk} = C \frac{dV}{dt} \Big|_{cond}$ correnti diodo

$R_S^{max} = \frac{V_{in,min} - V_Z}{I_Z^{min} + I_{L,max}}$ zener: worst-case

Simboli: V_γ soglia • $|V_{BD}|=V_Z$ • R_S zavorra • V_p picco • d duty

CIRCUITO DELLE VARIAZIONI (salti ai gradini)

Costruzione (vale all'istante del gradino)

gen. costanti (rail, DC): SPENTI $\Delta_{\text{cost}}=0$: $V \rightarrow \text{massa}$,
 $I \rightarrow \text{aperto}$

$C \rightarrow \text{CORTO}$ ($\Delta V_C=0$) il gradino resta l'unica sorgente

Salto del nodo

$\Delta V_n = \Delta I \cdot R_{\text{vista}}^\Delta$ o $\Delta V_{in} \cdot \text{part.}^\Delta$ stessa R vista della τ , con
C=filo

C SERIE sul percorso: Δ passa il nodo salta (AC coupling)

C PARALLELO al nodo: $\Delta \rightarrow \text{massa}$ nodo inchiodato;
tutta la ΔI in C

a valle: $\Delta V = \Delta V_n \cdot \text{partitore}$ prima il nodo padrone, poi
i figli

Dopo il salto

$V(t_0^+) = V(t_0^-) + \Delta V_n$ poi esponenziale (formula master)

asintoto: DC nuova, C aperto input com'era + stessa
topologia $\Rightarrow$ asintoto = regime di 0^-

τ invariata se R viste immutate topologia cambiata $\Rightarrow$
ricalcola

TRANSITORI RC (1° ordine)

Formula master

$V_C(t) = V_\infty + (V_0 - V_\infty)e^{-t/\tau}$ legge universale

$\tau = R_{eq}C$ R_{eq} vista dai morsetti di C

$V_C(0^+) = V_C(0^-)$ continuità $\Rightarrow V_0$

Ricavare τ e t

$H(s) = \frac{K}{1+s\tau}$, $\tau = \frac{1}{2\pi f_p}$ τ = coeff. s al denom.

$t = -\tau \ln \frac{V-V_\infty}{V_0-V_\infty}$ inverti la master

$t \approx 0,69 n \tau$ soglia < 1 LSB, ADC n bit

$V_C(t) = V_0 + \frac{I}{C} t$ a corrente costante

C alla transizione / costanti

$V_C = V_0 \Rightarrow$ gen. V_0 ; $t \rightarrow \infty \Rightarrow$ aperto corto se $V_0=0$

gradino: $s \rightarrow \infty \Rightarrow \frac{1}{sC} \rightarrow 0$ C = corto per il Δ

$V(t_0^+) = V(t_0^-) + \Delta V_{in} \cdot \text{part.}|_C$ corto 2° gradino: solo il Δ ,
poi rilassa

0,69 τ :50%, 1 τ :63%, 2,2 τ :10-90% 5 τ : "stessa forma"

Simboli: V_0 iniziale • V_∞ regime • $\tau = R_{eq}C$

MOSFET — modello & zone

Notazione unificata (V^* già > 0)

$V_{GS}^* = V_{GS}(n)$, $V_{SG}(p)$ gate-source utile

$V_{DS}^* = V_{DS}(n)$, $V_{SD}(p)$ drain-source utile

$V_{OV} = V_{GS}^* - |V_T|$ overdrive (da V_{GS}^* !)

$K = \frac{1}{2} \mu C_{ox}' \frac{W}{L}$ conv. Acconcia

ON/OFF (gate) & zona (drain)

$V_{GS}^* > |V_T| \Rightarrow$ ON altrimenti $|I_D|=0$

$V_{DS}^* < V_{OV} \Rightarrow$ ohmica sotto pinch-off

$V_{DS}^* > V_{OV} \Rightarrow$ saturazione pinch-off

$V_{DS}^* = V_{OV} \Leftrightarrow V_{GD}^* = |V_T|$ confine ohmica/sat

MOSFET — corrente, R, S/D, PTL

Corrente (universale col modulo)

$|I_D| = K[2V_{OV}V_{DS}^* - (V_{DS}^*)^2]$ ohmica

$|I_D| = KV_{OV}^2$ saturazione

$I_{DS} = +|I_D|(n)$, $-|I_D|(p)$ segno finale (p: $S \rightarrow D$)

R/gen. & K serie/parallelo

$R_{DS,on} = \frac{1}{2KV_{OV}}$ ohmica profonda $V_{DS}^* \ll V_{OV}$

$I_{sat} = KV_{OV}^2$ sat = gen. corrente

$\frac{1}{K_{eq}} = \sum \frac{1}{K_i}$ (serie), $K_{eq} = \sum K_i$ (par.) come condut-
tanze

Source/Drain & pass-transistor

n: $S = V_{min}$; p: $S = V_{max}$ I da V alto a basso

INTERRUTTORE $\Rightarrow V_{DS} \approx 0 \Rightarrow$ **ohmica** per
progetto: non si verifica

DRIVER $\Rightarrow V_{DS}$ **ampio** $\Rightarrow$ **verifica zona** spesso
parte in saturazione

switch OK se $V_G \geq V_{S,max} + V_T + V_{OV}$ se no muore
come il PTL

n: $V_{C,max} = V_{DD} - V_T$ PTL: carica male gli alti

p: $V_{C,min} = |V_T|$ PTL: scarica male i bassi

Simboli: $V_T > 0$ (n), < 0 (p) • TG=n||p rail-to-rail • Lusardi
 $K_L = 2K$

PORTE LOGICHE — stati & cross-cond.

4 stati d'uscita (PUN / PDN)

PU on, PD off $\Rightarrow V_{OUT}=V_{DD}$ logico 1

PU off, PD on $\Rightarrow V_{OUT}=0$ logico 0

off/off $\Rightarrow$ HZ, $V_{OUT}=V_{OUT}(t^-)$ C_L memorizza

on/on $\Rightarrow$ cross-conduzione V_{OUT} intermedia

Cross-conduzione

$K_{max} \rightarrow$ ohm, $K_{min} \rightarrow$ sat shortcut K-dominante

$V_{OUT} = I_{sat}^{(K_{min})} R_{DS,on}^{(K_{max})}$ se $K_{max}/K_{min} \gg 1$

$K_p V_{OV,p}^2 = K_n [2V_{OV,n} V_{DS,n} - V_{DS,n}^2]$ bilancio esatto (P sat, N ohm)

$V_{OUT} = \frac{K_p V_{OV,p}^2}{2K_n V_{OV,n}}$ caso $K_n > K_p$ (logico 0)

$V_{DD} - V_{OUT} = \frac{K_n V_{OV,n}^2}{2K_p V_{OV,p}}$ caso $K_p > K_n$ (logico 1)

PORTE LOGICHE — tempi & potenze

Tempi propagazione ($V_{sog}=V_{DD}/2$)

$t_p = \frac{C_L \Delta V}{I_{sat}}$, $\Delta V = V_C(0) - V_{sog}$ regime saturazione

$t_p = \tau \ln \frac{V_C(0) - V_C(\infty)}{V_{sog} - V_C(\infty)}$ ohmico, $\tau = R_{DS,on} C$ (+R est.)

$R_{DS,on} = \frac{1}{2K V_{OV}}$; $R_{pinch} = \frac{V_{OV}}{I_{sat}}$ tangente / corda ($= 2R_{DS,on}$)

PTL (valore finale ridotto)

n (salita): $V_C(\infty) = V_{DD} - V_{Tn}$ carica male gli alti

p (discesa): $V_C(\infty) = |V_{Tp}|$ scarica male i bassi

V_{sog} mai raggiunta $\Rightarrow t_p \rightarrow \infty$ n: $V_{sog} > V_C(\infty)$; p: $V_{sog} < V_C(\infty)$

Potenze

$P_{stat} = \frac{T_{cross}}{T} V_{DD} I_{cross}$ 0 senza cross-cond.

$P_{din} = N_{sal} f C \Delta V V_{DD}$ per nodo, poi somma

ΔV : V_{DD} / $V_{DD} - V_{Tn}$ / $V_{DD} - |V_{Tp}|$ CMOS / PTLn / PTLp!

$\sum \Delta V_{\uparrow} = \sum \Delta V_{\downarrow}$ sanity check, se no errore

$T_{patt} =$ mcm dei periodi segnali con T diversi

Simboli: $V_{sog}=V_{DD}/2$ • N_{sal} fronti salita/periodo • $I_{cross}=K_{min} V_{OV}^2$

OPAMP — guadagni ideali & $A(s)$

G_{id} (corto virt. $V^+=V^-$, $i_{\pm}=0$)

$G_{id} = -\frac{R_2}{R_1}$ invertente

$G_{id} = 1 + \frac{R_2}{R_1}$ non invertente

$G_{id} = 1$ buffer

$G_{id} = -\frac{1}{sR_1C}$ integratore (polo orig.)

$G_{id} = -sR_2C$ derivatore (zero orig.)

$G_{id} = -\frac{R}{1+sRC}$ transimpedenza

OpAmp reale (1 polo)

$A(s) = \frac{A_0}{1+s\tau_0}$ anello aperto

$f_0 = \frac{1}{2\pi\tau_0}$, GBWP = $A_0 f_0$ polo / dato di targa

$|A| \approx \frac{GBWP}{f}$ per $f \gg f_0$

OPAMP — impedenze, G_{loop} , f^*

Impedenze & forma di Bode

$R \parallel \frac{1}{sC} = \frac{R}{1+sRC}$ parallelo RC (polo)

$R + \frac{1}{sC} = \frac{1+sRC}{sC}$ serie RC (zero)

cost + $s a = \text{cost}(1 + s \frac{a}{\text{cost}}) \Rightarrow \tau = a/\text{cost}$

$f_p = \frac{1}{2\pi\tau}$ polo/zero (occhio al 2π)

Conservazione guadagno×banda (per tratto)

−20: $|G| \cdot f = \text{cost}$; +20: $\frac{|G|}{f} = \text{cost}$ rapp. moduli = rapp. freq.

±40: $|G| \cdot f^{\pm 2} = \text{cost}$ SOLO le f al quadrato!

tratto piatto: $|G|$ costante lì non si taglia mai

G_{loop} (rompi anello, V_{test} in uscita)

$G'_{loop} = \frac{V_+ - V_-}{V_{test}}$ fattore retroazione

$G_{loop} = G'_{loop} \cdot A(s)$ anello completo

$|G_{loop}(j2\pi f^*)| = 1$ f^* : incrocio $|G_{id}| - |G_{OPEN}|$

$f^* = |G'_{loop}(0)|$ GBWP se poli/zeri $\gg f^*$

OPAMP — G_{reale} & stabilità

G_{reale} (metodo grafico)

$$|G_{reale}| = \min\{|G_{id}|, |G_{OPEN}|\} \text{ in dB};$$

$$G_{OPEN} = -G_{id}G_{loop}$$

$f \ll f^*: G_{id}; \quad f \gg f^*: G_{OPEN}$ transizione a f^*

$$G_{reale} = \frac{G_{id}}{1+|G_{loop}|} \text{ ESATTA: la spezzata è approx!}$$

$$\frac{\Delta G}{G_{id}} = \frac{1}{1+|G_{loop}(0)|}; \quad \varepsilon = \frac{V_{out,id}}{1+|G_{loop}(0)|} \text{ err. statico guad. finito (} \rightarrow \text{LSB)}$$

$$G_{reale} \approx \frac{G_{id}}{1+s\tau^*}, \quad \tau^* = \frac{1}{2\pi f^*} \text{ polo dominante}$$

Stabilità (su G_{loop} , tutti poli/zeri)

$$\phi_m = 180^\circ - \sum_p \arctan \frac{f_p^*}{f} + \sum_z \arctan \frac{f_z^*}{f} \text{ margine di fase}$$

1 polo $< f^*: \sim 90^\circ$; polo a $f^*: 45^\circ$ regola pratica

$\phi_m \gtrsim 45^\circ$ stabile; $\phi_m \rightarrow 0^\circ$ oscilla 2 poli vicini: instab.

taglio a $-40 \text{ dB/dec} \Rightarrow$ instabile scorciatoia TdE

Simboli: $s=j2\pi f$ • polo -20 , zero $+20 \text{ dB/dec}$ • G'_{loop} fattore reaz.

OPAMP — non idealità (DC + SR)

Procedura: ideale + C aperti, sovrapposizione

$$V_{out} = \pm(1 + \frac{R_f}{R_g})V_{os} \text{ offset} \times \text{guad. rumore}$$

$$V_{out} = R_f I_{b-} \text{ bias, contributo pin -}$$

$$V_{out} = (1 + \frac{R_f}{R_g})R_+ I_{b+} \text{ } R_+ \text{ vista dal +}$$

$$R_+ = R_f \parallel R_g \Rightarrow V_{out} = R_f I_{os} \text{ con compensazione}$$

$$I_{os} = |I_{b+} - I_{b-}| \text{ corrente di offset}$$

$$V_{out}^{wc} = \sum |\text{contributi}| \text{ segni ignoti: somma moduli}$$

Slew rate

$$2\pi f V_p \leq \text{SR} \text{ no distorsione (sinusoide)}$$

$$\text{FPBW} = \frac{\text{SR}}{2\pi V_p} \text{ full-power bandwidth}$$

Simboli: V_{os} offset tens. • $I_{b\pm}$ bias • SR = $\max |\dot{V}_{out}|$ • ingressi DC: SR ininfluente

ADC & DAC

ADC fondamentali

$$1 \text{ LSB} = \frac{V_{FS}}{2^n} \text{ risoluzione / scalino}$$

$$V_{FS} = \min(V_{FS}^{ADC}, \Delta V_{out}^{op}) \text{ fondo scala effettivo}$$

$$\text{LSB}_{in} = \frac{\text{LSB}_{ADC}}{G_{id}} \text{ risoluzione all'ingresso}$$

$$\varepsilon_q = \pm \frac{1}{2} \text{LSB} \text{ errore quantizzazione}$$

Tempi di conversione (cicli $\times T_{clk}$)

$$t_c^{SAR} = n T_{clk} (+1 \text{ con S/H})$$

$$t_c^{grad/inseg} = 2^n T_{clk}, \quad t_c^{rampa} = 2^n T_{clk} \text{ fino a } 2^n \text{ cicli}$$

$$t_c^2 \text{ rampe} = 2^{n+1} T_{clk} \text{ integra + deintegra}$$

$$2^n \geq N_{max} = T_{int}/T_{clk} \text{ bit contatore (doppia rampa)}$$

$$f_{clk}^{min} = \{n, 2^n, 2 \cdot 2^n\} / T_{hld} \text{ SAR / rampa / doppia}$$

DAC

$$V_{out} = -\frac{V_{ref}}{2} \left(\frac{D_i}{2^0} + \frac{D_{i-1}}{2^1} + \dots \right) \text{ R-2R, MSB peso max}$$

DNL, INL, guadagno, offset monotono se $\text{DNL} \geq -1 \text{ LSB}$

Sample & Hold

τ e vincoli

$$\tau_{smp} = R_{DS,on} C_H, \quad \tau_{hld} = R_{ADC} C_H \text{ } R \text{ vista da } C_H$$

$$T_{smp} > 0,69 n \tau_{smp} \text{ acquisizione } < 1 \text{ LSB}$$

$$T_{hld} \leq \frac{\tau_{hld}}{2^n} = \frac{R_{ADC} C_H}{2^n} \text{ droop } < 1 \text{ LSB (da FSR)}$$

$$T_{hld} \geq T_{conv} = \frac{n}{f_{clk}} \Rightarrow f_{clk} \geq \frac{n}{T_{hld}} \text{ copre la conversione SAR}$$

$$V_G > V_{OV}^{min} + V_t + V_{S,max} \text{ gate sample (worst } V_S)$$

$$C_H \geq \frac{T_{hld}(2^n - 1)}{R_{ADC}} \text{ dimensionam. (sfrutta dinamica)}$$

Simboli: C_H hold • $R_{DS,on}$ switch • n bit ADC

S&H — i tre errori

Fase, causa, formula

$$\text{sample settling: } C_H \text{ non arriva in tempo} \quad \varepsilon = \Delta V e^{-T_{smp}/\tau_{smp}}$$

$$\text{S} \rightarrow \text{H} \quad \text{charge inj.: carica del canale} \quad \Delta V = \Delta V_G \frac{C_{par}}{C_{par} + C_H}$$

$$\text{hold droop: } C_H \text{ si scarica} \quad \Delta V = \frac{I_{leak}}{C_H} T_{hld}$$

$$\text{ognuno } < \frac{1}{2} \text{LSB, } \sum < 1 \text{LSB spec tipica}$$

$C_H \uparrow \Rightarrow$ inj, droop $\downarrow$ ma smp lento TRADE-OFF centrale del S&H

Errori di guadagno

$$V_\varepsilon = V_{in} \frac{G_{id}}{1+|G_{loop}|} \text{ err. statico di guadagno (DC)}$$

$$E_{fs} = V_{in,fs} (G_{id} - G_{reale}) \text{ errore a fondo scala}$$

Simboli: V_{FS} fondo scala • C_{par} parassita • I_{leak} perdite in hold