ARCHITETTURA DEGLI ELABORATORI

RAPPRESENTAZIONE DELL'INFORMAZIONE (ID 1)

SISTEMI NUMERICI

I calcolatori lavorano in sistema binario: 0 e 1.

Infatti servono due stati per sapere se c'è corrente elettrica: si o no, 1 o 0.

Con il termine *bit* indichiamo l'unità di misura dell'informazione; può assumere valori di 0 e 1. 8 bit formano un byte.

Nei sistemi posizionali un numero è formato da:

- una singola cifra (d)
- la base del sistema (r)
- la parte intera (n)
- la parte frazionaria (m)
- il numero da rappresentare (N)

La cifra più a destra è il bit meno significativo (LSB), quello a sinistra il più significativo (MSB)

| | Sistema Decimale | sistema binario |
|---------|---|---|
| Regola | $N=d_{n-2}*10^{n-1}++d^{0}*10^{0}+\\d_{-1}*10^{-1}++d_{-m}*10^{-m}$ | $N = d_{n-1} * 2^{n-1} + + d_0 * 2^0 + d_{-1}$ $* 2^{-1} + + d_{-m} * 2^{-m}$ |
| Esempio | $123,45 = 1*10^{2} + 2*10^{1} + 3*10^{0} + 4*10^{-1} + 5*10^{-2}$ | $101_2 = 1 * 2^2 + 0 * 2^1 + 1 * 2^0 = 5_{10}$ |

Con il sistema binario si può verificare il fenomeno di *overflow*, ovvero un numero che non si può rappresentare, perché richiede più bit.

Le operazioni di somma e sottrazione possono causare overflow.

| VALORI | SOMMA | SOTTRAZIONE |
|--------|-----------------|----------------------------------|
| 0 0 | 0 | 0 |
| 0 1 | 1 | 1 con prestito dal bit superiore |
| 10 | 1 | 1 |
| 11 | 0 con riporto 1 | 0 |

NUMERI CON SEGNO

Ci sono 4 metodi per rappresentare un numero *negativo*:

- Modulo e Segno (MS)
- Complemento a 1 (CA1)
- Complemento a 2 (CA2)
- Eccesso 128

| <u>NOME</u> | <u>BIT</u> | <u>ESEMPIO</u> | <u>PROBLEMI</u> |
|-------------|--|--|--|
| MS | 7 Bit per rappresentare il numero. Il MSB per indicare il segno: 1 se negativo, 0 positivo. | $-4 = 1000\ 0100$ $4 = 0000\ 0100$ | Due rappresentazioni dello zero: 0000 e 1000. Spreco di un bit per il segno |
| CAI | Si invertono gli 0 con gli 1 e viceversa. | 9 = 0000 1001 -9 =1111 0110 | Due rappresentazioni dello zero |
| CA2 | Numero positivo rimane invariato. Numero negativo si applica CA1 e si somma 1. | 127= 0111 1111 -127= 1000 0001 | - |
| E128 | Si somma al numero decimale 128 e si converte in binario. Oppure si complementa il MSB al CA2 | 5+128= 133 ₁₀ -5 = 1000 0101 ₂ | - |

| MODULO E SEGNO | | | |
|------------------|---|--|--|
| <u>OPERATORE</u> | <u>SEGNO UGUALI</u> | <u>SEGNO DIVERSO</u> | |
| SOMMA | BIT DI SEGNO | BIT DI SEGNO | |
| | Lo stesso degli addendi | Quello dell'operando a modulo maggiore | |
| | BIT | BIT | |
| | Somma bit a bit. | Differenza bit a bit. | |
| SOTTRAZIONE | BIT DI SEGNO | BIT DI SEGNO | |
| | Quello dell'operando a modulo maggiore | Quello del <i>minuendo</i> | |
| | BIT | BIT | |
| | Il modulo della <i>differenza</i> dei due moduli | Somma dei moduli dei due operandi | |

| COMPLEMENTO A 2 | | | |
|------------------|---|--|--|
| <u>OPERATORE</u> | <u>OPERAZIONE</u> | | |
| SOMMA | Si esegue la somma in tutti i bit segno compreso. Un riporto oltre al MSB viene <i>scartato</i> . Se i due operandi sono di segno concorde e il risultato è del segno opposto è overflow. | | |
| SOTTRAZIONE | Si utilizza la seguente formula: $A-B = A + CA 2(B)$. Se i due operandi sono di segno concorde e il risultato è del segno opposto è overflow. | | |

NUMERI DECIMALI E CARATTERI

| VIRGOLA FISSA | | |
|---------------|---|--|
| Bit | 1 bit segno I < (n-1) = parte intera D = n - (I+1) = parte decimale Decidiamo noi quanti bit riservare in base alle esigenze | |
| Conv 10 -> 2 | $5.25_{10} \rightarrow 101.01_{2}$ $0.25 * 2 = 0.5 0 \text{ rip } 0.5$ $0.5 * 2 = 1 1 \text{ rip } 0$ | |
| Conv 2 -> 10 | $101.01 = 1*2^{2} + 1*2^{0} + 1*2^{-2} = 4 + 1 + 0.25 = 5.25$ | |
| Problemi | Rigidità della posizione assegnata alla virgola Poca precisione nel codificare i numeri. | |

| VIRGOLA MOBILE | | |
|----------------|--|--|
| Bit | 1 bit segno S mantissa M esponente E X= (-1) ^S * M * B ^E Posizione della virgola variabile. | |
| Esempio | $1011.0110_2 -> 1.0110110_2 * 2^3$ | |
| Precisione | Singola Precisione: 1 bit Segno 8 bit Esponente 23 bit Mantissa Doppia precisione: 1 bit Segno 11 bit Esponente 52 bit Mantissa | |

| Conv 10 -> 2 | $7.5_{10} \rightarrow 111.1_{2}$ $7_{10} = 111_{2}$ $0.5_{10} = 1_{2}$ |
|--------------------|--|
| Conv 2 -> 10 | 1 10000000 110000000000000000000000000 |
| Range e Precisione | Range: bit esponente Precisione. bit mantissa |

| CARATTERI | | | | |
|---|--|--|---|--|
| | ASCII std | ASCII text | UNICODE | UTF-8 |
| Rappresentazio ne di un carattere | 7 bit | 8 bit | 8-32 bit | |
| Totale Simboli | 128 | 256 | 4,29 miliardi | |
| Cosa Contiene | 26 + 26 lettere (a,A - z,Z) 10 cifre decimali segni di interpunzione caratteri di controllo | La tabella ASCII estesa varia in base alla zona geografica di utilizzo e al software utilizzato. | Codifica tutti i caratteri utilizzati nelle principali lingue del mondo Un carattere UNICODE è caratterizzato dal suo codice numerico, detto code point, solitamente rappresentato con 8 cifre esadecimali | Unione tra 8 bit e caratteri UNICODE |

CIRCUITI DIGITALI (ID 2)

RETI COMBINATORIE PT. 1

I *circuiti logici* sono realizzati come circuiti integrati realizzati su chip di silicio (piastrina)

Porte (gate) e *fili* depositati su chip di silicio, inseriti in un package e collegati all'esterno con un certo insieme di pin.

| Nome | Porte | |
|------------------------------------|-------------------|--|
| SSI (Small Scale Integrated) | 1-10 porte | |
| MSI (Medium Scale Integrated) | 10-100 porte | |
| LSI (Large Scale Integrated) | 100-100.000 porte | |
| VLSI (Very Large Scale Integrated) | > 100.000 porte | |

Nell'elettronica digitale sia gli ingressi che le uscite possono assumere solo i valori di *segnale alto* (1) con Volt >1 o *basso* (0) con volt <=1.


- Un *circuito combinatorio* è quel circuito il cui lo stato delle uscite dipende solo dalla funzione logica applicata allo *stato istantaneo* (cioè in un determinato istante di tempo) delle sue entrate.
- Un *circuito sequenziale* è quel circuito il cui lo stato delle uscite non dipende solo dalla funzione logica applicata ai suoi ingressi, ma anche sulla base di *valori pregressi collocati in memoria*.

Una *porta logica* è un circuito elettronico che dati dei segnali 0 e 1 in input produce un segnale in output ottenuto effettuando una operazione booleana sugli ingressi.

| Porte Logiche Fondamentali | | | | |
|----------------------------|--|-------------------------------------|-----------------------|--|
| <u>NOME</u> | <u>SIMBOLO</u> | <u>VALORI</u> | <u>SPIEGAZIONE</u> | |
| AND | | A B A · B 0 0 0 0 1 0 1 0 0 1 1 1 1 | 1 se entrambi sono 1. | |
| OR | $\stackrel{\textstyle \rightarrow}{\rightarrow}$ | A B A + B 0 0 0 0 1 1 1 0 1 1 1 1 | 1 se hai almeno un 1. | |
| NOT | \rightarrow | A A | l'opposto dell'input. | |

| Porte Logiche Derivate | | | | |
|------------------------|----------------|---|---------------------|--|
| <u>NOME</u> | <u>SIMBOLO</u> | <u>VALORI</u> | <u>SPIEGAZIONE</u> | |
| NAND | A S | A B A · B A NAND B 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 | L'opposto di AND | |
| NOR | A — out | A B A + B A NOR B 0 0 0 1 0 1 1 0 1 0 1 0 1 1 1 0 | L'opposto di OR | |
| XOR | #> | A B AXORB 0 0 0 0 1 1 1 1 0 1 1 1 0 | 1 se hai un solo 1. | |

Ad eccezione della porta NOT, le altre porte logiche possono esistere anche ad *N ingressi* (2, 3, 4,N). Esempio : Un AND a 3 ingressi



| COMPONENTI ELETTRONICI | | | | |
|------------------------|--|--|---|--|
| <u>NOME</u> | <u>SIGNIFICATO</u> | <u>SIMBOLO</u> | <u>VALORI</u> | |
| DECODER | Componente elettronico caratterizzato da: • n ingressi binari • 2^n uscite rappresentate in decimale. | $ \begin{array}{c} A \longrightarrow \\ B \longrightarrow \\ C \longrightarrow \\ 3 \end{array} $ Decoder $ \begin{array}{c} \vdots \\ \vdots \\ Out_7 \end{array} $ | ABC 0 1 2 3 4 5 6 7 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 | |
| MULTIPLEXOR | Componente elettronico caratterizzato da: • 2n entrate principali • n entrate di controllo (selettore) • 1 uscita | A O M u x 1 S | $C = (A \cdot \overline{S}) + (B \cdot S)$ | |

Possiamo creare logiche a due livelli:

- Somma di prodotti(PLA): somma logica (OR) di prodotti (AND)
- Prodotto di somme: prodotto (E) di somme (OR)

| SOMMA DI PRODOTTI | | | | |
|-------------------|-------|---|--------|--|
| | INPUT | | OUTPUT | |
| A | В | С | D | |
| 0 | 0 | 0 | 0 | |
| 0 | 0 | 1 | 1 | |
| 0 | 1 | 0 | 1 | |
| 0 | 1 | 1 | 0 | |
| 1 | 0 | 0 | 1 | |
| 1 | 0 | 1 | 0 | |
| 1 | 1 | 0 | 0 | |
| 1 | 1 | 1 | 1 | |

$D = (\underline{ABC})(\underline{ABC})(\underline{ABC})(ABC)$ (sottolineati i valori in NOT)

| | ROM | PLA |
|-------------------|---|-----------------------|
| SPIEGAZIONE | Circuito combinatorio in cui ad ogni ingresso corrisponde un'uscita | Somma di prodotti |
| DECODIFICA | Fully decoded | Partially decoded |
| DIMENSIONI | Più grandi di PLA | Meno grandi di ROM |
| <i>EFFICIENZA</i> | Meno efficienti di PLA | Più efficienti di ROM |
| MODIFICABILITA' | Possono implementare qualsiasi funzione logica con il numero di i/o specificato senza dover modificare la sua dimensione | Non possono |
| SCRITTURA | Possono essere solo lette e sono scritte una sola volta. Possono essere modificate solo se EROM. | |

RETI COMBINATORIE PT. 2


| BUS | | |
|-----------------|---|--|
| DESCRIZIONE BUS | La maggior parte delle operazioni vengono svolte su 32 bit, mettendo in luce la necessità di creare array di elementi logici. Un <i>bus</i> è una collezione di linee di input che verranno trattate come un singolo segnale. | |
| ESEMPIO BUS | Select bus A 32 M u x | |

| ALU | | | | |
|--|--|--|--|--|
| E'un insier | ne di circuiti combinatori che impleme | enta: | | |
| Operazioni aritmetiche | Operazioni logiche | Operazioni aritmetiche e logiche: Somma + AND + OR | | |
| ADDIZIONE 00000000000000000000000000000000000 | AND e OR Operation Resu | Operation CarryIn A CarryOut Result | | |



RETI COMBINATORIE PT. 3

Prendiamo in considerazione questa ALU : Inverter, Inverter, AND, OR , Somma




Quadrato con + = Full Adder. Multiplexer = coso a destra

| OPERAZIONI DI CONFRONTO | | | | |
|-------------------------|---|---|--|--|
| | SLT set on less then | BEQ branch on equal | | |
| RISULTATO | 1 se a b 0 altrimenti | Per verificare l'uguaglianza di a e b: sottrazione. | | |
| | Per eseguire questa istruzione si devono poter azzerare tutti i bit del bit-1 al bit-31 ed assegnare al bit-0 il valore il risultato. | a-b=0 ← → a=b Sei fa un nor tra tutti i bit. Così se uno tra i bit da output 1 (quindi non sono | | |
| | Bisogna fare una sottrazione a <b. 0="" 0,="" l'output="" quindi="" ritorniamo="" se="" sono="" uguali="" è="">0, A>B quindi ritorniamo 0 se l'output è <0, A<b quindi<="" th=""><th>uguali) con il nor sarà 0. Se invece i bit sono uguali l'output sarà 0 e con la negazione 1.</th></b.> | uguali) con il nor sarà 0. Se invece i bit sono uguali l'output sarà 0 e con la negazione 1. | | |

| | ritorniamo 1 Affinché ciò sia possibile, ricordando che i contenuti dei registri sono in CA2, possiamo fare una set dal registro 31 al registro 0, dove l'output nel registro 0 sarà 0/1 in base ai contenuti | ESC A ₁ LAS A ₂ SE7 |
|------------|--|---|
| SCHEMA ALU | Alruert Carry Out | Zero |
| OVERFLOW | (A-B) > 0 bit 31 di (A-B)=1 (A-B)<0 bit 31 di (A-B)=0 | |

RETI SEQUENZIALI PT.1

| Combinatori | Sequenziali |
|--|---|
| I circuiti combinatori calcolano funzioni che dipendono solo dai dati in input | I circuiti sequenziali calcolano funzioni che dipendono anche da uno stato, che dipende da informazioni memorizzate in elementi di memoria interni |



SR Latch

| Circuito,utilizzato come elemento di memoria, composto da 2 porte NOR concatenate. SR= Set e Reset | | | | | |
|--|---|-------|---|---------------|-----------------------------|
| Schema | R — | | | | - a - □ |
| Tavola NOR | | | | I | 1 |
| | | Α | В | NOR | |
| | | 0 | 0 | 1 | |
| | | 0 | 1 | 0 | |
| | | 1 | 0 | 0 | |
| | | 1 | 1 | 0 | |
| Set Valori | s 0 | 0 1 ā | Input S R R O O O O O O O O O O O O O O O O | 0 1 1/0 | Output Q Q 0 1 1 0 |
| Stabilità | L'output richiede un certo tempo, che deve | | | | |
| | essere il più piccolo possibile e quindi evitare di memorizzare i valori intermedi. Soluzione: clock. | | | | |


D Latch

Il D-Latch è un circuito nel quale viene eliminata la condizione di indeterminazione tipica del latch SR. Per fare questo l'ingresso S viene portato all'esterno sotto il nome di D, mentre l'ingresso R non è accessibile all'esterno e riceve il segnale di D negato. Dunque S e R

| ASSERTED | D=1 setting (S=1 e R=0) | |
|------------|--|--|
| ASSERTED | D=0 resetting (S=0 R=1) | |
| DEASSERTED | Quando il clock =0 | |
| D= Delay | deve essere stabile quando C (clock) diventa asserted | |
| | deve rimanere stabile per il Setup time (livello alto di c) | |
| | deve rimanere stabile per altro tempo per evitare malfunzionamenti (Hold Time) | |
| SCHEMA | Setup time Hold time C ritardo ritardo | |
| SCHEMA | $\begin{array}{c ccccccccccccccccccccccccccccccccccc$ | |
| GLITCH | Gli output possono temporaneamente cambiare da valori corretti a valori errati, e ancora a valori corretti | |

| edge-triggered |
|--|
| Avviene sul fronte di salita o di discesa del clock |
| a memorizzazione avviene istantaneamente eventuale segnale di ritorno "sporco" non fa in empo ad arrivare a causa dell'istantaneità della memorizzazione (2 D Latch -> D Flip Flop) |
| a i |


Il *D Flip-flop* può essere utilizzato come input e output durante lo stesso ciclo di clock Realizzato prendendo in serie 2 D-latch: il primo viene detto *master* e il secondo *slave*



RETI SEQUENZIALI PT.2

Register File

Struttura principale del datapath che consiste da un insieme di registri che possono essere letti e scritti fornendo il numero del registro da utilizzare.



Dato che leggere un registro non cambia nessuno stato basta fornire in ingresso un indirizzo e si avrà come output l'informazione contenuta nel registro.

Per scrivere un registro si avrà bisogno di 3 input:

- 1. il numero del registro
- 2. l'informazione da scrivere
- 3. un segnale di clock che controlli l'operazione di scrittura


Read Register 1-2 : Due bus da 5 bit (Indirizzi da leggere)

Write Register 5 bit: dice dove scrivere

Write Data 32 bit contiene le informazioni

Write può essere 0: non scrivi e 1: scrivi. Controllo

Read Data (32 bit): Output




 $un\ Register\ File\ con\ due\ porte\ di\ lettura\ e\ una\ di\ scrittura\ ha\ 5\ input\ e$ $2\ output$

MEMORIE

Oltre alle piccole memorie implementate per mezzo di registri e file di registro, esistono altri tipi di memorie che possiamo distinguere in base a diversi parametri:

- 1. Dimensione: quantità di dati memorizzabili
- 2. Velocità: l'intervallo di tempo tra la richiesta del dato e il momento in cui è disponibile
 - 3. Consumo: potenza assorbita
 - 4. Costo: costo per bit


Le memorie più piccole e veloci sono poste ai livelli alti, le più ampie e lente ai bassi.



Per memorizzare dati strutturati e codice di programma, abbiamo bisogno di memorie più grandi: *RAM* - Random Access Memory

| RAM | | |
|--------------------------------|---|--|
| Operazioni Lettura e Scrittura | | |
| Indirizzamento | Attività con cui l'elaboratore seleziona una particolare cella di memoria | |
| Tipi | SRAM e DRAM | |

| Lettura | Scrittura | |
|--|--|--|
| Il contenuto della cella di memoria indirizzata | Il contenuto del Registro Dati è copiato nella | |
| dal Registro indirizzi è copiato nel Registro Dati | memoria indirizzata dal Registro Indirizzi | |



| SRAM (Static) | DRAM (Dynamic) | |
|---|---|--|
| Vengono usati i latch tempi di accesso 0,5 -2,5 ns Basso consumo | Memorizzazione bit tramite condensatore e quindi necessario rinfrescare il contenuto a intervalli di tempo tempi di accesso 50-70 ns | |
| Chip select Output enable Write enable Din[15-0] Address SRAM 2M × 16 Din[15-0] | Pass transistor Capacitor | |
| | La Dram è meno costosa perchè ha un solo transistor per bit, e un condensatore | |

| BLOCCO INDIRIZZI??? | |
|---|--|
| Per diminuire la complessità dei decoder è opportuno suddividere gli indirizzi in 2 blocchi | |
| parte alta per accedere una riga | parte bassa per accedere una specifica colonna |
| | Le celle consecutive hanno indirizzi che differiscono solo per la parte bassa dell'indirizzo |

SRAM SRAM

Le Synchronous SRAM e DRAM (SRAM e SDRAM) permettono di aumentare la banda di trasferimento della memoria sfruttando questa proprietà

Memorie sincrone con segnale di clock

E' possibile specificare che vogliamo trasferire dalla memoria una una sequenza di celle consecutive (burst)

Ogni burst è specificato da un indirizzo di partenza, e da una lunghezza. Le celle del burst sono contenute all'interno di una stessa Riga, selezionata una volta per tutte tramite decoder

La memoria fornisce una delle celle del burst a ogni ciclo di clock ⇒ Migliora banda di trasferimento (numero di trasf. al sec)


Non è necessario ripresentare l'indirizzo per ottenere ogni cella del burst Costo del decoder pagato una sola volta all'inizio

| Finite State Machine (FSM) | | |
|---|---|--|
| usate per descrivere i circuiti sequenziali Composte da un set di stati e 2 funzioni | | |
| Next state function | Output function | |
| determina lo stato successivo partendo dallo stato corrente e dai valori in ingresso | produce un insieme di risultati partendo dallo stato corrente e dai valori in ingresso | |
| Moore | Mealy | |
| output dipende solo dallo stato corrente | se dipende dallo stato corrente e dagli input | |

SOFTWARE - ISA (ID 3)

INSTRUCTION SET ARCHITECTURE PT 1

| OUTLINE | |
|-------------------|------------------------------------|
| Cosa fa? | ISA (Instruction Set Architecture) |
| Come si programma | Assembly |
| Come è fatto? | Circuiti e DataPath |



Cattura gli aspetti fondamentali del comportamento di un processore nell'architettura di Von Neumann.

La sequenza di operazioni è logica


A livello ISA si vedono i registri e Memoria

Hardware: circuiti combinatori e sequenziali

Software: interprete

Memoria: insieme di celle che contengono bit interpretabili in modi diversi (dati o istruzioni)

PROCESSORE (CPU, CENTRAL PROCESSING UNIT)



| <i>MEMORIA</i> | |
|------------------|--|
| СРИ | Dentro la CPU i registri sono pochi, veloci e costosi. |
| Memoria | La Memoria è grande (Gigabyte), relativamente lenta e mediamente costosa |
| Memoria di massa | La Memoria di massa è una periferica molto grande (Terabyte) lenta, poco costosa e persistente |

| FILOSOFIE DI PROGETTO CPU | |
|---------------------------|---|
| RISC | Poche istruzioni semplice Circuito semplice Esecuzione veloce della singola istruzione Occorrono più istruzioni per cose semplici Es: <i>MIPS</i> ; ARM |
| CISC | Istruzioni complesse Circuito complicato Esecuzione lenta della singola istruzione Occorrono meno istruzione |

| MIPS | |
|--------------------|---|
| Registri | 32 registri di 32 bit |
| Istruzioni | 32 bit |
| Dati | Manipolazione solo su registri. Trasferimento tra memoria e registri. |
| Formati Istruzione | R-Type I-Type J-Type |


R-TYPE

MSB 6 Bit di operation code (che operazione facciamo)

LSB 6 bit: in base al MSB, possiamo avere diversi function code

3x5 registri: primo, secondo e destinazione

5 bit shift





I-TYPE (add immediate)

MSB 6 Bit operation code,

- 5 bit primo registro
- 5 bit registro destinazione

16 bit costante





Al jump word address si aggiungono due bit 00 e otteniamo 28 bit (gli indirizzi vanno di 4 e 4). Per completare un indirizzo ci servono 4 bit e prendiamo i MSB del \$pc.

ASSEMBLY

| Registri | |
|---|---|
| Registri di sistema | Registri utilizzabili |
| \$zero rappresenta il valore zero \$ra registro del valore di ritorno \$pc: Program Counter, contiene l'indirizzo della prossima istruzione da eseguire. | \$t0 - \$t9 per variabili temporanee (Temporary) \$s0 - \$s7 per variabili da salvare (saved) \$a0 - \$a3 parametri (Arguments) |

Direttive

- .text indica che tutto quello che viene dopo verrà salvato nello user text segment. Tipicamente sono le istruzioni
- .data tutto quello che viene dopo verr'a salvato nel data segment, tipicamente i dati salvati in memoria

| Strutture dati | |
|---|---|
| Array | Stringhe |
| .word w1,, wn collezione di valori di 32 bit .half h1,, hn collezione di valori di 16 bit .byte b1,, bn collezione di valori di 8 bit | .ascii "str" salva la stringa in caratteri ascii .asciiz "str" salva la stringa in caratteri ascii, e aggiunge il carattere di terminazione '\0'. |

| Operazioni Matematiche | | |
|-----------------------------|------------------|---|
| ISTRUZIONE | ESEMPIO | COMMENTI |
| add | add \$1,\$2,\$3 | |
| subtract | sub \$1,\$2,\$3 | |
| add immediate | addi \$1,\$2,100 | somma immediatamente un numero costante |
| multiply (without overflow) | mul \$1,\$2,\$3 | il risultato `e in 32 bit |
| multiply | mult \$2,\$3 | il risultato `e diviso in 32 e 32 bit, rispettivamente in hi e low |

| divide | div \$2,\$3 | quoziente nel registro low, |
|--------|-------------|-----------------------------|
| | | resto nel registro hi |

| Operazioni Logiche | | |
|---------------------|-----------------|--|
| ISTRUZIONE | ESEMPIO | COMMENTI |
| and | and \$1,\$2,\$3 | and tra i singoli bit |
| or | or \$1,\$2,\$3 | or tra i singoli bit |
| shift left logical | sll \$1,\$2,10 | shifta a sinistra di un numero costante di bit |
| shift right logical | mul \$1,\$2,\$3 | shifta a sinistra di un numero costante di bit |

Operazioni di Trasferimento

I dati sono in due posizioni diverse:

- Memoria che è l'area che accoglie i dati inseriti, nel codice, nella sezione .data
- Registri che vengono usati e manipolati nel codice

| ISTRUZIONE | ESEMPIO | COMMENTI |
|----------------|---------------|---|
| load word | lw \$1,0(\$2) | copia dalla memoria al registro |
| store word | sw \$1,0(\$2) | copia dal registro alla memoria |
| load address | la \$1,label | carica l'indirizzo di una label nel registro |
| load immediate | li \$1,100 | carica il valore nel registro |
| move | move \$1,\$2 | copia da registro a registro |

Rami Condizionali

| ISTRUZIONE | ESEMPIO | COMMENTI |
|------------|-------------------|-------------------------------|
| beq | beq\$1,\$2,label | == |
| bne | bne \$1,\$2,label | != |
| bgt | bgt \$1,\$2,label | > |
| bge | bge \$1,\$2,label | >= |
| blt | blt \$1,\$2,label | < |
| ble | ble \$1,\$2,label | <= |
| slt | slt \$1,\$2,\$3 | if(\$2!=\$3)\$1=1; else \$1=0 |
| slti | slti \$1,\$2,100 | if(\$2!=100)\$1=1; else \$1=0 |

I cicli vanno costruiti attraverso l'uso dei jump.

Un Jump serve per saltare ad un registro o ad una label, si usa nella forma j label

CATENA PROGRAMMATIVA

| CATENA PROGRAMMATIVA | | |
|----------------------|---|--|
| Compilatore | Programma Passato al compilatore che traduce da alto livello a linguaggio macchina oppure ad assembly | |
| Assembler | Codice passato all'assembler, traduce in istruzione binario (file object) | |
| Linker | Passato al Linker, collega con altri file obj/lib (file exe) | |
| Loader | Loader carica programma su pc e può essere eseguito | |