# 1. Rtl\_tb1

## 2. Rtl\_tb2

### 3. Gatelevel tb1

### 4. Gatelevle\_tb2

#### 5. No latch

6. Timing report

7. Area report

8. 参考 sample 的檔案寫出來的,在研究 sequential circuit 怎麼運作時花了很多時間,由於我是第一次寫 verilog,目前對於怎麼讀出檔案還不太會,寫完作業四應該可以更加熟悉