# Atividade do Capítulo 2

**Nome:** Mateus Sousa Araújo – **Matrícula:** 374858 **Nome:** José Wesley Araújo – **Matrícula:** 374855

# # HALF ADDER (Meio Somador)


```
1 🕁 - -
              HALF ADDER
 3
    -- INPUTS | OUTPUTS
    -- a | b | carry | sum
 6
 7
    --0 | 0 | 0 | 0
    --0 | 1 | 0 | 1
--1 | 0 | 0 | 1
 8
10 -- 1 | 1 | 1 | 0
11
12
13
    library IEEE;
14
    use IEEE.STD_LOGIC 1164.ALL;
15
    use IEEE.NUMERIC_STD.ALL;
16
   entity half adder is
17
18
      Port (
19
                a,b : in std_logic; -- entrada a e b;
carry : out std_logic; -- carry "vai um";
20
21
                            out std logic -- resultado da soma;
                sum
                         :
22
23 \( \text{end half_adder} \);
24
25 parchitecture Behavioral of half_adder is
26
27
    begin
28
29
        sum <= a xor b; -- soma só recebe verdadeiro se e somente se um dos dois for verdade;
30
        carry <= a and b; -- carry recebe uma and entre a e b;</pre>
31
32 ≙end Behavioral;
33
```

Para a realização do meio somador criamos duas entradas "a" e "b" e duas saídas "carry" e "sum". A variável "sum" guarda o valor da soma, e o "carry" guarda o valor de "vai um". De acordo com a tabela verdade do meio somador, fizemos uma "xor" entre "a" e "b" e o carry recebeu uma "and" entre "a" e "b". Dessa forma fica correto a lógica para essa implementação.


Para o Teste Bench realizamos a criação dos sinais de entrada e saída. Logo em seguida fizemos o mapeamento. Dentro do processo fizemos todos os casos em que as entradas poderiam ficar de acordo com a tabela verdade. Fizemos isso utilizando 2 sinais criados, cada qual representando as 2 entradas "a" e "b". Ocorreu um pequeno atraso de propagação na simulação. Abaixo segue o código do teste bench e a simulação waveform. Fizemos também a implementação de Design do programa. Também fizemos as outras simulações.

```
library IEEE;
     use IEEE.STD LOGIC 1164.ALL;
 3
    use IEEE.NUMERIC_STD.ALL;
 5
     entity hald_adder_tb is
 6
     -- Port ( );
 7
    end hald_adder_tb;
 8
 9
    architecture Behavioral of hald adder to is
10
    component half_adder is
11
12
    Port (
                          : in std_logic; -- entrada a e b;
: out std_logic; -- carry "vai um";
: out std_logic -- resultado da soma;
13
14
                  carry
15
             );
16
17
     end component;
18
     -- INPUTS
19
                           std_logic; -- sinal para a entrada a;
std_logic; -- sinal para a entrada b;
20
    signal s a
                     :
21
     signal s_b
22
23
24
     -- OUTPUTS
    signal s_carry :
                           std_logic; -- sinal para a saída de carry;
25
26
                           std_logic; -- sinal para a saida de soma;
    signal s_sum
27
28
    begin
29
    teste: half_adder port map( a => s_a, b => s_b, carry => s_carry, sum => s_sum ); -- mapeamente;
30
31
     -- Stimulus process
32
         stim_proc: process
33
             begin
34
             -- hold reset state for 100 ns.
35
             wait for 100 ns;
36
37
                              s_b <= '0'; -- caso quando "a" e "b" são 00;
             s_a <= '0';
38
39
             wait for 100 ns;
40
41
             s a <= '0';
                              s b <= 'l'; -- caso quando "a" e "b" são 01;
42
43
             wait for 100 ns;
44
45
                              s_b <= '0'; -- caso quando "a" e "b" são 10;
             s_a <= '1';
46
47
             wait for 100 ns;
48
49
             50
51
          end process stim_proc;
52
53
     end Behavioral;
54
```


**Teste bench** 




**Implementation Design** 




Simulação de comportamento (Behavioral)




**Synthesis Functional Simulation** 



**Synthesis Timing Simulation** 



**Implementation Functional Simulation** 



**Implementation Timing Simulation** 

# # FULL ADDER (Somador Completo)

```
1 🖯 - -
 2
               SOMADOR COMPLETO - FULL ADDER
 3
 4
                b cin
                                sum | carry
5
               0
 6
           0
                      0
                                             0
   - -
                                0
7
           0
                0
                      1
                                             1
8
   - -
           0
                 1
                      0
                                0
                                             1
           0
                1
                      1
9
                                7
                                             0
               0 0 i
           1
10
                                0
                                             7
                     1 |
11
               0
                                1
12
                1
                     0 |
13
   - -
14 🔆 - -
15
16
   library IEEE;
   use IEEE.STD LOGIC 1164.ALL;
17
   use IEEE.NUMERIC_STD.ALL;
18
19
20
   ⊝entity full_adder is
21
     Port (
22
               a, b, cin : in std logic; -- entradas a, b e o "vai um - cin";
23
               sum, carry : out std_logic -- saídas da soma e do carry;
24
           );
25
   ≙end full adder;
26
27
   architecture Behavioral of full_adder is
28
29
30
31
   sum <= a xor b xor cin; -- operação para a saída da soma;
32
   carry <= (a and b) or (a and cin) or (b and cin); -- operação para a saída de carry;
33
34 \(\hat{e}\) end Behavioral;
35
```


Para a realização do Somador completo, foi preciso considerar agora 3 entradas de input, ao invés de apenas 2, como era no meio somador. A ideia aqui é levar em consideração uma nova entrada que é o "carry in". Esse tipo de somador resolve o problema do meio somador por levar em consideração o "cin" do anterior. Temos 3 entradas com 2 saídas. As 2 saídas são representadas por uma de soma e outra de carry.

De acordo com a tabela verdade do somador completo, é preciso fazer algumas operações para a soma "sum" e o carry. Para o saída "sum", usamos 2 portas do tipo xor com as entradas "a" e "b" juntamente com o carry in "cin". Para o carry foi preciso implementar 3 and's pra cada par de entrada, "a com b", "a com cin" e "b com cin". Dessa forma garantimos a saída de acordo com a tabela verdade.


O Teste bench foi similar ao meio somador, com a única diferença de um sinal a mais de entrada referente ao carry de entrada "cin". Logo em seguida fizemos a criação de 3 sinais de entrada e 2 de saída para fazer o mapeamento. No processo fizemos todos os casos que as 3 entradas de input podiam assumir. Abaixo se encontra o Teste bench e as simulações.

```
library IEEE;
    use IEEE. STD_LOGIC_1164. ALL;
 3
    use IEEE.NUMERIC_STD.ALL;
 5
    entity full adder tb is
 6
         Port ( );
    end full_adder_tb;
 8
 9
    architecture Behavioral of full_adder_tb is
10
        component full_adder is
11
                    a, b, cin : in std_logic; -- entradas a, b e o "vai um - cin"; sum, carry : out std_logic -- saídas da soma e do carry;
12
13
14
                );
15
        end component;
16
17
                                  := '0'; -- sinal da entrada a;
:= '0'; -- sinal da entrada b;
18
    signal s_a
                    : std_logic
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
    signal s_b
                    : std_logic
                                  := '0'; -- sinal da entrada cin;
    signal s_cin
                   : std_logic
     --Outputs
    signal s_sum : std_logic; -- sinal de saída para a soma;
    signal s_carry : std_logic; -- sinal de saída para o carry;
    teste: full_adder port map(a => s_a, b => s_b, cin => s_cin, sum => s_sum, carry => s_carry); -- mapeamento
      -- Stimulus process
     stim_proc: process
     begin
     wait for 50 ns;
     s_a <= '0':
                     wait for 20 ns;
     s_a <= '0';
                      wait for 20 ns;
42
      s_a <= '0';
                       s_b <= '1';
                                     s_cin <= '0'; -- caso "010"
43
      wait for 20 ns;
44
                                      s_cin <= '1'; -- caso "011"
45
     s_a <= '0';
                       s_b <= '1';
      wait for 20 ns;
46
47
48
     s_a <= '1';
                       s_b <= '0';
                                      s cin <= '0'; -- caso "100"
49
     wait for 20 ns;
50
51
52
53
54
55
56
57
58
      s_a <= '1';
                       s_b <= '0';
                                      s_cin <= 'l'; -- caso "101"
      wait for 20 ns;
     s a <= '1';
                       s b <= '1';
                                      s cin <= '0'; -- caso "110"
     wait for 20 ns;
                       s_a <= '1';
     wait for 20 ns;
59
60
    end process stim_proc;
61
    end Behavioral;
62
```

#### Teste bench




Simulação de comportamento (Behavioral)




**Implementation Design** 




**Synthesis Functional Simulation** 



**Synthesis Timing Simulation** 



**Implementation Functional Simulation** 



**Implementation Timing Simulation** 

# # 16-BIT ADDER (Somador de 16 bits)

```
library IEEE:
     use IEÉE. STD LOGIC 1164. ALL:
     use IEEE.NUMERIC STD.ALL;
     use IEEE.STD_LOGIC_UNSIGNED.ALL;
 6 ∮entity bits_adder is
 7
8
       Port (
                                   in std_logic_vector(15 downto 0); -- entrada a de 16 bits;
in std_logic_vector(15 downto 0); -- entrada b de 16 bits;
                    numl :
 9
                    num2 :
10
                                   out std_logic_vector(15 downto 0); -- saida de soma com 16 bits;
11
                                   out std logic
                                                                                 -- saída de carry out.
                    carry :
12
               );
    ∆end bits_adder;
15
16
     architecture Behavioral of bits_adder is
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
       -temporary signal declarations(for intermediate carry's)
     signal c0,c1,c2,c3, c4, c5, c6, c7, c8, c9, c10, c11, c12, c13, c14, c15 : std logic := '0'; -- sinais de carry
     beain
     -- primeiro somador
     sum(0) <= num1(0) xor num2(0); -- calculo da soma;</pre>
                                          -- calculo do carry;
     c0 \le num1(0) and num2(0);
      -- seaundo somador
     sum(1) \le num1(1) xor num2(1) xor c0;
     c1 \le (num1(1) \text{ and } num2(1)) \text{ or } (num1(1) \text{ and } c0) \text{ or } (num2(1) \text{ and } c0);
      -- terceiro somador
     sum(2) \le num1(2) xor num2(2) xor c1;
     c2 \leftarrow (num1(2) \text{ and } num2(2)) \text{ or } (num1(2) \text{ and } c1) \text{ or } (num2(2) \text{ and } c1);

    quarto somador

     sum(3) \le num1(3) xor num2(3) xor c2;
     c3 \leftarrow (num1(3) \text{ and } num2(3)) \text{ or } (num1(3) \text{ and } c2) \text{ or } (num2(3) \text{ and } c2);
38
39
40
41
     sum(4) \le num1(4) \times num2(4) \times c3;
     c4 \le (num1(4) \text{ and } num2(4)) \text{ or } (num1(4) \text{ and } c3) \text{ or } (num2(4) \text{ and } c3);
      -- sexto somado:
    sum(5) <= num1(5) xor num2(5) xor c4;
44 c5 <= (num1(5) and num2(5)) or (num1(5) and c4) or (num2(5) and c4);
```

Daria pra fazer o somador de 16 bits de uma forma mais fácil utilizando apenas a soma de 2 vetores de qualquer tamanho com a operação "saída <= vetor1[ ] + vetor2[ ]". O código daria apenas uma linha, mas primeiramene tinhamos feito de forma similar com o somador completo, na qual levava em consideração o carry de entrada ("cin"). Para a criação desse modelo fizemos duas entradas "num1" e "num2" de 16 bits cada. Também fizemos a criação de uma saída que levará a soma, chamada "sum", de 16 bits também. Criamos outra saída que nos indicará um estouro final no nosso barramento de 16 bits. O livro sugere que não seja levado em consideração o carry final, mas colocamos para ter um efeito mais interessante na soma final das duas entradas.

A ideia básica é fazer um somador bit a bit de 16 bits, levando em consideração o carry de entrada. Para isso criamos 15 sinais intermediários que vão representar os carry's intermediários. Para isso, nos utilizamos da mesma lógica do somador completo e fizemos a operação bit a bit do barramento de 16 bits. No final colocamos carry para receber o estouro. Se nossa soma ultrapassar os 16 bits, então será representação somentre os 16 primeiros em hexadecimal. A figura acima representa uma parte do código em VHDL, e a outra logo abaixo a segunda parte.

```
45
46
     -- sétimo somador
     sum(6) \le num1(6) \times num2(6) \times c5;
    c6 \le (num1(6) \text{ and } num2(6)) \text{ or } (num1(6) \text{ and } c5) \text{ or } (num2(6) \text{ and } c5);
49
50
     -- oitavo somador
     sum(7) \le num1(7) xor num2(7) xor c6;
52
     c7 \leftarrow (num1(7) \text{ and } num2(7)) \text{ or } (num1(7) \text{ and } c6) \text{ or } (num2(7) \text{ and } c6);
54
     -- nono somador
55
     sum(8) \le num1(8) \times num2(8) \times c7;
     c8 \leftarrow (num1(8) \text{ and } num2(8)) \text{ or } (num1(8) \text{ and } c7) \text{ or } (num2(8) \text{ and } c7);
     -- décimo somador
59
     sum(9) \le num1(9) xor num2(9) xor c8;
60
     c9 \leftarrow (num1(9) \text{ and } num2(9)) \text{ or } (num1(9) \text{ and } c8) \text{ or } (num2(9) \text{ and } c8);
61
     -- décimo primeiro somador
     sum(10) \le num1(10) xor num2(10) xor c9;
    c10 \le (num1(10) \text{ and } num2(10)) \text{ or } (num1(10) \text{ and } c9) \text{ or } (num2(10) \text{ and } c9);
65


    décimo segundo somador

67
     sum(11) <= num1(11) xor num2(11) xor c10;
    cll <= (numl(11) and num2(11)) or (numl(11) and cl0) or (num2(11) and cl0);
70
     -- décimo terceiro somador
     sum(12) \le num1(12) xor num2(12) xor cl1;
72
    cl2 <= (num1(12) and num2(12)) or (num1(12) and cl1) or (num2(12) and cl1);
73
      -- décimo quarto somador
75
     sum(13) \le num1(13) xor num2(13) xor c12:
     c13 \le (numl(13) \text{ and } num2(13)) \text{ or } (num1(13) \text{ and } c12) \text{ or } (num2(13) \text{ and } c12);
78
     -- décimo quinto somador
     sum(14) \le num1(14) xor num2(14) xor c13;
    c14 \le (numl(14) \text{ and } num2(14)) \text{ or } (numl(14) \text{ and } c13) \text{ or } (num2(14) \text{ and } c13);
81
82
     -- décimo sexto somador
     sum(15) <= num1(15) xor num2(15) xor cl4;
    c15 \ll (num1(15)) and num2(15)) or (num1(15)) and c14) or (num2(15)) and c14);
85
86
     carry <= c15;
88 Aend Behavioral;
```


Para o Teste bench realizamos a criação de 4 sinais, cada um referente as entradas e saídas da entidade. Aqui fizemos que as entradas "num1" e "num2" recebessem valores fixos, e que dentro do processo houvesse a incrementação desses valores. Fixamos "num1" em "0F0F" e "num2" em "0A2E". Dentro do processo esses valores serão incrementados e a soma vai sendo realizada bit a bit no barramento de 16 bits. Tivemos o cuidado para fazer um casting na incrementação de cada vetor de 16 bits para números com sinal também. Abaixo está o Teste bench e as simulações. Nesse caso na simulação waveform, não há overflow. Logo o carry ficará sempre em 0.

```
library IEEE;
     use IEEE.STD_LOGIC_1164.ALL;
 3
    use IEEE.NUMERIC_STD.ALL;
    use IEEE.STD LOGIC UNSIGNED.ALL;
 5
 6
     entity bits_adder_tb is
         Port ( );
 8
     end bits_adder_tb;
 9
10
     architecture Behavioral of bits adder tb is
11
         component bits_adder is
12
13
         Port(
                               in std_logic_vector(15 downto 0);
                   numl:
                                                                       -- entrada a de 16 bits:
14
                  num2 :
                               in std_logic_vector(15 downto 0);
                                                                       -- entrada b de 16 bits;
15
                  sum :
                               out std_logic_vector(15 downto 0);
                                                                       -- saída de soma com 16 bits;
16
                               out std logic
                                                                       -- saída de carry out;
                  carry :
17
18
             );
         end component;
19
                        std_logic_vector(15 downto 0) := X"0F0F"; -- sinal para a entrada 1;
20
     signal s_numl :
21
22
23
24
25
26
27
28
29
30
     signal s_num2 :
                        std_logic_vector(15 downto 0) := X"OA2E"; -- sinal para a entrada 2;
     signal s_sum :
                        std_logic_vector(15 downto 0);
                                                                     -- sinal para a saída de soma;
     signal s_carry :
                        std_logic:='0';
                                                                     -- sinal a saída de carry;
     begin
    UUT : bits_adder port map(num1 => s_num1, num2 => s_num2 ,sum => s_sum, carry => s_carry); -- mapeamento;
     tb : process
31
     begin
32
33
34
     wait for 100 ns;
    s_numl <= std_logic_vector(signed(s_numl) + 1);</pre>
35
36
    s_num2 <= std_logic_vector(signed(s_num2) + 1);</pre>
     wait for 100 ns;
37
38
    end process tb;
39
40
    end Behavioral;
```


#### **Teste bench**



Simulação de comportamento (Behavioral)




**Synthesis Timing Simulation** 




**Implementation Design** 



**Synthesis Functional Simulation** 



**Implementation Functional Simulation** 



**Implementation Timing Simulation** 


# # INC16 (Incrementador de 16 bits)

```
1
    library IEEE;
 2
    use IEEE.STD LOGIC 1164.ALL;
 3
    use IEEE.NUMERIC STD.ALL;
    use IEEE.STD LOGIC UNSIGNED.ALL;
 5
 6
    entity n_bit_incrementer is
 7
      Port (
 8
                                      in std logic vector(15 downto 0); -- dado de entrada A;
                 data A
9
                                      out std_logic_vector(15 downto 0) -- dado de saída;
                 data_out
                             :
10
             ):
11 \( \rightarrow\) end n bit incrementer;
12
13
   architecture Behavioral of n_bit_incrementer is
14
15
    begin
16
17
    data out <= std logic vector(signed(data A) + 1); -- dado de saída recebe a entrada + 1;
18
19
   ≙end Behavioral;
20
```


Fizemos este incrementador baseado no exemplo que o livro deu, no qual era um icrementador de 16 bits, na qual a saída receberia a entrada somada em 1. Criamos apenas 2 variáveis, uma de entrada e outra de saída. A única de entrada é o valor em hexadecimal que fixamos na simulação "data\_A" de 16 bits. A saída "data\_out" recebe a entrada somada em 1, dentro da arquitetura. A saída "data\_out" também tem 16 bits.

No teste bench, fizemos a criação de 2 sinais, um para a entrada e outro para a saída. O sinal de entrada fixamos o seu valor em "FA11" em hexadecimal. Fizemos o mapeamento em seguida e dentro do processo fizemos com que a entrada fosse somando em 1 infinitamente. Dessa forma, a saída sempre receberia a entrada acrescentada em 1. Abaixo se encontra o Teste bench e as simulações.


```
library IEEE:
    use IEEE. STD LOGIC 1164. ALL;
    use IEEE.NUMERIC STD.ALL;
    use IEEE. STD_LOGIC_UNSIGNED. ALL;
 6
7
    entity bit_incrementer_tb is
 8
    end bit_incrementer_tb;
10
    architecture Behavioral of bit_incrementer_tb is
11
         component n_bit_incrementer is
12
        Port(
13
                 data A
                                      in std logic vector(15 downto 0); -- dado de entrada A;
                                     out std logic vector(15 downto 0) -- dado de saída;
                 data_out
15
16
        end component;
17
18
    signal s_data_A
                                  std_logic_vector(15 downto 0) := X"FA11"; -- sinal de entrada;
21
22
     - - OUTPUT
    signal s_data_out
                                     std logic vector(15 downto 0); -- sinal de saída;
23
24
25
    begin
26
27
28
29
30
31
    teste: n_bit_incrementer port map(data_A => s_data_A, data_out => s_data_out); -- mapeamento;
    tb: process
    begin
32
33
34
35
    wait for 100 ns;
    s_data_A <= std_logic_vector(signed(s_data_A) + 1); -- incremento dos valores no barramento de 16 bits do sinal de entrada;
    wait for 100 ns
37
38
39
    end process tb;
    end Behavioral;
```




**Implementation Design** 




Simulação de comportamento (Behavioral)




**Synthesis Functional Simulation** 



**Synthesis Timing Simulation** 



**Implementation Functional Simulation** 



**Implementation Timing Simulation** 

# **# ULA HACK**

Começamos com a implementação das entradas e saídas especificadas pelo livro na entidade. Criamos duas entradas de 16 bits "data\_X" e "data\_Y" e uma saída de output "data\_out". Depois, na mesma entidade, fizemos a criação das opções de modificação das entradas e saídas juntamente com as flags – zx (zera entrada "data\_X"), zy (zera entrada "data\_Y"), nx (nega entrada "data\_X"), ny (nega entrada "data\_Y"), f (qual operação será realizada entre as entradas "data\_X" e "data\_Y"), no(nega a saída "data\_out"), zr(flag para "data\_out" = 0) e ng(flag para "data\_out" < 0).

```
library IEEE;
    use IEEE. STD LOGIC 1164. ALL;
    use IEEE.NUMERIC_STD.ALL;
 4
    use IEEE.std_logic_unsigned.ALL;
 5
 6
    entity ula is
 7
 8
                 data X, data Y
                                              in std logic vector(15 downto 0);
                                                                                   -- entradas X e Y de 16 bits cada;
 9
                                              out std_logic_vector(15 downto 0); -- saida data_out de 16 bits;
                 data out
                                              in std logic;
10
                                                                                   -- zera entrada x "zx" e nega entrada x "nx";
                 zx, nx
                                                                                   -- zera entrada y "zy" e nega entrada y "ny";
                                              in std logic:
11
                 zy, ny
12
                                              in std_logic;
                                                                                   -- nega a saída data_out;
                 no
13
                                              in std_logic;
                                                                                      opção de soma (f = 0) ou and (f = 1);
14
                 flag_zero
                                              out std_logic;
                                                                                      flag para saída data_out = 0;
15
                 flag neg
                                              out std logic
                                                                                      flag para saída data out < 0;
16
    end ula;
17
```

Logo em seguida, fizemos a criação dos sinais intermediários que representarão as saídas e entradas dos processos criados na execução do programa. Fizemos a criação de sinais referentes a cada variavel criada na entidade seguida de um "s\_". Todos esses sinais criados foram implementados na forma de std\_logic\_vector.

```
19 barchitecture Behavioral of ula is
20
21
22
         signal s_Zero_x
signal s_Zero_y
                                             std_logic_vector(15 downto 0); -- sinal para zerar a entrada data_X;
std_logic_vector(15 downto 0); -- sinal para zerar a entrada data_Y;
23
24
25
26
27
                                   : std_logic_vector(15 downto 0);
: std_logic_vector(15 downto 0);
         signal s_Neg_x
                                                                                            -- sinal para negar a entrada data_X;
         signal s_Neg_y
                                                                                            -- sinal para negar a entrada data_Y;
                                   : std_logic_vector(15 downto 0);
         signal s_funcao_f
                                                                                            -- sinal para receber opção de operação;
         signal s final
                                              std logic vector(15 downto 0);
                                                                                             -- sinal para receber a saída final data out;
```

Fizemos a criação de vários processos em vez de apenas um para aproveitar bem os recursos da linguagem VHDL. No primeiro processo com rótulo "Zero\_X" recebemos a entrada "data\_X" e a chave seletora "zx". Dentro do processo fizemos um condicional para verificar se "zx" for igual a 1, então o sinal criado "s\_Zero\_x" receberá 0 em hexadecimal. Caso contrário, "s\_Zero\_x" recebe "data\_X". Logo em seguida fizemos outro processo semelhante ao anterior, rotulado de "Zero\_Y" para tratar a entrada "data\_Y".

```
31 begin
32
                              ----- opcao para zerar a entrada
33 ⊝ Zero_X: process(data_X, zx)
34 begin
35 
           if zx = '1' then
                s_Zero_x <= X"0000";
36
37
38
               s_Zero_x <= data_X;
39 🚊
           end if;
40 dend process;
41
42 DZero Y: process(data Y, zy)
43 begin
44 🖯
           if zx = '1' then
45
              s_Zero_y <= X"0000";
46
47
               s_Zero_y <= data_Y;</pre>
48 🖨
           end if:
49 ≜ end process;
50
```

Logo após esses dois processos, criamos mais dois processos responsáveis por tratar a saída dos dois processos anteriores. Primeiro criamos um processo chamado de "Neg\_X", que recebe como a saída do processo anterior (s\_Zero\_x e nx). Caso, nx for igual a 1, então o sinal "s\_Neg\_x" recebe o resultado da operação anterior negada. Caso contrário, "s\_Neg\_x" recebe "s\_Zero\_x". No processo seguinte fizemos algo semelhante, porém com as entradas "s\_Zero\_Y" e "ny".

```
51
                                       ----- opcao pra negar a entrada anterior
52 Neg X: process(s Zero x,nx)
    --variable X : std_logic_vector(15 downto 0);
53
54
   begin
55
           -X := s \ Zero \ X;
56
57  ⊕ 
            if nx = '1' then
58
                  s Neg x <= not s Zero x;
59
                   data out <= X after 10ns;
60
61
                       s Neg x <= s Zero x;
62
            end if;
63 ≙ end process;
64
65
66 ⊝ Neg Y: process(s Zero y,ny)
     --variable X : std logic vector(15 downto 0);
67
   begin
68
69
           --X := s \ Zero \ X;
70
71 \dot{\ominus}
            if ny = 'l' then
72
                  s_Neg_y <= not s_Zero_y;
73
                   data_out <= X after 10ns;
74
75
                       s_Neg_y <= s_Zero_y;</pre>
76 À
            end if;
77 \(\hat{e}\) end process;
```

Em seguida, fizemos a criação de um processo responsável pela escolha do tipo de operação a ser realizada (Soma ou AND) com as saídas anteriores. O processo chamado de "SOMA\_OU\_AND", é sensível as saídas dos processos anteriores "s\_Neg\_X" e "s\_Neg\_Y" e a chave seletora "f". Caso a chave esteja em nível lógico alto "f = 1", então o sinal "s\_funcao\_f". recebe o sinal da soma entre as duas entradas (s\_Neg\_x e s\_Neg\_y). Caso contrário, "s\_funcao\_f" recebe "s\_Neg\_x and s\_Neg\_y". Com 0 fazemos a operação de soma bit a bit entre os sinais de entrada e 1 fazemos a operação AND.

```
79
80
81 □ SOMA_OU_AND: process (s_Neg_x,s_Neg_y,f)
82 begin
83
84 □ if f = 'l' then s_funcao_f <= s_Neg_x + s_Neg_y;
85 else
86 s_funcao_f <= s_Neg_x and s_Neg_y;
87 □ end if;
88 □ end process;
```

Após isso, criamos outro processo sensível as entradas "s\_funcao\_f" - sinal de saída do processo anterior – e "no". O processo foi chamado de "negar\_saida". Criamos dentro do processo uma variável do tipo signed de tamanho 16 bits (X). Logo após fizemos X ser igual ao valor de "s\_funcao\_f". Se "no" for igual a 1, então X recebe "not X" e o sinal "s\_final" recebe o valor de X. Caso contrário, "s final" recebe X.

```
90
                ----- negar a saída
91
92 ⊝negar_saida:
                  process (s_funcao_f, no)
93
     variable X : signed (15 downto 0);
94
     begin
95
            X := signed(s funcao f);
96 <del>=</del>
           if NO = '1' then
97
               X := not X;
98
                s_final <= std_logic_vector( X);</pre>
99
.00
                s_final <= s_funcao_f;
.01 🚊
         end if;
.02 🚊 end process;
.03
```

Como não é possível usar a saída para realizar operações, criamos processos para a verificação das flags de status. Criamos um processo chamado "final\_flag\_zero", que recebe o sinal "s\_final". Se o "s\_final" for igual a "0", então "flag\_zero" recebe 1. Caso contrário "flag\_zero" recebe "0". Criamos um outro processo para determinar se a saída será negativa. O processo chamado de "final\_flag\_neg" recebe "s\_final". Como para determinar se um número é negativo, olhamos apenas para o bit mais significado (MSB), nesse caso o bit 15, e se for igual a 1, a flag é ativada, ou seja, "flag\_neg" = 1. Caso contrário, "flag\_neg" = 0.

```
----- flag de saída para 0
104
105
 106   final_flag_zero: process(s_final )
 107
 108 Ė
                                       if s_final = "0" then flag_zero <= '1';
 109
                                                                   else
                                                                                       flag_zero <= '0';
110
 111
 112 🚊
                                         end if;
113 \(\hat{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\ti}\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\texi}\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\texi}\text{\texi}\text{\text{\texit{\tet{\text{\text{\text{\text{\text{\texi}\text{\text{\texi}\text{\te
 114
                                      ----- flag de sinal para a saída
 115
116
                                     final_flag_neg: process(s_final )
117 🖨
118
                                                   if s_final(15) = '1' then flag_neg <= '1';
119 🖯
 120
                                                                         else
                                                                                            flag_neg <= '0';
 121
122
123 🖨
                                              end if;
                                      end process;
```

Finalmente, criamos um processo que após todas as operações coloca o valor da saída em "data\_out". O nome do processo é "saida\_final", e é sensível ao sinal "s\_final". Toda essa estrutura é como se vários Multiplexadores funcionassem concorrentemente.

```
----- saída data out
126
127
128 🖯
      saida_final:
                    process (s_final)
129
       variable X : signed (15 downto 0);
130
       begin
             X := signed(s final);
131
             data out <= std logic vector(X);
132
133
134
       end process;
135 Aend Behavioral;
136
```

No Teste bench copiamos a entidade no componente e em seguida fizemos a criação de vários sinais referentes a cada entrada e saída. Fizemos o mapeamento em seguida e logo após ficase aberto para analisar todos os 18 casos e os mais outros que não estão representados no livro. Na criação dos sinais referentes as entradas X e Y, fixamos valores para ambos. Abaixo está o teste bench da ULA.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
1
2
3
4
5
6
7
8
9
                 use IEEE.NUMERIC_STD.ALL;
                 entity ula_tb is
                 end ula_tb;
                 architecture Behavioral of ula_tb is
                        component ula is
                                               data_X, data_Y : in std_logic_vector(15 downto 0);
data_out : out std_logic_vector(15 downto 0);
zx, nx : in std_logic;
                                                                                                                                                              -- entradas X e Y de 16 bits cada;
                                                                                                                                                             -- entradas x e r de 16 bits cada;

-- saída data_out de 16 bits;

-- zera entrada x "zx" e nega entrada x "nx";

-- opção de soma (f = 0) ou and (f = 1);

-- nega a saída data_out;
15
16
                                                                             : in std_logic;
: in std_logic;
                                               no
                                               zy, ny
flag_zero
                                                                                                                                                              -- zera entrada y "zy" e nega entrada y "ny";
-- flag para saída data_out = 0;
                                                                            : in std_logic;
: out std_logic;
19
20
                                               flag_neg
                                                                                                                                                               -- flag para saída data_out < 0;
                        end component;
                                                                             std_logic_vector(15 downto 0) := X"FFFF"; -- atribuição de sinal de entrada data_X;
std_logic_vector(15 downto 0) := X"000F"; -- atribuição de sinal de entrada data_Y;
std_logic_vector(15 downto 0); -- sinal para a saída data_out;
std_logic := '0'; -- sinal para a escolha de operação;
23
24
                        signal s_data_X
                        signal s_data_Y
signal s_data_out
signal s_f
25
26
27
28
                         signal s_zx
                                                                             std_logic := '0';
std_logic := '0';
                                                                                                                                                              -- sinal para zerar entrada data_X;
-- sinal para negar entrada data X;
                         signal s nx
                        signal s_nx : signal s_zy : signal s_ny : signal s_no : signal s_no : signal s_flag_zero : signal s_flag_neg :
                                                                             std_logic := '0';
std_logic := '0';
                                                                                                                                                              -- sinal para zerar entrada data_Y
-- sinal para negar entrada data_Y
30
                                                                              std_logic := '0';
std_logic := '0';
std_logic := '0';
                                                                                                                                                              -- sinal para negar a saida data_out;
-- sinal de flag data_out = 0;
-- sinal de flag data_out < 0;
33
34
35
36
                 begin
                    -mapeamento:
38
                 teste: ula port map(flag_zero => s_flag_zero, flag_neg => s_flag_neg ,no => s_no,data_X => s_data_X, data_Y => s_data_Y, data_out => s_data_out, zx => s_zx, zy => s_zy, f => s_f, nx => s_nx, ny => s_ny);
39
40
41 0
```


Agora em seguida faremos todos os testes propostos pelo livro. Em seguida vamos analisar se haverá redundâncias testando outras sequências com os mesmos valores de entrada para data\_X e data Y.

### Entradas de dados: data X = "FFFF" data Y = "000F" **Entradas seletoras:** 1 zx: 0 nx: zy: 1 0 ny: f: 1 no: 0

```
--p : process
    --begin
       --wait for 100 ns;
       s_zx <= '1';
                               -- valor de zx;
       --wait for 100 ns;
       s_nx <= '0';
                               -- valor de nx;
       --wait for 100 ns;
       s_zy <= '1';
                               -- valor de zy;
       --wait for 100 ns;
       s_ny <= '0';
                               -- valor de ny;
       --wait for 100 ns;
       s_f <= '1';
                               -- valor de f:
       --wait for 100 ns;
       s no <= '0';
                               -- valor de no:
--end process p;
end Behavioral;
```

#### Saída de dados:

data\_out: 0



# Simulação 2

# Entradas de dados:

data\_X = "FA12" data\_Y = "0012"

# **Entradas seletoras:**

zx: 1 nx: 0 zy: 1 ny: 0 f: 1 no: 0

#### --p : process --begin for 100 ns; --wait s\_zx <= '1'; -- valor de zx: --wait for 100 ns; s\_nx <= '0'; -- valor de nx; --wait for 100 ns; s\_zy <= '1'; -- valor de zy; --wait for 100 ns; s\_ny <= '0'; -- valor de ny; --wait for 100 ns; s\_f <= '1'; -- valor de f; --wait for 100 ns; s\_no <= '0'; -- valor de no; --end process p; end Behavioral;

#### Saída de dados:

 $data_out = 0.$ 

Name	Value	0 ns	200 ns	400 ns	600 ns	800 ns
•	fal2			fal2		
•	0012			0012		
•	0000			0000		
Was_f	1					
₩ s_zx	1					
₩ s_nx	0					
Was_zy	1					
™ s_ny	0					
⅓ s_no	0					
⅓ s_fl…ero	1					
⅓ s_f…neg	0					

# Entradas de dados:

data\_X = "FA12" data\_Y = "0012"

# **Entradas seletoras:**

zx: 1 nx: 1 zy: 1 ny: 1 f: 1 no: 1

# Saída de dados:

data\_out: 1

Name	Value	0 ns	200 ns	400 ns	600 ns	800 ns
. •	fal2			fa12		
; • <b>™</b> s_d:0]	0012			0012		
•- <b>™</b> s_d:0]	0001			0001		
. Was_f	1					
™as_zx	1					
¼ s_nx	1					
Vas_zy	1					
l las_ny	1					
¼ s_no	1					
🗓 🍱 s_flero	0					
⊮ s_f…neg	0					

### Entradas de dados:

data\_X = "FA12" data\_Y = "0012"

### **Entradas seletoras:**

zx: 1 nx: 1 zy: 1 ny: 0 f: 1 no: 0

### Saída de dados:

data\_out: -1

Name	Value	0 ns	200 ns	400 ns	600 ns	800 ns
	fal2			fal2		
▼ •─■ s_d:0]	0012			0012		
🠧 • <b>™</b> s_d:0]	ffff			ffff		
- Vas_f	1					
Unks_zx	1					
Unkas_nx	1					
¹ las_zy	1					
⅓ s_ny	0					
	0					
s_flero						
⅓ s_f…neg	1					

# Simulação 5

### Entradas de dados:


data\_X = "FF00" data\_Y = "0002"

### **Entradas seletoras:**

zx: 0 nx: 0 zy: 1 ny: 1 f: 0 no: 0

### Saída de dados:

data\_out: data\_X



### Entradas de dados:

data\_X = "FF00" data\_Y = "0002"

### **Entradas seletoras:**

zx: 1 nx: 1 zy: 0 ny: 0 f: 0 no: 0

### Saída de dados:

data\_out: data\_Y

# Simulação 7

### Entradas de dados:


data\_X = "FF00" data\_Y = "0002"

# **Entradas seletoras:**

zx: 0 nx: 0 zy: 1 ny: 1 f: 0 no: 1

### Saída de dados:

data\_out: not data\_X



Name	Value	999,999 ps
•- <b>™</b> s_d:0]	ff00	ff00
•	0002	0002
•	ooff	00ff
Was_f	0	
Was_zx	0	
¼ s_nx	0	
₩ s_zy	1	
⅓ s_ny	1	
™ s_no	1	
¼ s_fl…ero	0	
⅓ s_f…neg	0	

### Entradas de dados:

data\_X = "FF00" data\_Y = "0002"

### **Entradas seletoras:**

zx: 1 nx: 1 zy: 0 ny: 0 f: 0 no: 1

### Saída de dados:

data\_out: not data\_Y

# Simulação 9

### Entradas de dados:


data\_X = "FF00" data\_Y = "0002"


### **Entradas seletoras:**

zx: 0 nx: 0 zy: 1 ny: 1 f: 1 no: 1

### Saída de dados:

data\_out: - data\_X





### Entradas de dados:

data\_X = "FF00" data\_Y = "0002"

### **Entradas seletoras:**

zx: 1 nx: 1 zy: 0 ny: 0 f: 1 no: 1

### Saída de dados:

data\_out: - data\_Y

# Simulação 11

### Entradas de dados:


data\_X = "FF00" data\_Y = "0002"


### **Entradas seletoras:**

zx: 0 nx: 1 zy: 1 ny: 1 f: 1 no: 1

### Saída de dados:

data\_out: data\_X + 1





### Entradas de dados:

data\_X = "FF00" data\_Y = "0002"

### **Entradas seletoras:**

zx: 1 nx: 1 zy: 0 ny: 1 f: 1 no: 1

### Saída de dados:

data\_out: data\_Y + 1

# Simulação 13

### Entradas de dados:


data\_X = "FF00" data\_Y = "0002"


### **Entradas seletoras:**

zx: 0 nx: 0 zy: 1 ny: 1 f: 1 no: 0

### Saída de dados:

data\_out:  $data_X - 1$ 





### Entradas de dados:

data\_X = "FF00" data\_Y = "0002"

### **Entradas seletoras:**

zx: 1 nx: 1 zy: 0 ny: 0 f: 1 no: 0

### Saída de dados:

data\_out:  $data_Y - 1$ 

# Simulação 15

### Entradas de dados:


data\_X = "FF00" data\_Y = "0002"

# **Entradas seletoras:**

zx: 0 nx: 0 zy: 0 ny: 0 f: 1 no: 0

### Saída de dados:

data\_out: data\_X + data\_Y



Name	Value	999,999 ps	1,
•	ff00	ff00	
• 🥦 s_d:0]	0002	0002	
•	ff02	ff02	
∿as_f	1		
¼ s_zx	0		
¼ s_nx	0		
₩ s_zy	0		
₩ s_ny	0		
¼ s_no	0		
¼ s_fl…ero	0		
¼ s_f…neg	1		

### Entradas de dados:

data\_X = "FF00" data\_Y = "0002"

### **Entradas seletoras:**

zx: 0 nx: 1 zy: 0 ny: 0 f: 1 no: 1

### Saída de dados:

data\_out: data\_X - data\_Y

# Simulação 17

### Entradas de dados:


data\_X = "FF00" data\_Y = "0002"

# **Entradas seletoras:**

zx: 0 nx: 0 zy: 0 ny: 1 f: 1 no: 1

### Saída de dados:

data\_out: data\_Y - data\_X



Name	Value	999,999 ps   1
•- <b>™</b> s_d:0]	ff00	ff00
•	0002	0002
•	0102	0102
™as_f	1	
Was_zx	0	
™as_nx	0	
₩ s_zy	0	
™ s_ny	1	
¼ s_no	1	
⅓ s_fl…ero	0	
⅓ s_f…neg	0	

### Entradas de dados:

data\_X = "FF00" data\_Y = "0002"

### **Entradas seletoras:**

zx: 0 nx: 0 zy: 0 ny: 0 f: 0 no: 0

### Saída de dados:

data\_out: data\_X and data\_Y

# Simulação 19

### Entradas de dados:


data\_X = "FF00" data\_Y = "0002"

# **Entradas seletoras:**

zx: 0 nx: 1 zy: 0 ny: 1 f: 0 no: 1

### Saída de dados:

data\_out: data\_X or data\_Y



Name	Value	999,999 ps	1,0
• 📲 s_d:0]	ff00	ff00	
•	0002	0002	
•	ff02	ff02	
™as_f	0		
Vas_zx	0		
¼ s_nx	1		
₩ s_zy	0		
™ s_ny	1		
™ s_no	1		
⅓ s_fl…ero			
⅓ s_f…neg	1		

Fizemos os 18 casos apresentados pelo livro e todos corresponderam com o resultado final. Agora vamos fazer mais alguns casos para verificar se outras combinações podem ou não ser redundantes.

# Simulação 20

### Entradas de dados:


data\_X = "FFFF" data\_Y = "0F00"

#### **Entradas seletoras:**

zx: 1 nx: 0 zy: 0 ny: 0 f: 1 no: 1

#### Saída de dados:

data\_out: not data\_Y



# Simulação 21

#### Entradas de dados:


data\_X = "FFFF" data\_Y = "0F00"

### **Entradas seletoras:**

zx: 1 nx: 0 zy: 0 ny: 0 f: 1 no: 1

### Saída de dados:

data\_out: not data\_Y



Na simulação 20 e 21, percebemos que independentemente das entradas data\_X e data\_Y a combinação se: zx = 1, nx = 0, zy = 0, ny = 0, f = 1 e no = 1, a saída de dados é igual a not data\_Y. Concluímos que esta combinação de chaves seletoras é redundante em relação as anteriores mostradas no livro.

# Simulação 22

Entradas de dados:


data\_X = "FF0F" data\_Y = "FF00"

Entradas seletoras:

zx: 1 nx: 1 zy: 1 ny: 0 f: 0 no: 0

Saída de dados:

data\_out: zero "0".



# Simulação 23

### Entradas de dados:


data\_X = "FFFF" data\_Y = "F00F"

### **Entradas seletoras:**

zx: 1 nx: 1 zy: 1 ny: 0 f: 0

#### Saída de dados:

data out: zero "0".



De acordo com as simulações 22 e 23, percebemos que independentemente das entradas data\_X e data\_Y a combinação se: zx = 1, nx = 1, zy = 1, ny = 0, f = 0 e no = 0, a saída de dados é igual a zero "0". Concluímos que esta combinação de chaves seletoras é redundante em relação as anteriores mostradas no livro.

### Entradas de dados:


data\_X = "FFFF" data\_Y = "F00F"

### **Entradas seletoras:**

zx: 1 nx: 1 zy: 1 ny: 0 f: 0 no: 0

#### Saída de dados:

data\_out: zero "0".



De acordo com as simulações 22 e 23, percebemos que independentemente das entradas data\_X e data\_Y a combinação se: zx = 1, nx = 1, zy = 1, ny = 0, f = 0 e no = 0, a saída de dados é igual a zero "0". Concluímos que esta combinação de chaves seletoras é redundante em relação as anteriores mostradas no livro.

# Simulação 24

### **Entradas de dados:**

data\_X = "0FFF" data\_Y = "0F00"

# **Entradas seletoras:**

zx: 0 nx: 1 zy: 0 ny: 0 f: 0 no: 1

#### Saída de dados:

data\_out: "FFFF".



### Entradas de dados:


data\_X = "100F" data\_Y = "000F"

### **Entradas seletoras:**

zx: 0 nx: 1 zy: 0 ny: 0 f: 0 no: 1

### Saída de dados:

data\_out: "FFFF";




De acordo com as simulações 23 e 24, percebemos que independentemente das entradas data\_X e data\_Y a combinação se: zx = 0, nx = 1, zy = 0, ny = 0, f = 0 e no = 1, a saída de dados é igual a "FFFF". Concluímos que esta combinação de chaves seletoras é redundante em relação as anteriores mostradas no livro.


Abaixo seguem as simulações da ULA:

Name	Value	0 ns	200 ns .	400 ns	600 ns .	800 ns .
<b>™</b> s_d:0]	ccc			ffff		
<b>™</b> s_d:0]		<u> </u>		f0ff		
<b>≅</b> s_d:0]	0000	K		0000		
₩as_f	1					
Was_zx	1					
⅓ s_nx	0					
™ s_zy	1					
™ s_ny	0					
	0					
⅓ s_fl…ero	1					
⅓ s_f…neg						


Simulação de comportamento (Behavioral)




**Synthesis Functional Simulation** 




**Synthesis Timing Simulation** 



**Implementation Functional Simulation** 



**Implementation Timing Simulation** 



**Implemented Design**