# Atividade do Capítulo 1

Nome: Mateus Sousa Araújo – **Matrícula:** 374858 Nome: José Wesley Araújo – **Matrícula:** 374855

### # Portas básicas

Basicamente fizemos todas as portas básicas com um mesmo princípio e mesma ideia. Os códigos em VHDL e o Teste Bench para todas as portas são muito parecidos, com exceção da porta NOT, que possui algumas diferenças.

### OR GATE

A porta OR comum possui 2 entradas e uma saída. Declaramos na entidade duas entradas representadas por "a" e "b". Para a saída colocamos "s" para a representação de output. Na arquitetura fizemos com que "s" recebesse a operação OR com a entrada "a" e "b".

Para a simulação realizamos a criação da parte componente, e também realizamos a criação de 2 sinais. O sinal "i\_ab" é do tipo vetor que armazena duas posições, cada posição armazena um número do tipo unsigned. A ideia desse sinal é armazenar cada posição das entradas "a" e "b", fazendo com que possamos percorrer toda a tabela verdade da porta OR. Um sinal "i\_s" que vai mapear o saída "s" da porta OR. Em seguida fizemos o mapeamento de cada variável a cada sinal respectivo. Em seguida, na parte de processo, fizemos todos os casos da tabela verdade da porta OR, somando o vetor em cada posição mais um. Essa será a ideia para todas as portas básicas. Em seguida fizemos a simulação.

```
or_gate.vhd
   /home/matt/project 1/project 1.srcs/sources 1/new/or g
        library IEEE;
       use IEEE.STD LOGIC 1164.ALL;
    3
       use IEEE.NUMERIC STD.ALL;
OI
    5
       entity or_gate is
    6
           Port(
    7
                       in std logic;
                                        --entrada a
    8
                   : in std logic; --entrada b
                b
    9
                    : out std_logic --saída s
   10
                ):
//
   11
       end or_gate;
   12
   13
       architecture Behavioral of or gate is
   14
   15
       begin
   16
   17
            s \le a \text{ or } b;
   18
        end Behavioral;
   19
```

Código em VHDL da porta OR

```
or_tb.vhd
/home/matt/project_1/or_tb.vhd
        library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
10
        use IEEE.NUMERIC STD.ALL;
entity or_tb is
8
        end or_tb;
×
  architecture Behavioral tb of or tb is
//
            component or gate is
: in
                                std_logic;
std_logic;
                    а
æ.
                    s : out std logic
V
1
            end component;
             signal i_ab : unsigned (1 downto 0) := "00";
             signal i_s : std_logic;
            teste: or_gate port map(
                                         a => i_ab(1),
                                         b \Rightarrow i ab(0),
                wait for 10 ns;
                    i_ab <= i_ab + 1;
            end process:
        end Behavioral_tb;
```

Teste Bench da porta OR



Simulação da porta OR

#### AND GATE

Para a porta AND fizemos a mesma ideia da porta OR. Duas entradas e uma saída declaradas na entidade. Logo depois a operação entre as duas entradas. No teste de simulação também declaramos sinais, os mesmos para a porta OR. Um vetor de 2 posições responsável por "varrer" a tabela verdade da AND e colocar esse resultado na simulação. Os códigos e o Teste Bench seguem abaixo:

```
and gate.vhd *
//home/matt/project_2/and_gate.vhd
        library IEEE;
       use IEEE.STD LOGIC 1164.ALL;
    2
    3
       use IEEE.NUMERIC_STD.ALL;
    4 ⊝entity and gate is
    5
         Port (
    6
                       in std logic;
    7
               b
                   :
                       in std logic;
8
                       out std_logic
               s
×
    9
                );
   10 and_gate;
//
   11
   12 ⊝architecture Behavioral of and_gate is
   13
æ.
   14
       begin
   15
   16
       s \le a and b;
   17
   18
       end Behavioral;
   19
```

Código em VHDL da porta AND

```
and_tb.vhd
/home/matt/project_2/and_tb.vhd
        library IEEE;
10
        use IEEE.STD LOGIC 1164.ALL;
        use IEEE.NUMERIC_STD.ALL;
    3
(JI
40
        entity and tb is
    6
end and_tb;
8
×
        architecture Behavioral_tb2 of and_tb is
    10
            component and_gate is
//
                port(
   11
std logic;
    13
                    b
                        : in
                                 std logic;
Ħ
   14
                    s
                        : out
                                 std_logic
                 );
    15
V
    16
            end component;
    17
            signal i_ab : unsigned (1 downto 0) := "00";
    18
   19
20
21
22
            signal i_s : std_logic;
        begin
   23
24
25
26
            teste: and_gate port map(
                                          a => i_ab(1),
                                          b \Rightarrow i ab(0),
                                          s => i_s
    27
    28
        p: process --label
    29
    30
    31
                 wait for 10 ns;
    32
                    i_ab <= i_ab + 1;
    33
34
            end process;
    35
        end Behavioral_tb2;
```

Teste Bench da porta AND



Simulação da porta AND

### • NOR GATE


Com a mesma ideia das anteriores, 2 entradas e 1 saída. Teste Bench realizado da mesma forma.

```
library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;
    use IEEE.NUMERIC_STD.ALL;
3
5 ⊕entity nor_gate is
6
      Port (
7
               : in std_logic;
            а
               : in std_logic;
8
            b
9
               : out std_logic
            S
10
            );
11 ≜end nor_gate;
12
13 parchitecture Behavioral of nor gate is
14
15
    begin
16
17
    s <= a nor b;
18
19
    end Behavioral;
20
```

Código em VHDL da porta NOR

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
     use IEEE.NUMERIC_STD.ALL;
     entity nor_tb is
     end nor_tb;
 8
9
     architecture Behavioral_tb of nor_tb is
10
     component nor_gate is port(
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
                     a : in std_logic;
b : in std_logic;
s : out std_logic
           end component;
           signal i_ab : unsigned (1 downto 0) := "00"; signal i_s : std_logic;
     begin
           teste: nor_gate port map(
                                                 a => i_ab(1),
b => i_ab(0),
                                                  s => i_s
                                            );
     p: process --label
               wait for 10 ns;
                     i_ab <= i_ab + 1;
           end process;
     end Behavioral_tb;
```

Teste Bench da porta NOR



Simulação da porta NOR

### • XOR GATE


Porta composta por 2 entradas e 1 saída. Da mesma ideia das anteriores temos a criação de dois sinais, fazendo o mapeamento em seguida para a simulação.

```
library IEEE;
 2
   use IEEE.STD LOGIC 1164.ALL;
 3
   use IEEE.NUMERIC STD.ALL;
 4
   entity xor_gate is
 5
     Port (
 6
                  in std_logic;
           а
 7
                  in std_logic;
           b
             :
 8
                  out std_logic
           S
 9
           );
10
  ≙end xor_gate;
11
12
  13
14
   begin
15
16
   s \le a \times b;
17
18 end Behavioral;
19
```

Código em VHDL da porta XOR

```
use IEEE. STD LOGIC 1164. ALL;
    use IEEE.NUMERIC_STD.ALL;
 5
6
7
    entity xor_tb is
 8
    end xor_tb;
    architecture Behavioral_tb of xor_tb is
10
11
        component xor_gate is
12
             port(
13
                     : in
                              std_logic;
14
                 b
                    : in
                              std_logic;
15
                 s
                    : out
                              std logic
16
             );
17
        end component;
18
        signal i_ab : unsigned (1 downto 0) := "00";
19
20
        signal i_s : std_logic;
21
22
23
24
         teste: xor_gate port map(
25
26
27
28
29
                                      a => i_ab(1),
                                      b \Rightarrow i_ab(0),
                                      s => i_s
                                  );
    p: process --label
30
31
        begin
32
             wait for 10 ns;
               i_ab <= i_ab + 1;
33
34
        end process;
35
36 end Behavioral tb;
```

Teste Bench da porta XOR



Simulação da porta XOR

### • NAND GATE


Aqui temos a mesma ideia. Duas entradas "a" e "b", com uma saída "s". O teste de simulação foi realizado da mesma forma das demais.

```
/home/matt/project_5/nand_gate.vhd
    library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;
3
    use IEEE.NUMERIC_STD.ALL;
 4
    entity nand_gate is
5
      Port (
 6
                     in std_logic;
            а
 7
            b
                     in std_logic;
8
                     out std_logic
            s
 9
             );
   ≟end nand_gate;
10
11
    Parchitecture Behavioral of mand gate is
12
13
14
    begin
15
16
   s <= a nand b;
17
18
19
   ¦end Behavioral;
20
```

Código em VHDL da porta NAND

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
 3
4
     use IEEE.NUMERIC_STD.ALL;
5
6
7
8
9
     entity nand_tb is
     end nand_tb;
      architecture Behavioral_tb of nand_tb is
           component nand_gate is
12
                port(
                     a : in std_logic;
b : in std_logic;
s : out std_logic
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
           end component;
           signal i_ab : unsigned (1 downto 0) := "00";
signal i_s : std_logic;
           teste: nand_gate port map(
                                                 a => i_ab(1),
b => i_ab(0),
                                                 s => i_s
     p: process --label
                wait for 10 ns;
                     i_ab <= i_ab + 1;
           end process:
36 end Behavioral_tb;
```

Teste Bench da porta NAND



Simulação da porta NAND

### • XNOR GATE


Da mesma forma das anteriores, temos 2 entradas e 1 saída. O teste de simulação foi feito semelhante aos demais.

```
library IEEE;
 2
         use IEEE.STD_LOGIC_1164.ALL;
 3
         use IEEE.NUMERIC_STD.ALL;
 4
 5
         entity xnor_gate is
 6
           Port (
 7
                         in std_logic;
                         in std_logic;
 8
                 b
                    :
 9
                         out std logic
                 s
10
                 );
11
         end xnor_gate;
12
13
         architecture Behavioral of xnor_gate is
14
15
         begin
16
17
     O s <= a xnor b;
18
19
         end Behavioral;
20
```

Código em VHDL da porta XNOR

```
library IEEE:
        use IEEE.NUMERIC_STD.ALL;
entity xnor_tb is
         end xnor_tb;
        architecture Behavioral_tb of xnor_tb is
         component xnor_gate is
                 port(
                       : in std_logic;
: in std_logic;
: out std_logic
                    s
             end component;
            begin
             teste: xnor_gate port map(
                                         a => i_ab(1),
b => i_ab(0),
s => i_s
                pin
vait for 10 ms;
i_ab <= i_ab + 1;
             end process;
         end Behavioral tb;
```

Teste Bench da porta XNOR



Simulação da porta XNOR

### • NOT GATE


Aqui fizemos apenas uma entrada "a" e uma saída "s". Precisamos fazer um sinal do tipo std\_logic para forçar a entrada a um número. O sinal "i\_a" dessa vez não é mais do tipo vetor, pois teremos apenas 2 casos possíveis, nível lógico alto -1 - e nível lógico baixo -0. No processo fizemos que "i\_a" recebesse dois níveis diferentes, dessa forma invertendo o sinal na saída. Percebemos um pequeno atraso de sinal na simulação nas entradas.

```
library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;
 3
    use IEEE.NUMERIC STD.ALL;
 4
 5 ⊝entity not_gate is
 6
      Port (
 7
                     in std_logic; -- entrada a;
             а
 8
                     out std logic -- saida s;
 9
             );
10 ≙ end not_gate;
11
12 ⊝architecture Behavioral of not_gate is
13
14
    begin
15
16
    s <= not a; -- saida recebe "a" negado;
17
18 \( \text{end Behavioral} \);
```

Código em VHDL da porta NOT

```
library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;
    use IEEE.NUMERIC STD.ALL;
    entity not_tb is
6
    end not tb;
8
    architecture Behavioral_tb of not_tb is
        component not_gate is
10
             port(
              a : in std_logic; -- entrada a;
s : out std_logic -- entrada s;
11
12
             );
13
        end component;
14
15
         signal i_a : std_logic; -- sinal do tipo std_logic para forçar a entrada;
signal i_s : std_logic; -- sinal de saida;
16
17
18
19
    begin
20
21
22
23
         teste: not_gate port map( -- mapeamento de pinos
                                        a => i_a,
                                         s => i_s
24
25
26
27
    p: process --label
           wait for 100 ns;
28
29
               i_a <= '0'; -- i_a recebe 0 (nivel lógico baixo);
             wait for 100 ns;
30
31
                i_a <= 'l'; -- i_a recebe l (nivel lógico alto);
32
         end process;
33
    end Behavioral tb;
```

Teste Bench da porta NOT



Simulação da porta NOT

# # Portas básicas array

#### OR16 GATE

Nesta porta, utilizamos duas entradas ( **a** e **b** ) de 16 cada e uma saída ( **s** ) com 16 bits. O código é bem semelhante ao da porta OR de duas entradas, porém, neste caso, temos dois vetores std\_logic\_vector de 16 posições, representados por **a** e **b**, além do vetor de saída **s** com 16 posições.

Abaixo vemos a figura que demonstra o código da porta lógica em VHDL.

```
1
 2
         library IEEE;
 3
         use IEEE.STD LOGIC 1164.ALL;
 4
         use IEEE.NUMERIC STD.ALL;
 5
         entity OR16 is
 6
            Port (
 7
                   a : in std logic vector(15 downto 0);
 8
                   b : in std logic vector(15 downto 0);
9
                   s : out std_logic_vector(15 downto 0)
10
11
         end OR16;
12
13 ₿
         architecture Behavioral of OR16 is
14
15
         begin
16
          s \le a \text{ or } b;
17
18 🚊
         end Behavioral;
19
```

*Figura 1-* código OR16 bits.

#### **OR16- TESTE BENCH**

Para fazer o teste bench, criamos uma nova entidade chamada OR16\_tb. Em seguida, declaramos os componentes de entrada **a** e **b**, e o de saída **s**; ambos std\_logic\_vector. Após isso, criamos os sinais que foram parte da simulação. Para facilitar a visualização da simulação, deixamos a entrada com valor i\_**a** = "F000" em hexadecimal e i\_**b**= "0000", também em hexadecimal. Logo em seguida, mapeamos as portas da entidade OR16, como vemos na **figura2**, abaixo. Após termos feito tudo isso, iniciamos um process. No início utilizamos o comando **wait** para retardar a operação a seguir em 100 ns. A nível de simulação, variamos apenas o sinal i\_b. Para facilitar, fazemos um cast na incrementação do sinal **i\_b** em função do seu tipo **std\_logic\_vector** . Desta forma, uma operação OR bit a bit será feito entre as entradas. A seguir temos um exemplo de como seria esta operação:

```
a = 1111 0000 0000 0000 e b = 0000 0000 0000 0001, logo a saída s será:
```

 $\begin{array}{c} 1111\ 0000\ 0000\ 0000\\ \underline{0000\ 0000\ 0000\ 0001}\\ s=1111\ 0000\ 0000\ 0001 \end{array}$ 

Portanto, a saída do exemplo dado será  $\mathbf{s} = \mathbf{F001}$  em hexadecimal.

Abaixo, vemos o código e os resultados da simulação, nas figuras 2 e figura 3, respectivamete.

```
library IEEE;
 3
          use IEEE.STD LOGIC 1164.ALL;
 4
          use IEEE.NUMERIC_STD.ALL;
 5
          entity OR16_tb is
 6
          end OR16_tb;
 8
          architecture Behavioral_tb of OR16_tb is
10
             component OR16 is
11
                   port (
12
                       a : in std logic vector (15 downto 0);
                       b : in std_logic_vector (15 downto 0);
s : out std_logic_vector(15 downto 0)
13
14
15
16
                 end component:
                  - iniciando os valores do sinal i a com FOOO em hexal, para facilitar a visualização no simulação
17
               signal i_a : std_logic_vector (15 downto 0) := X"F000" ;
signal i_b : std_logic_vector (15 downto 0) := X"0000";
18
19
               signal i_s : std_logic_vector (15 downto 0);
20
21
22
23
24
25
26
          begin
              TESTE: OR16 port map ( a => i_a , b => i_b , s => i_s);
              P: process
     00
                            wait for 100ns;
                               cria um cast para sempre converter o valor do sinal so std i_b + 1 para i_b
27
                            i_b <= std_logic_vector (unsigned(i_b) +1); -- desta forma o i_b é incrementado
28
               end process;
          end Behavioral tb;
```

Figura 2- código or16\_tb



Figura 3 – simulação or16

### • AND16 GATE

O código da porta ANDGATE é semelhante ao da porta OR. Inicialmente declaramos entradas **a** e **b** com 16 bits cada, e a saída **s**, também com 16 bits. Após isso, fazemos uma operação AND bit a bit entre as duas entradas e armazenamos em S. Figura abaixo ilustra isso.

```
1
3
4
6
8
10
11
12
13
14
15
17
18
19
20
21
23
24
26
27
28
29
30
```

```
2
3
4
         library IEEE;
5
        use IEEE.STD LOGIC 1164.ALL;
6
7
         -- Uncomment the following library declaration if using
         -- arithmetic functions with Signed or Unsigned values
8
9
        use IEEE.NUMERIC_STD.ALL;
10
11
        entity AND_16 is
12
         PORT (
13
                a : in std_logic_vector(15 downto 0);
                b : in std_logic_vector(15 downto 0);
14
15
                s : out std_logic_vector(15 downto 0)
16
                );
        end AND 16;
17
18
        architecture Behavioral of AND_16 is
19
20
21
        begin
22
23
             s \le a and b;
24
         end Behavioral:
25
26
```

#### AND16 GATE - TESTE BENCH

No teste bench da AND16 criamos uma entidade – AND16\_tb – e, após isso, os componentes da AND\_16: **a,b e s**, ambos de 16 bits. Logo em seguida declaramos os sinais que serão utilizados. O sinal **i\_a** e o sinal **i\_b** serão inicializados com **0000** em hexadecimal para facilitar a visualização da simulação. Em seguida, as portas são mapeadas em AND16 e iniciasse o processo. Como no caso anterior, é feito um cast nos sinais para facilitar a incrementação. Como **i\_a** e **i\_b** serão iguais, pois sempre serão incrementados em quantidades iguais, logo a saída **i\_s** deve ser igual a **i\_a** e **i\_b**. Logo abaixo, comprovamos esta afirmação com a simulação e o código do teste.

```
library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;
    use IEEE.NUMERIC_STD.ALL;
    entity AND_16_tb is
    end AND 16 tb;
    architecture Behavioral_tb of AND_16_tb is
        component AND_16 is
            Port (
                   a: in std_logic_vector(15 downto 0);
                                                                          -- criando vetor entrada em a para os barramentos a, b e s
                   b: in std_logic_vector(15 downto 0);
                  s: out std_logic_vector(15 downto 0));
           end component;
        signal i_a : std_logic_vector (15 downto 0) := X''0000''; -- i_a iniciado com 0000 EM HEXA pra testar valores de AND com b signal i_b : std_logic_vector (15 downto 0) := X''0000'; -- i_b iniciado com 0000 EM HEXA
        signal i_s : std_logic_vector (15 downto 0)
         TESTE: AND_16 port map ( a \Rightarrow i_a (15 \text{ downto 0}), b \Rightarrow i_b (15 \text{ downto 0}), s \Rightarrow i_s);
          - iniciando o processo para incrementar o vetor e notas as diferentes saídas de s partindo de a or b.
         P : process
0
              begin
                        -- NO CASO, A E B SEMPRE TÊM VALORES IGUAIS, PORTANTO, A SAIDA É IGUAL A ELES.

i_b <= std_logic_vector( unsigned (i_b) + 1); -- CAST USADO PRA IGUALAR O TIPO DE SAÍDA
                         i_a <= std_logic_vector( unsigned (i_a) + 1); -- I_A é do tipo std_logic e esta sendo incrementado</pre>
                                                                                 -- só é possível pelo cast
             end process p;
    end Behavioral tb;
```



#### ◆NOT16 GATE

O código desta porta é semelhante ao da porta **not** de uma entrada, porém, esta porta age sobre um conjunto de 16 bits. Inicialmente, no código, declaramos uma entrada **a** de 16 bits e uma saída **s**, também de 16 bits. Neste caso, dado um vetor de entrada, a saída será a negação bit a bit desta entrada. Abaixo vemos o código da entidade NOT16:

```
library IEEE;
 2
         use IEEE.STD_LOGIC_1164.ALL;
 3
         use IEEE.NUMERIC_STD.ALL;
 4
 5
         entity NOT16 is
 6
7
              Port (
                 a : in std logic vector(15 downto 0);
 8
                 s : out std_logic_vector(15 downto 0)
 9
10
         end NOT16;
11
         architecture Behavioral of NOT16 is
12
13
14
         begin
15
     0
                 -- Declaração da porta que será usada
16
             s <= not a:
17
         end Behavioral:
18
19
```

### NOT16 teste bench

Para fazermos o teste bench da porta NOT16, criamos uma entidade chamada NOT16\_tb e declaramos o componente de entrada **a** e de saída **s**, ambos do tipo **std\_logic\_vector** e tamanho 16 bits. Em seguida declaramos sinais **i\_a** e **i\_s**. Neste caso, inicializamos o **i\_a** com zero para facilitar a visualização da simulação. Após isso iniciamos um processo e damos um comando **wait** para abortar o processo durante 100 ns. Em razão do sinal **i\_a** ser do tipo **std\_logic\_vector**, temos de fazer um cast de tipos para facilitar a incrementação.

Portanto, caso **a** = **0000 0000 0000 0000**, **s** = **1111 1111 1111 1111**. O código e a simulação são vistos abaixo:

```
1
2
3
4
5
               library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;
                entity NOT16_tb is
  6
7
8
9
               end NOT16_tb;
10
11
                architecture Behavioral_tb of NOT16_tb is
                      component NOT16 is
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
                           Port(
                                    -- portas que serao usadas
a : in <mark>std_logic_vector</mark>(15 downto 0);
s : out <mark>std_logic_vector</mark>(15 downto 0)
                          end component;
                          signal i_s :std_logic_vector (15 downto 0) := X"0000"; -- inicializa o vetor com zero signal i_s :std_logic_vector (15 downto 0);
                        TESTE: NOT16 port map( -- mapeando de NOT16 para NOT16_TB a => i_a,
                                                                 s => i_s
                                                             ):
                        P : process
        00
                                begin
                                      wait for 100 ns; -- Espera 100ns, muda i_A pra unsigned e adiciona um depois transforma em std_logic
i_a <= <mark>std_logic_vector</mark> ( <mark>unsigned</mark>( i_a) + 1); -- Desta forma o vetor ficará com todas as possibilidades de a
                             end process;
                end Behavioral_tb;
```

			100.000 ns								
ne	Value	0 ns		200 ns		400 ns		600 ns		800 ns	
i_a[15:0]	0001	0000	0001	0002	0003	0004	0005	0006	0007	0008	0009
i_s[15:0]	fffe	ffff	fffe	fffd	( fffc	fffb	( fffa	fff9	fff8	fff7	fff6

## • OR8\_1 GATE

O desenvolvimento do projeto desta porta é igual ao da porta OR16, exceto no número de bits das entradas. Sendo assim, o processo é o mesmo visto na OR16. São declaradas duas entradas **a e b ,** e uma saída **s.** Todas as entradas são **std\_logic\_vector** de 8 bits cada. Após declarar a arquitetura, fazemos um OR bit a bit das duas entradas; a saída recebe o resultado. A figura abaixo, mostra o código da Entidade OR8.

```
2
         (library IEEE;
         use IEEE.STD_LOGIC_1164.ALL;
 3
 4 \dot{\ominus}
          -- Uncomment the following library declaration if using
 5 🖨
          -- arithmetic functions with Signed or Unsigned values
 6
         use IEEE.NUMERIC_STD.ALL;
 7
 8 🖯
         entity OR_8 is
              -- DECLARA VETORES DE ENTRADA A E B
             Port ( a : in std_logic_vector(7 downto 0);
10
11
                     b : in std_logic_vector(7 downto 0);
                     s : out std_logic_vector(7 downto 0)
12
13
                     );
14
15 🖒
         end OR_8;
16
17 Ė
         architecture Behavioral of OR 8 is
18
19
20
     000000
           -- CODIGO DA OR_8_1 PARA AS SAIDAS DE S E ENTRADAS DE A E B
21
              s(0) \le a(0) \text{ or } b(0);
22
              s(1) \le a(1) \text{ or } b(1);
23
              s(2) \le a(2) \text{ or } b(2);
24
              s(3) \le a(3) \text{ or } b(3);
25
              s(4) \le a(4) \text{ or } b(4);
26
              s(5) \le a(5) \text{ or } b(5);
27
              s(6) \le a(6) \text{ or } b(6);
28
              s(7) \le a(7) \text{ or } b(7);
29
30 🚊
         end Behavioral;
```

### **OR8\_1 – TESTE BENCH**

No teste bench da porta OR8 criamos a entidade OR8\_tb. Declamaramos as entradas **a** e **b**, ambas de 8 bits, e uma saída **s** também de 8 bits. Logo após isso, declaramos sinais que serão usadas na implementação: **i\_a**, **i\_b** e **i\_s**. Inicializamos sinal **i\_a** com o valor **i\_a** = **0F** e o sinal **i\_b** = **00**. Depois disso, mapeamos as portas da OR8\_1. Como o **i\_a** foi inicializado como **0F** em hexadecimal , logo a saída sempre terá o segundo byte igual a F, e o primeiro dependerá de **i\_b**, em razão do OR bit a bit da operação. Depois de mapear, criamos um processo e cada 20 ns criamos um incrementamos b em uma unidade. O resultado da simulação é mostrado abaixo.

```
7
8
9
            end OR_8_tb;
           architecture Behavioral tb of OR 8 tb is
10
                component OR_8 is
11
12
                     Port (
                           a: in std_logic_vector(7 downto 0);
b: in std_logic_vector(7 downto 0);
                                                                                       -- criando vetor entrada em a para os barramentos a, b e s
13
14
15
                            s: out std_logic_vector(7 downto 0));
                   end component;
16
                signal i_a : unsigned (7 downto 0) := X"OF"; -- i_a iniciado com 0000 1111 pra testar valores de or com b
17
                signal i_b : unsigned (7 downto 0) := X"00"; -- i_b iniciado com 0000 0000 pra testar valores
                signal i_s : unsigned (7 downto 0); -- saída
18
19
            begin
20
21
22
23
24
25
26
                 TESTE: OR_8 port map ( a(0) \Rightarrow i_a(0),
                                                                             -- mapeando os valores de a em i_a e i_b em b
                                                a(1) \Rightarrow i_a(1),


a(2) \Rightarrow i_a(2),
                                                a(3) \Rightarrow i_a(3),
                                                a(4) => i_a(4)
                                                a(5) \Rightarrow i_a(5),

a(6) \Rightarrow i_a(6),
27
28
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
                                                a(7) => i_a(7)
                                                b(0) \Rightarrow i_b(0),

b(1) \Rightarrow i_b(1),
                                                b(2) => i_b(2)
                                                b(3) \Rightarrow i_b(3),

b(4) \Rightarrow i_b(4),
                                                b(5) \Rightarrow i_b(5),
                                                b(6) => i_b(6)
                                                b(7) => i b(7)
                                                s(0) \Rightarrow i_s(0),
                                                s(1) => i_s(1)
                                                s(2) \Rightarrow i s(2)
                                                s(3) \Rightarrow i_s(3),
                                                s(4) \Rightarrow i_s(4)
                                                s(5) \Rightarrow i_s(5),

s(6) \Rightarrow i_s(6),
                                                s(7) => i_s(7)
                  -- iniciando o processo para incrementar o vetor e notas as diferentes saídas de s partindo de a or b.
                 P : process
47
48
                      begin
                                 wait for 10 ns:
49
                                 i_b \le i_b + 1;
                      end process;
            end Behavioral_tb;
```




# # Multiplexadores e Demultiplexadores

Para os multiplexadores e demultiplexadores utilizamos algumas maneiras diferentes de implementação de cada um.

## • MUX2\_1

Para a construção do MUX2\_1, declaramos 2 entradas ("in1" e "in2"), uma chave de seleção ("sel") e uma saída ("output") na entidade. Temos nesse caso um MUX com 2 entradas, uma chave de seleção e um canal de saída. Na arquitetura implementamos uma lógica que dá certo para a seleção das entradas nas saídas, no qual é:

output <= (in1 and not sel) OR (in2 and sel);</pre>



Se fizermos todos os testes possíveis, percebemos que essa operação booleana acima faz com que a saída esteja de acordo com a seleção de MUX. Por exemplo, se tivermos a entrada 1 igual a 0 e a entrada 2 igual a 1 e a chave de seleção igual 1, significa que escolheremos a segunda entrada para a nossa saída. Se fizermos o teste em pseudocódigo:

```
in1 = 0;
in2 = 1;
sel = 1:
```

Dessa forma a saída será 1.

output 
$$\leq (0 \land 0)$$
 ou  $(1 \land 1) = 0$  ou  $1 = 1$ ;

Com esse exemplo provamos nossa expressão. Os outros casos também se verificam. De acordo com a figura do MUX2\_1 acima, ficariam:

```
a = 0;
b = 1;
sel = 1;
q = 1;
```

No teste bench fizemos a criação de 3 sinais e atribuímos valores a eles. No nosso exemplo as entradas estão em 1 e 0, in1 e in2, respectivamente. E a seleção em 0. Nesse caso ele vai escolher a entrada 2 para a saída. No processo ficamos alternando o sinal de seleção para melhorar a visualização da simulação.

Abaixo estão os códigos para a implementação desse MUX com a simulação:

```
/home/matt/mux_2_1/mux2_1.vhd
     library IEEE;
     use IEEE.STD LOGIC 1164.ALL;
 3
    use IEEE.NUMERIC STD.ALL;
 5 ⊝entity mux2_1 is
 6
      Port (
                                     in std_logic; -- 2 entradas para o mux;
 7
              inl, in2
                            :
                                     in std_logic; -- 1 seleção para o mux;
out std_logic -- uma saída para o mux;
 8
              sel
                             :
 9
              output
10
              ):
11 \(\hat{\rightarrow}\) end mux2 1;
12
13 ⇒architecture Behavioral of mux2_1 is
14
15
     begin
16
17
     output <= (inl and not sel) OR (in2 and sel); -- operação para qual entrada irá para a saída;
18
19 △end Behavioral;
20
21
```

## Código do MUX2\_1 em VHDL

```
library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;
 3
     use IEEE.NUMERIC_STD.ALL;
 5
     entity mux2_1_tb is
 6
7
     end mux2_1_tb;
 8
    architecture Behavioral_tb of mux2_1_tb is
 9
         component mux2_1 is
10
              port(
                                        in std_logic; -- 2 entradas para o mux;
11
                 inl, in2
12
                 sel
                                        in std_logic; -- 1 seleção para o mux;
                                        out std logic -- uma saída para o mux;
13
                 output
                                :
14
              );
15
         end component;
16
17
18
         --INPUTS
                                : std_logic := 'l'; -- fixamos a lª entrada do mux em l;
19
         signal s inl
                                 : std_logic := '0'; -- fixamos a 2ª entrada do mux em 0;
: std_logic := '0'; -- fixamos a chave de seleção em 0;
20
21
         signal s_in2
         signal s_sel
22
23
24
         signal s output
                               : std logic;
                                                  -- sinal para a saída;
25
26
27
     begin
28
29
30
31
32
         teste: mux2 l port map(
                                          inl => s inl, -- entrada l atribui seu valor ao sinal de entrada l;
                                          in2 => s_in2, -- entrada 2 de seleção atribui seu valor ao sinal de seleção 2; sel => s_sel, -- saída 1 atribui seu valor ao sinal de saída 1;
                                          output => s_output -- saída 2 atribui seu valor ao sinal de saída 2;
33
34
35
36
     p: process --label
37
              wait for 10 ns;
38
                  s sel <= not s sel; -- sinal de seleção fica alternando entre nível lógico alto e baixo;
39
         end process p;
40
41
     end Behavioral_tb;
```


Teste Bench do MUX2\_1 em VHDL



Simulação do MUX2\_1

## • MUX4\_1

Aqui temos um MUX com 4 entradas e uma saída. Um MUX desse tipo pode ser representado por:



Representamos nossas entradas, seleções e saídas na entidade por:

Entradas : "a", "b", "c" e "d";

Seleção : "s0" e "s1"; Saída : "output".

No código VHDL decidimos fazer um sinal de controle, que receberá as chaves de seleção "s0" e "s1". Fizemos isso para um controle maior usando o comando "with" "select", dessa forma passando por cada caso da chave de seleção estar em "00", "01", "10" e "11". Se o controle, por exemplo, estiver em "01", a entrada "b" irá para o canal de saída e assim por diante.

Na simulação criamos 4 sinais de entrada e um sinal de saída. Cada sinal será mapeado de acordo com o projeto em código em VHDL, porém, fixamos os valores dos sinais de entrada, como por exemplo, fixamos o sinal a (s\_A) para 0, o s\_B para 1, s\_C para 0 e o s\_D para 1. Criamos um sinal de controle do tipo array e que guarda valores do tipo unsigned.


No processo fizemos a incrementação da seleção sempre em +1, para que pudéssemos percorrer todos os casos possíveis de seleção. Abaixo estão os códigos em VHDL, a simulação e o teste bench.

```
library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
 3
    use IEEE.NUMERIC_STD.ALL;
 5 ⊕entity mux_4_1 is
 6
      Port (
              a,b,c,d : in std_logic; -- entradas a,b,c e d;
 7
             s0, s1 :
output :
 8
                             in std logic; -- chaves de seleção s0 e s1;
                             out std_logic ); -- saida;
10 end mux_4_1;
signal controle: unsigned(1 downto 0); -- sinal que vai guardar as informações das chaves de seleção;
14
15
16
17
18
19
         controle <= s0 & s1; -- controle recebe chaves de seleção (s0 e s1);
20
21
22
23
         with controle select
         output <= a when "00", -- saída recebe "a" quando controle estiver em "00";
b when "01", -- saída recebe "b" quando controle estiver em "01";
c when "10", -- saída recebe "c" quando controle estiver em "10";
24
                     d when others; -- saída recebe "d" quando ocorrer o contrário;
25 dend Behavioral;
```

Código do MUX4\_1 em VHDL

```
library IEEE;
     use IEEE.STD_LOGIC_1164.ALL;
 2
 3
     use IEEE.NUMERIC_STD.ALL;
 4
 5
     entity mux_4_1_tb is
 6
     end mux_4_1_tb;
 8
     architecture Behavioral_tb of mux_4_l_tb is
 9
10
          component mux_4_1 is
11
               port(
                                               in std_logic; -- entradas a,b,c e d;
in std_logic; -- chaves de seleção s0 e s1;
12
                         a.b.c.d
                                           :
13
                         s0. s1
14
                                                out std_logic -- saída;
                         output
15
                     ):
16
          end component;
17
18
     --Inputs
     signal s_A : std_logic := '0'; -- sinal lógico de entrada A;
signal s_B : std_logic := '1'; -- sinal lógico de entrada B;
19
20
     signal s_C : std_logic := '0'; -- sinal lógico de entrada C;
signal s_D : std_logic := '1'; -- sinal lógico de entrada D;
21
22
23
     signal s_controle: unsigned (1 downto 0) := "00"; -- sinal de controle que irá guardar o valor de seleção;
25
26
27
28
29
30
     signal s_output : std_logic; -- sinal lógico de saida "output";
     begin
     -- Instantiate the Unit Under Test (UUT)
31
        uut: mux_4_1 port map(
32
                 a => s_A, -- a atribui seu valor ao sinal A;
33
                 b => s B, -- b atribui seu valor ao sinal B;
34
35
36
37
38
39
                 c => s C, -- c atribui seu valor ao sinal C;
                 d => s D, -- d atribui seu valor ao sinal D;
                 output => s_output, -- "output" atribui seu valor ao sinal output;
s0 => s_controle(0), -- bit menos significativo do sinal receberá o valor de s0 na lª posição;
                 sl => s_controle(1) -- bit mais significativo do sinal receberá o valor de sl na 2ª posição;
40
               );
41
42
     -- Stimulus process
43
         stim_proc: process
44
44
45
46
47
48
49
50
51
52
53
      begin
              -- hold reset state for 100 ns.
           wait for 100 ns;
           s_controle <= s_controle + 1; -- controle incrementará, passando por todos os casos de seleção;</p>
           end process stim_proc;
      end Behavioral_tb;
```

### Teste Bench do MUX4 1 em VHDL



Simulação do MUX4\_1

### • DEMUX1\_2

Nesse caso temos um DEMUX com uma entrada e 2 saídas. Para fazer esse projeto precisamos declarar 4 variáveis na entidade. Criamos 2 variáveis de entrada, uma entrada do DEMUX ("demu\_in") e a seleção ("sel"). Criamos 2 variáveis de saída, "out1" para a saída 1 e "out2" para a saída 2. Fizemos uma operação básica na arquitetura para que o sinal de entrada saísse no canal de saída desejado. A operação levou mais ou menos a mesma ideia do MUX2\_1, vamos pegar como exemplo:

```
demu_in = 1;
sel = 0;
out1 = 1;
out2 = 0;
```

Escolhemos o 1º canal de seleção de saída para a entrada do DEMUX sair, logo "out1" ficará em 1 e "out2" ficará em zero. Para os demais casos também ocorrerá o mesmo.

Aplicamos a operação lógica básica:

```
out1 <= demu\_in \ and \ (not \ sel); -- \ saída \ do \ out1 out2 <= demu\_in \ and \ sel; \quad -- \ saída \ do \ out2 out1 = 1 \ \land \ 1 = 1; out2 = 1 \ \land \ 0 = 0;
```

No teste de simulação criamos 4 sinais, cada um relativo as entradas e saídas do DEMUX. Para o sinal de entrada e seleção fixamos alguns valores, como por exemplo, fixamos o sinal de entrada do DEMUX (s\_demu\_in) em 1 e a seleção (s\_sel) em 0. No processo, colocamos para a chave de seleção ficar alternando para passar por todos os valores possíveis de seleção. Abaixo se encontra o código, o teste bench e a simulação.

```
употноутнаесургоје ее _ т гуга ет нах_т _ д. гупа
    library IEEE;
 2
    use IEEE.STD LOGIC 1164.ALL;
 3
    use IEEE.NUMERIC_STD.ALL;
 5 entity demux 1 2 is
 6
      Port (
 7
                       in std logic; -- entrada do demux;
            demu in :
 8
                 : in std logic; -- chave de seleção;
            sel
                   : out std logic; -- output 1;
 9
            outl
                        out std logic
                                        -- output 2;
10
            out2
                   :
11
            );
12 end demux 1 2;
13
14 ⊝architecture Behavioral of demux 1 2 is
15
16
    begin
17
    outl <= demu in and (not sel); -- saída do outl
18
    out2 <= demu in and sel; -- saída do out2
19
20
21 Aend Behavioral;
22
```

Código do DEMUX1 2 em VHDL

```
library IEEE:
     use IEEE.STD LOGIC 1164.ALL;
 3
     use IEEE.NUMERIC STD.ALL;
 5
     entity demux 1 2 tb is
 6
     end demux_1_2_tb;
 8
     architecture Behavioral_tb of demux_1_2_tb is
 9
         component demux_1_2 is
10
              port(
11
                                in std logic:
                                                   -- entrada do demux
                                in std_logic;
                                in std_logic; -- chave de seleção;
out std_logic; -- output 1;
12
13
                  outl
14
                                out std_logic
15
16
          end component;
17
         signal s_demu_in : std_logic := '1'; -- fixamos a entrada do demux em 1; signal s_sel : std_logic := '0'; -- fixamos a chave de seleção em 0;
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
                                                 -- sinal para a saída 1;
-- sinal para a saída 2;
          signal s_outl
                             : std_logic;
         signal s_out2
                             : std_logic;
          teste: demux_1_2 port map(
                                           demu_in => s_demu_in, -- entrada atribui seu valor ao sinal de entrada;
                                                               -- entrada de seleção atribui seu valor ao sinal de seleção;
                                           sel => s_sel,
outl => s_outl,
                                                                     -- saída l atribui seu valor ao sinal de saída l:
                                           out2 => s out2
                                                                     -- saída 2 atribui seu valor ao sinal de saída 2:
     p: process --label
         begin
              wait for 10 ns;
34
                   s sel <= not s sel; -- sinal de seleção fica alternando entre nível lógico alto e baixo;
35
37
     end Behavioral tb:
```

### Teste Bench do DEMUX1 2 em VHDL



Simulação do DEMUX1 2

# • **DEMUX1\_4**

Nesse DEMUX fizemos algumas modificações ao longo do código. Primeiramente esse demux tem 1 entrada e 4 saídas. Tivemos uma entrada ("in\_demux"), duas chaves de seleção, ("sel1" e "sel2") e 4 saídas ("in1", "in2", "in3" e "in4"). Tudo isso foi declarado na entidade . Na arquitetura fizemos com que cada caso fosse analisado em código sequencial dentro de um processo. Fizemos todos os casos de seleção e zerando cada saída anterior. Inicializamos a 4ª saída com 0, e não inicializamos as saídas 2 e 3 em zero, e no final ocorreu um pequeno atraso nas saídas 2 e 3. Ajeitamos esse atraso inicializando as 3 últimas entradas em 0. Colocaremos abaixo a simulação com atraso e outro print com a simulação sem atraso.

No teste de simulação criamos os sinais respectivos para mapeamento. Inicializamos o sinal de entrada em 1, e a chave de seleção em "00". Em seguida fomos passando por cada caso na chave de seleção. Os sinais de saída que estão defasados foi um detalhe que percebemos logo após a simulação e decidimos relatar aqui. Esse atraso foi resolvido com a inicialização em 0 dos 3 últimos sinais de saída. Abaixo seguem os códigos e a simulação com a defasagem. Em seguida os códigos e a simulação sem defasagem.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;
1
2
3
4
5
6
7
8
9
            entity demux_1_4 is
Port (
                        inl, in2, in3, in4 : out std_logic; -- 4 saídas de output do demux; sel1, sel2 : in std_logic; -- 2 chaves de seleção; in_demux : in std_logic -- entrada do demux;
                        inl, in2<u>,</u> in3, in4
10
11
12
            end demux_1_4;
13
14
            architecture Behavioral of demux_1_4 is
15
16
17
18
19
            process (sell,sel2,in_demux) is -- informação sequencial
20
21
22
23
      0
                        if (sell ='0' and sel2 = '0') then -- se a chave estiver "00", entrada irá para a saída inl;
                              --in2 <= '0';
--in3 <= '0';
      00000000
                       in4 <= '0';
in1 <= in_demux;
elsif (sel1 ='0' and sel2 = '1') then -- se a chave estiver "01", entrada irá para a saída in2;</pre>
24
25
26
27
28
29
30
31
32
33
34
35
                        in2 <= in_demux;
in1 <= '0'; -- zera a saída 1;
elsif (sell ='1' and sel2 = '0') then -- se a chave estiver "10", entrada irá para a saída in3;</pre>
                            in3 <= in_demux;
in2 <= '0';
                                                                               -- zera a saída 2:
      00
                             in4 <= in_demux; -- se a chave estiver em qualquer caso, como "ll", entrada irá para a saída in4; in3 <= '0<sup>-</sup>; -- zera a saída 3;
36
37
                        end if;
            end process;
39
40 🗇
            end Behavioral;
```

Código do DEMUX1\_4 em VHDL (Com atraso de propagação nas saídas)

```
library IEEE;
  1
2
3
           use IEEE. STD_LOGIC_1164. ALL;
           use IEEE.NUMERIC STD.ALL;
  4
           entity demux_l_4_tb is
  6
           end demux_1_4_tb;
 7
8
9
           architecture Behavioral_tb of demux_1_4_tb is
                component demux_1_4 is
10
                     port(
11
12
                                                       : out std_logic; -- 4 saídas de output do demux;
: in std_logic; -- 2 chaves de seleção;
: in std_logic -- entrada do demux;
                          in1, in2, in3, in4
                          sell, sel2
13
14
                         in_demux
                     ):
15
16
17
18
19
                end component;
                --Inputs
               signal s_in_demux : std_logic := 'l'; -- sinal de atribuição para a entrada do demux; signal s_sell : std_logic := '0'; -- sinal de atribuição para a lª chave de seleção; signal s_sel2 : std_logic := '0'; -- sinal de atribuição para a 2ª chave de seleção;
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
                --Outputs
                signal s_in1 : std_logic; -- sinal de atribuição para a saída 1;
signal s_in2 : std_logic; -- sinal de atribuição para a saída 2;
signal s_in3 : std_logic; -- sinal de atribuição para a saída 3;
                signal s_in4 : std_logic; -- sinal de atribuição para a saída 4;
            -- Instantiate the Unit Under Test (UUT)
               uut: demux_1_4 port map (
                                                      in_demux => s_in_demux, -- mapeia sinal de entrada com sinal de entrada do demux;
                                                                           -- mapeia sinal de saída 1 com a saída um do demux;
-- mapeia sinal de saída 2 com a saída dois do demux;
                                                      inl => s inl,
                                                      in2 => s_in2,
                                                      in3 => s_in3,
                                                                                   -- mapeia sinal de saída 3 com a saída três do demux;
                                                      in4 => s_in4,
                                                                                   -- mapeia sinal de saída 4 com a saída quatro do demux;
                                                                                  -- mapeia sinal de seleção 1 com a seleção 1 do demux;
-- mapeia sinal de seleção 2 com a seleção 2 do demux;
                                                     sel1 => s_sel1,
sel2 => s_sel2
40
41
                    -- Stimulus process
42
                    stim proc: process
43
                          begin
44
                           -- hold reset state for 100 ns.
        0
                          wait for 100 ns;
45
46
47
                          s_sel1 <= '0'; s_sel2 <= '0'; -- sinal de seleção em "00", respectivamente;
48
49
        0
                          wait for 100 ns;
50
51
        0
                          s_sel1 <= '0'; s_sel2 <= '1'; -- sinal de seleção em "01", respectivamente;
52
53
        0
                          wait for 100 ns;
54
55
        0
                          s sell <= '1'; s sel2 <= '0'; -- sinal de seleção em "10", respectivamente;
56
57
        0
                          wait for 100 ns:
58
59
        0
                           s_sell <= '1'; s_sel2 <= '1'; -- sinal de seleção em "11", respectivamente;
60
        0
61
62
                      end process stim_proc;
63
64
              end Behavioral_tb;
65
```

Teste Bench do DEMUX4 1 em VHDL



# Simulação do DEMUX1\_2 (Com atraso de sinal)

```
library IEEE;
 2
           use IEEE.STD LOGIC 1164.ALL;
 3
          use IEEE.NUMERIC STD.ALL;
 4
 5
           entity demux_1_4 is
 6
7
             Port (
                                                       out std logic; -- 4 saídas de output do demux;
                     in1, in2, in3, in4
                                                       in std_logic; -- 2 chaves de seleção;
in std_logic -- entrada do demux;
 8
                     sell, sel2
                     in_demux
10
                     ):
11
12
13
14
15
16
          end demux_1_4;
          architecture Behavioral of demux 1 4 is
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
          process (sell,sel2,in_demux) is -- informação sequencial
      0
                     if (sell ='0' and sel2 = '0') then -- se a chave estiver "00", entrada irá para a saída in1;
                         in2 <= '0'; -- saída 2 inicializada com 0;
in3 <= '0'; -- saída 3 incializada com 0;
in4 <= '0'; -- saída 4 inicializada com 0;
      00000000
                         inl <= in_demux;</pre>
                     elsif (sell = 0' and sel2 = 'l') then -- se a chave estiver "01", entrada irá para a saída in2;
                         in2 <= in demux;
                         in1 <= '0';
                                                                    -- zera a saída 1;
                     elsif (sell ='1' and sel2 = '0') then -- se a chave estiver "10", entrada irá para a saída in3;
                         in3 <= in demux;
                         in2 <= '0';
                                                                    -- zera a saída 2;
      00
                         in4 <= in_demux; -- se a chave estiver em qualquer caso, como "ll", entrada irá para a saída in4;
                         in3 <= '0';
                                               -- zera a saída 3;
                    end if;
           end process;
           end Behavioral:
```

## Código do DEMUX1\_4 em VHDL (Sem atraso de propagação)



Simulação do DEMUX1\_2 (Sem atraso de sinal)

# **#MUX e DEMUX array**

## • MUX8\_16

Nesse multiplexador, temos 8 entradas de 16 bits cada. Como um MUX pode ser representado de acordo com 2<sup>n</sup> entradas onde n é o número de bits de seleção, aqui teremos 8 entradas com 3 bits de seleção. Primeiramente criamos 16 entradas do tipo std\_logic\_vector. Cada entrada é um vetor de tamanho 16. Em seguida criamos uma chave de seleção do tipo std\_logic\_vector, que armazenará 3 bits. Por último fizemos a criação de uma saída do tipo std\_logic\_vector que armazenará, assim como nas entradas, 16 bits.


Na parte da arquitetura fizemos a saída receber todos os casos possíveis para cada opção de seleção, indo de "000" ate "111". No teste de simulação fizemos a parte da componente com todas as entradas e saídas, logo em seguida fizemos a criação dos sinais de entrada, cada um do tipo std\_logic\_vector que armazena 16 posições. Fixamos valores em hexadecimal para cada um destes sinais para facilitar a visualização na simulação. Também fizemos o mesmo para os sinais de saída e de seleção. O sinal de seleção armazenará 3 bits, onde inicializamos no 1° caso "000". Logo em seguida fizemos o mapeamento de todas as entradas e saídas.

Na parte de processo fizemos com que a chave de seleção fosse incrementando em cada posição em cada bit. Para isso fizemos uma operação semelhante ao que temos em linguagem C, que é o cast. Fizemos a incrementação da chave de seleção dentro de um unsigned, gerando com isso que a chave de seleção faça uma varredura em todos os casos. Na medida que a chave de seleção avança, as entradas de 8 bits serão deslocadas para a saída, de acordo com nossa simulação que está seguida com o código em VHDL e do teste bench.

```
library IEEE;
          use IEÉE.STD_LOGIC_1164.ALL;
 2
3
4
          use IEEE.NUMERIC STD.ALL;
          entity MUX8 16 is
 5
6
7
8
9
                 Port ( e0 : in std_logic_vector(15 downto 0);
                         el : in std_logic_vector(15 downto 0);
                            : in std_logic_vector(15 downto 0);
                         e3 : in std_logic_vector(15 downto 0);
                         e4 : in std_logic_vector(15 downto 0);
                         e5 : in std_logic_vector(15 downto 0);
e6 : in std_logic_vector(15 downto 0);
10
11
                              in std_logic_vector(15 downto 0);
13
                         key: in std_logic_vector (2 downto 0);
14
                         s
                            : out std_logic_vector(15 downto 0)
15
16
          end MUX8 16:
18
19
20
21
22
23
24
25
26
27
          architecture Behavioral of MUX8_16 is
          beain
     00
                          with key select
                                e0 when
                                 el when
                                            "001"
                                 e2 when
                                            "016"
                                 e3 when
                                            "011"
                                 e4 when
                                 e5 when
28
29
30
31
                                 e6 when
                                 e7 when others;
          end Behavioral:
```

Código em VHDL do MUX8\_16

## Teste Bench do MUX8\_16



Simulação do MUX8\_16

### MUX16

Nesse MUX temos 2 entradas com 16 de tamanho cada uma. Na entidade declaramos 3 entradas "a" e "b", juntamente com a seleção "key", e uma saída. As entradas e saídas são do tipo std\_logic\_vector, cada uma guardando 16 posições cada. A saída é do tipo std\_logic.

Na arquitetura decidimos realizar um processo caso a chave de seleção assuma algum valor. Para cada caso a saída recebe a entrada. Isso foi feito utilizando if-else.


Na parte de simulação declaramos o componente com todas as entradas e saídas. Em seguida declaramos sinais para mapeamento. Fixamos valores para cada entrada em hexadecimal, assim facilitando a visualização da simulação. Depois fizemos o mapeamento e dentro do processo fizemos com que a chave de seleção variasse entre 0 e 1, para que todas as possibilidades de seleção fossem satisfeitas. Para cada valor de seleção, uma entrada é escolhida para o canal de saída. Abaixo está o código em VHDL, o teste bench e a simulação.

```
1
2
3
4
5
6
7
8
                                                                                                                3 4
            library IEEE;
            use IEEE.STD LOGIC 1164.ALL:
            use IEEE.NUMERIC STD.ALL;
                                                                                                                5
            entity MUX16 tb is
                                                                                                                 6
            end MUX16 tb;
                                                                                                                8
10
            architecture Behavioral_tb of MUX16_tb is
                                                                                                               10
                 component MUX16 is port(
    a : in std_logic_vector(15 downto 0);
11
                                                                                                               11
12
                                                                                                               12
                        b : in std_logic_vector(15 downto 0);
s : out std_logic_vector(15 downto 0);
13
                                                                                                               13
                                                                                                               14
15
                         key : in std_logic
                                                                                                               15
16
                       );
                                                                                                               16
17
                  end component;
                                                                                                               17
18
                                                                                                               18
                    signal i a : std_logic_vector(15 downto 0) := X"0001";
signal i_b : std_logic_vector(15 downto 0) := X"0002";
signal i_s : std_logic_vector(15 downto 0);
19
                                                                                                                           begin
20
                                                                                                               20
21
21
22
23
24
25
26
27
28
29
30
31
32
33
                     signal i_key : std_logic;
                                                                                                               22
                                                                                                               23
                                                                                                               24
25
26
                  TESTE: MUX16 port map ( a => i_a,
                   b=> i_b , s => i_s, key => i_key);
                  P: process
      0000
                       wait for 100 ns;
                       i_key <= '0';
wait for 100 ns:
                        i kev <= '1':
                  end process p;
            end Behavioral tb:
```

```
library IEEE:
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;
entity MUX16 is
  Port (
          a : in std_logic_vector(15 downto 0);
          b : in std_logic_vector(15 downto 0);
          s : out std_logic_vector(15 downto 0);
          key: in std_logic
end MUX16:
architecture Behavioral of MUX16 is
    MUX16: process(key)
            begin
                     key = '0' then s <= a;
               end if;
           end process MUX16;
end Behavioral:
```

Teste Bench do MUX16

Código em VHDL do MUX16



Simulação do MUX16

### DEMUX4\_16

Temos um DEMUX com 4 saídas, cada uma composta por 16 bits. Na entidade fizemos a criação do sinal de entrada de 16 bits ("data"), das saídas ("s0", "s1", "s2" e "s3) e da chave de seleção ("key"). Na parte da arquitetura fizemos um processo para varrer todas as possibilidades de seleção, e fazer com que em cada caso qual saída receberia a entrada. O nome da entidade é MUX4\_16, porém foi apenas um engano na declaração correta de entidade, que seria DEMUX4\_16. O código executa normalmente. Lembrando que a entrada do DEMUX e saídas são do tipo std\_logic\_vector, que guardam 16 posições. Temos um std\_logic\_vector para a chave de seleção de tamanho 2.


Na parte de simulação, criamos o componente com todas as entradas e saídas já declaradas no arquivo .vhd. Em seguida criamos sinais para o mapeamento, e também fixamos valores em hexadecimal para a entrada do DEMUX. A seleção também está fixada em "00". Logo fizemos o mapeamento para cada entrada e saída. No processo fizemos algo semelhante ao "cast" em C. Incrementamos cada posição da seleção para podermos varrer todas as possibilidades possíveis, dessa forma para que na simulação os resultados estivessem esperados. O código em VHDL, o teste bench e a simulação seguem abaixo:

```
library IEEE;
 3
          use IEEE.STD_LOGIC_1164.ALL;
 4
          use IEEE.NUMERIC_STD.ALL;
 5
                                     ---- O NOME DA ENTIDADE ESTA ERRADO, MAS NÃO HA PROBLEMA NA EXECUCAO
          entity MUX4 16 is
 6
           Port ( data : in std_logic_vector (15 downto 0) s0 : out std_logic_vector (15 downto 0);
                                                         (15 downto 0):
 8
                           : out std_logic_vector (15 downto 0);
                     sl
10
                          : out std_logic_vector (15 downto 0);
11
                           : out std_logic_vector (15 downto 0);
12
                          : in std_logic_vector (1 downto 0) );
13
          end MUX4_16;
14
15
16
17
          architecture Behavioral of MUX4 16 is
          begin
18
               MUX4 16: process(key)
19
                          begin
20
21
                          if key = "00" then s0 <= data;
elsif key = "01" then s1 <= data;
elsif key = "10" then s2 <= data;
      0000
22
23
24
25
26
27
                          else
                                                     s3 <= data:
                          end if:
                          end process;
          end Behavioral:
```

Código em VHDL do DEMUX 4\_16

```
6
7
8
9
        use IEEE.NUMERIC_STD.ALL;
        entity MUX4_16_tb is
LO
        end MUX4_16_tb;
l1
L2
        architecture Behavioral_tb of MUX4_16_tb is
L3
              component MUX4_16 is -- NOME DA ENTIDADE ESTA ERRADO
L4
                port(
15
                              : in std_logic_vector (15 downto 0);
۱6
                               : out std_logic_vector (15 downto 0);
١7
                               : out std_logic_vector (15 downto 0);
                          sl
18
                               : out std_logic_vector (15 downto 0);
                          s2
                               : out std_logic_vector (15 downto 0);
L9
                          s3
                              : in std_logic_vector (1 downto 0) );
20
                          key
21
                end component;
22
                signal i_s0
                                 std_logic_vector(15 downto 0);
23
                signal i_sl
                                 std_logic_vector(15 downto 0);
24
                signal i_s2
                                 std_logic_vector(15 downto 0);
25
                signal i_s3
                                 std_logic_vector(15 downto 0);
26
                signal i_key :
                                 std_logic_vector(1 downto 0 ) := "00";
27
                signal i_data: std_logic_vector(15 downto 0) := X"000F";
28
        begin
29
            TESTE: MUX4_16 port map( data => i_data, --NOME DA ENTIDADE ESTA ERRADO---SERIA DEMUX4_16
30
                                        s0 => i_s0,
                                        sl => i_sl,
31
32
33
34
35
36
37
                                        s2 => i_s2,
                                        s3 => i_s3,
                                        key => i_key);
                   P: process
                      begin
    00
                       wait for 100ns;
38
                      i_key <= std_logic_vector(unsigned(i_key)+ 1);</pre>
39
                    end process P;
40
        end Behavioral_tb;
```

## Teste bench do DEMUX4\_16



Simulação do DEMUX4\_16