

UNIVERSITE DE LA ROCHELLE – LICENCE INFORMATIQUE
3^{ème} année – UE *Architectures avancées*

ANNEXE TD N°3 : HIERARCHIE D'UNE PETITE MACHINE

PARTIE I : Hiérarchie d'une petite machine

Question 1 : mémoire principale

On dispose d'une petite machine composée d'une mémoire de 256 octets. Ce faible nombre d'octets permet de manipuler directement et facilement les références mémoire.

@+déplac	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
@0	FF	12	56	FF	12	56	DD	FC	87	0F	FF	12	FC	FC	56	FC
@1	DF	34	A0	00	DD	FC	87	0F	FC	87	0F	12	56	FC	87	0F
@2	56	FF	DE	98	12	56	FC	FC	87	0F	56	00	DD	56	FF	DE
@3	DD	FC	A0	12	56	FC	FF	12	56	FC	87	0F	12	00	DD	FF
@4	FF	12	56	56	FF	DE	98	A0	00	DD	FC	87	FF	12	56	FF
@5	0F	FF	12	56	FC	00	DD	FC	87	0F	00	DD	87	87	0F	00
@6	DD	FC	A0	00	DD	FF	12	56	FF	12	56	FF	DE	98	00	01
@7	FF	12	56	FC	56	FF	DE	56	FF	DE	98	12	56	87	0F	00
@8	DD	FC	A0	00	DD	FF	12	56	12	56	FC	87	00	12	12	56
@9	0F	FF	12	56	FC	00	DD	FC	A0	00	DD	FC	00	DD	12	56
@A	56	FF	DE	98	DD	FC	A0	12	56	FC	87	00	DD	FC	DD	FC
@B	56	FF	DE	98	56	FF	DE	A0	00	DD	FC	FC	87	87	0F	00
@C	00	DD	FC	FF	12	56	FF	DE	98	FF	12	56	FF	FC	12	56
@D	56	FF	DE	DD	FC	87	FF	12	56	FC	87	A0	00	DD	FC	98
@E	12	56	FC	87	00	DD	FC	87	0F	00	DD	FF	DE	56	FF	DE
@F	A0	00	DD	FC	98	56	FF	DE	00	10	00	FC	87	00	DD	FF

Question 2 : Constitution de la mémoire cache

Pour compléter la hiérarchie mémoire, on associe à cette mémoire principale une mémoire cache de niveau 1 de petite taille : 64 octets. Cette mémoire est organisée en lignes de 8 octets et est à **correspondance directe**.

Adresse mémoire	Valeur en binaire	Etiquette en binaire	Etiquette en hexa	Index de la ligne en binaire	Index de la ligne en hexa	Numéro de l'octet dans la ligne en binaire	Numéro de l'octet dans la ligne en hexa	Valeur de l'octet
05								
8A								
D8								
FF								

Tableau Question 2.3

Ligne 1 MC	Octet 0	Octet 1	Octet 2	Octet 3	Octet 4	Octet 5	Octet 6	Octet 7
Adresse correspondante dans MP								
Contenu MC et MP								

Tableau Question 2.5

Question 3 : Accès à la hiérarchie mémoire

On dispose de la mémoire principale présentée à la question 1, et de la mémoire cache comportant les informations suivantes :

Etiquette	Index de ligne	Octet 0	Octet 1	Octet 2	Octet 3	Octet 4	Octet 5	Octet 6	Octet 7
0	0	21	01	F5	C2	00	02	C2	00
3	1	5D	00	EE	A3	67	FC	00	00
2	2	FF	55	A3	88	06	5F	00	AF
1	3	44	FC	05	02	58	CC	A1	00
0	4	81	FF	11	00	FF	A2	5F	01
1	5	80	0F	83	F9	F5	C3	00	DD
2	6	FD	55	FC	DD	05	D0	0F	00
1	7	00	0C	FC	66	FD	11	01	00

Table Question 3

Adresse de la référence mémoire	Etiquette de la référence MP	Index de la référence mémoire MP	Etiquette de la ligne dans la MC	Egalité étiquettes référence MP et ligne MC	Succès / Echec	Numéro d'ordre de l'octet dans la ligne	Valeur de l'octet lu dans la MC
05							
14							
C8							

Tableau Question 3.1

Question 4 : Exécution d'un programme

On dispose de la mémoire principale présentée en annexe

A partir de cette mémoire, un programme va être lancé à partir de l'adresse \$80.

Pour simplifier le comportement du programme et de la hiérarchie mémoire, on suppose que le programme effectue 1000 boucles, chaque boucle étant séquentiée de la manière suivante :

1 BOUCLE en exécution :

- (1) Lecture des instructions aux adresses \$85 à \$89
 - (2) Lecture des instructions aux adresses \$D0 à \$D1
 - (3) Lecture des instructions aux adresses \$10 à \$12
- retour (1)

Chaque instruction de la boucle ci-dessus est sur 1 octet.

PARTIE I : exécution de la première boucle - BOUCLE 1

Instructions				Comportement cache			
@instruct.	binaire	Index ligne référence mémoire	Etiquette référence mémoire -	Etiquette ligne MC	Egalité Etiquettes Référence mémoire $\leftrightarrow$ MC	Lecture MC Succès / échec	Action sur le cache
85							
86							
87							
88							
89							
D0							
D1							
10							
11							
12							

Tableau question 4.1

PARTIE II : exécution de la boucle 2 et des suivantes -

A la suite de la première boucle, on cherche à déterminer les modifications dans les accès à la mémoire cache.

Instructions				Comportement cache			
@instruct.	binaire	Index ligne référence mémoire	Etiquette référence mémoire -	Etiquette ligne MC	Egalité Etiquettes Référence mémoire $\leftrightarrow$ MC	Lecture MC Succès / échec	Action sur le cache
85							
86							
87							
88							
89							
D0							
D1							
10							
11							
12							

Tableau question 4.3