
ARQUITECTURA DE COMPUTADORES

PROCESADOR Y SET INSTRUCCIONES


Ing Marlon Moreno Rincon

PROCESADOR




Entidad que interactuá con su exterior a través de periféricos, por los cuales recibe y procesa datos, para convertirlos en información conveniente y útil, que posteriormente se envía a otros periféricos que permite la interpretación la interpretación por el usuario.

PROCESADOR



PROCESADOR.



PROCESADOR - SET DE INSTRUCCIONES

Un conjuto de datos insertados y codificados en una estructura especifica que el procesador interpreta y ejecuta.

En cada procesador los tipos de instrucciones permitidos estan definidos y predeterminados en el conjuto de instrucciones (ISA, Instruction set arquitecture).

CISC (Complex Instruction Set Computer)

Disponen de más de 80 instrucciones máquina en su repertorio, algunas de las cuales son muy sofisticadas y potentes, requieren múltiples ciclos para su ejecución y buscan ortogonalidad.

Una ventaja de los procesadores CISC es que ofrecen al programador instrucciones complejas que actúan como macros.

En esta arquitectura se dificulta el paralelismo entre instrucciones, por las diferencias de ciclos de instrucciones entre esta.

RISC (Reduced Instruction Set Computer)

El repertorio de instrucciones máquina es reducido y las instrucciones son simples y generalmente se ejecutan en un ciclo.

La sencillez y rapidez de las instrucciones permiten optimizar el hardware y el software del processor.

Instrucciones de tamaño fijo y presentadas en un reducido número de formatos.

Sólo las instrucciones de carga y almacenamiento acceden a la memoria de datos.


Gran numero de registros de propósito general.

SISC (Simple Instruction Set Computing)

Set de instrucciones destinado a aplicaciones muy concretas. El juego de instrucciones, es reducido, específico. Las instrucciones se adaptan a las necesidades de la aplicación prevista.

ORTOGONALIDAD.

Tipo de Direccionamiento



FORMATO DEL SET DE INSTRUCCIONES.



CO = CODIGO DE OPERACIÓN.

OP1 = OPERANDO UNO.

OP2 = OPERANDO DOS.

OPD = OPERANDO DE DESTINO.

IS = INSTRUCCIONES SIGUIENTE.


FORMATO DEL SET DE INSTRUCCIONES.

El formato determinar la cantidad de bits para la codificación de las instrucción y los campos para los terminos citados.

El numero de instrucciones y tipo de codificación determina la longuitud bits usados en el espación de codigo operación.

Entre mas corta la codificación de la instrucción se puede buscar mas rapido en memoria de programa (FETCH), su decodificación se realiza mas rapido (DECODE) y requieren menor espacio de memoria.

FORMATO DEL SET DE INSTRUCCIONES.



3 Operandos Explícitos.



- ► Ejemplo: ADD B,C,A $A \leftarrow B + C$
- Máxima flexibilidad
- Ocupa mucha memoria si los operandos no están en registros

2 Operandos Explícitos.



- ► Ejemplo: ADD B,C $B \leftarrow B + C$
- Reduce el tamaño de la instrucción
- Se pierde uno de los operandos

1 Operando Explícito.



- \triangleright Ejemplo: ADD B Acumulador \leftarrow <Acumulador> + B
- Supone que tanto fuente como destino son un mismo registro predeterminado (Acumulador)
- Se pierde un operando fuente

0 Operandos Explícitos.

CO

- ▶ Ejemplo: ADD Cima de la Pila ← <Cima de la Pila> + <Cima de la Pila 1>
- Computadores que trabajan sobre una pila


E = (A-B)*(C+D)

3 Operando	s 2 Operandos	1 Operandos	0 Operandos
Add C, D Sub A, B Mul A, C	, A Sub A, B	Load C Add D Store C Load A Sub B Store A Mul C Store E	Push (Load D) Push (Load C) Add Push (Load B) Push (Load A) Sub Mul Pop (Store E)

3 Operandos 2 Op	El registro dest especifica al : C ← C + I	final	andos	0 Оре	erandos
Add C, D, C Add Sub A, B, A Sub Mul A, C, E Mul Mov	C, D A, B A, C E, A	Load Add Store Load Sub Store Mul Store	A B	Push Push Add Push Push Sub Mul Pop	(Load D) (Load C) (Load B) (Load A)

E = (A-B)*(C+D)

3 Ope	randos	20F			andos	0 Оре	erandos
Add Sub Mul	C, D, C A, B, A A, C, E	Add Sub Mul Mov	A ← A - A, B A, C E, A		C D C A B A	Push	(Load D) (Load C) (Load B) (Load A)
				Mul Store	C E	Mul Pop	(Store E)



3 Ope	randos	20	E = (A	у-В) *	especif	estino se ica al inicio – C + D	Оре	erandos
Add Sub Mul	C, D, C A, B, A A, C, E	Ad Su Mu Mo	b A, B ıl A, C		Load Add Store Load Sub	C D C A B	Push Push Add Push Push	(Load D) (Load C) (Load B) (Load A)
					Store Mul Store	A C E	Sub Mul Pop	(Store E)

$$E = (A-B)*(C+D)$$

especifica al inicio		
3 Operandos 2 Operandos	1 Operandos	Operandos
Add C, D, C Add C, D	A ← A - B	ısh (Load D)
Sub A, B, A Sub A, B	Add D	Push (Load C)
Mul A, C, E Mul A, C	Store C	Add
Mov E, A	Load A	Push (Load B)
	Sub B	Push (Load A)
	Store A	Sub
	Mul C	Mul
	Store E	Pop (Store E)

15.png 🔘 📆 [17] - Sele	cción_036.png	$\mathbf{E} = (\mathbf{A} - \mathbf{B})$)*(C+D)			
3 Operandos	2 O _l	perandos	1 Opera	ndos	0 Оре	erandos
Add C, D, Sub A, B,		′ /	A	← A x C	ısh	(Load D) (Load C)
Mul A, C,		. /	Store	С	Add	
	Mo	v E, A	Load	A	Push	(Load B)
			Sub	В	Push	(Load A)
			Store	A	Sub	
			Mul	C	Mul	
			Store	E	Pop	(Store E)

			$\mathbf{E} = (\mathbf{A} - \mathbf{E})$	8)*(C+D)			
3 Oper	andos	2 Ope	randos	1 Opera	indos	0 Оре	erandos
Add Sub Mul	C, D, C A, B, A A, C, E	Add Sub Mul	C, D A, B A, C	- Load	<u>C</u> E ← A	Push ish id	(Load D) (Load C)
	Incluir puntero Ret	Mov	É, A	Load Sub Store Mul Store	A B A C E	Push Push Sub Mul Pop	(Load B) (Load A) (Store E)

E = (A-B)*(C+D)

3 Operandos	2 Operandos	1 Operandos	0 Operandos
Add C, D, C Sub A, B, A Mul A, C, E	Add C, D Sub A, B Mul A, C Mov E, A	Load C Add D Store C Load A Sub B Store A Mul C Store E	Push (Load D) Push (Load C) Add Push (Load B) Push (Load A) Sub Mul Pop (Store E)


CLASIFICACIÓN DEL SET DE INSTRUCCIONES: FORMA DE ALMACENAR LOS OPERANDO EN LA CPU

Arquitectura de pila.

Arquitectura de acumulador.

- Arquitectura en base de registros.
 - → Registro Memoria.
 - → Registro Registro.

CLASIFICACIÓN DEL SET DE INSTRUCCIONES: FORMA DE ALMACENAR LOS OPERANDO EN LA CPU



CLASIFICACIÓN DEL SET DE INSTRUCCIONES: FORMA DE ALMACENAR LOS OPERANDO EN LA CPU

Operandos en Memoria	Arquitectura
3 – 0	Registro – Registro (Load - Store) Utilizan 3 operandos con 0 en memoria. Formato de longitud fija y codificación simple. Ejm: SPARC, MIPS, Power PC
2 – 1	Registro – Memoria Utilizan 2 operandos con 1 ubicado en memoria. Ejm: Intel 80x86, Motorola 68000
3 – 3	Memoria – Memoria Utilizan 3 operandos ubicados en memoria. Ejm: VAX

Código de operación de longuid fija.

- Con un codigo de operación de n bits se tienen 2ⁿ operaciones posibles. Cada una de las operaciones se indentifica con un numero unico entre 0 y 2ⁿ.
- Utilizando los bits de los operando se puede ampliar el numero de operaciones posibles.

0000	R	OP	
0001	R	OP	15 instrucciones de
		codificación simple. Ejm: SPARC, N	IPS, Power PC
	. 2.	1 Registro – Memoria	2 operandos
-		Utilizan 2 operandos con 1 ubicado	en memoria.
1110	R	Ejm: Intel 80x86, Motorola 68000	(CO de 4 bits)
1111 0	0000	- 3 Memoria - Memoria	
1111 0	0001	Utilizan 3 operandos ubicados en m	15 instrucciones de
			1 operando
1111 1	110	OP	(CO de 8 bits)
1111 1	1111 (0000 0000 0000 0000	uir puntero Retraso: 0 💮
1111 1	1111 (0000 0000 0000 0001	$2^{16} = 65.536$
			instrucciones de
			0 operandos
		-	
1111 1	111 1	111111111111111	(CO de 24 bits)
1111 1	111 1	1111111111111	(CO de 24 bits)

Código de operación de longuid variable.

- El numero de bits del codigo de operación no esta predefinido. Se debe utilizar un algoritmo de optimización.
 - → Frecuencia de aparición en el programa Optimización de memoria.
 - → Frecuencia de ejecución en el programa Optimización trafico CPUmemoria.

Para optimizar el CO se puede utilizar la codificación de Huffman, que genera un código de longitud variable con la propiedad de no superposición de los CO resultantes. Garantiza que el CO de una determinada instrucción no coincide con la subcadena inicial de bits del CO de otra instrucción. La decodificación de un código de Huffman deberá realizarse de forma serie de izquierda a derecha.


Codificación Huffman es un algoritmo usado para compresión de datos.

Tipo de instrucciones	Frecuencia de ejecución
ADD	0.53
SUB	0.25
MUL	0.12
DIV	0.03
STA	0.03
LDA	0.02
JMP	0.02


1) Se escriben las instrucciones en una columna y a su derecha su frecuencia de ejecución. Cada elemento de la columna será un nodo terminal del árbol de decodificación.

> ADD 0.53 SUB 0.25 MUL 0.12

2) Se modifica la columna actual uniendo las dos frecuencias menores de dicha columna con arcos, obteniéndose un nuevo nodo cuyo valor será la suma de los nodos de procedencia.



- 3) Se repite el paso 2 hasta llegar a la raíz del árbol que tendrá valor 1.
- 4) Se procede a asignar un 1 al arco inferior y 0 al arco superior hasta llegar a los nodos terminales
- 5) Para obtener el código de cada instrucción se recorre el árbol de la raíz a la instrucción concatenando cada uno de los valores de los arcos encontrados en el camino.



Tipo de instrucciones	Frecuencia de ejecución	Código de Huffman
ADD	0.53	0
SUB	0.25	10
MUL	0.12	110
DIV	0.03	11100
STA	0.03	11101
LDA	0.02	11110
JMP	0.02	11111

Resulta códigos de 1, 2, 3 y 5 bits con una longitud media l_n dada por la siguiente expresión:

$$l_m = \sum_i f_i \times l_i = 0.53 \times 1 + 0.25 \times 2 + 0.12 \times 3 + 0.003 \times 5 + 0.003 \times 5 + 0.02 \times 5 + 0.02 \times 5 = 0.003 \times 5 + 0.003 \times 5 + 0.003 \times 5 = 0.003 \times 5 =$$