# ARQUITECTURA DE COMPUTADORES

CICLO DE INSTRUCCIÓN

Ing Marlon Moreno Rincón


Proceso en el que la tarea de ejecución una instrucción se divide en tareas mas pequeñas preestablecidas que debe realizar la CPU para ejecutar una instrucción.

Todas las instrucciones no requieren el mismo numero acciones o tareas para su ejecución.

Un ciclo de instrucción requiere de uno o mas ciclo maquina.

Ciclo maquina: Periodo mínimo que tarda la unidad central de procesamiento en ejecutar una instrucción. Se toma la instrucción que requiere menos tiempo.

Búsqueda de Instrucción Instruction fetch (IF) Decodificación de Instrucción Instruction decode (IF) Búsqueda de Operandos Execution (EX) Ejecución de Operación Memory read/write (MEM) Almacenamiento de Resultados Result write back (WB) Siguiente Instrucción MEMMEMWB IF MEMIF ΕX 4 out of 5 units are not active!



## CICLO DE INSTRUCCIÓN - INSTRUCTION FETCH.

Buscar la instrucción en la memoria principal: Se direcciona la memoria de programa con el dato del contador de programa. La instrucción se guardar en el registro de instrucción actual (CIR).

## CICLO DE INSTRUCCIÓN - INSTRUCTION DECODE.

Decodificar la instrucción: Se mueve la instrucción de CIR al registro IR. Este registro mantiene la instrucción mientras se ejecuta y permite que se diseccione otra interrupción. La unidad de control decodifica la operación a realizar y mueve los datos de memoria la unidad de procesamiento.


## CICLO DE INSTRUCCIÓN – EXECUTION


Ejecución de la instrucción: La unidad de control enviá las señales de control a las unidades de procesamiento para que estas desarrollen la operación.


# CICLO DE INSTRUCCIÓN - (MEM)-(WB)

Almacenar o guardar resultados: El o los resusitados son alamacenados en memoria o enviados a los diferentes dispositivos. El contador de programa se incrementa o se modifica deacuerdo a los resultados obtenidos de la operación.

# **ARQUITECTURA BASICA**









Considere una maquina hipotética, con un set de instrucciones de longitud fija, de 16 bits para instrucciones y datos. Utiliza un único registro para el almacenamiento y operación de datos llamando acumulador (AC).

Utilizando la información de la imagen de la diapositiva 13 realizar paso a paso la ejecución del programa de suma entre dos números, resaltando los ciclos de instrucción que se presentan en cada instrucción usada en el programa.








PC = CONTADOR DE PROGRAMA
IR = REGISTRO DE INSTRUCCIONES
MAR = REGISTRO DE DIRECCIÓN DE MEMORIA

MBR = REGISTRO DE DIRECCION DE MEMORIA
E/S AR = REGISTRO DE DIRECCIONES DE E/S

E/S BR =REGISTRO BUFFER DE E/S





Lista parcial de codop


0001 = Cargar AC desde memoria

0010 = Almacenar AC en memoria

0101 = Sumar a AC un dato de memoria









#### **ESTADO PIPELINE**

Técnica de implementación de paralelismo a nivel de instrucción en un único procesador. Se busca que todas las unidades del procesador estén ocupadas durante el ciclo de instrucción.

Cada unidad ejecuta una tarea del ciclo de instrucción de instrucciones diferentes, aumentando el rendimiento del sistema al ser posible elevar la frecuencia del reloj de la CPU.


#### **ESTADO PIPELINE**






Los registros deben mantener los datos a la entrada de cada unidad del procesador para garantizar la ejecución de cada instrucción.

#### **ESTADO PIPELINE IDEAL**




- Todas las instrucciones pasan por los mismos estados.
- No se comparten recursos entre dos etapas.
- Los retardos de propagación es igual en todos los estados.
- •La transición de un estado que entra de una instrucción no se afecta por las transiciones de otras etapas.


# FILOSOFÍA PIPELINE



## **ESTADO PIPELINE SIMPLIFICADO**




#### **ESTADO PIPELINE**



Clock period can be reduced by dividing the execution of an instruction into multiple cycles

$$t_C > max \{t_{IM}, t_{RF}, t_{ALU}, t_{DM}, t_{RW}\} (= t_{DM} probably)$$

#### **ESTADO PIPELINE.**



Clock period can be reduced by dividing the execution of an instruction into multiple cycles

$$t_C > max \{t_{IM}, t_{RF}, t_{ALU}, t_{DM}, t_{RW}\} (= t_{DM} probably)$$


#### LEY DEL RENDIMIENTO DEL PROCESADOR

$$\frac{Tiempo}{Programa} = \frac{Instrucciones}{Programa} * \frac{Ciclo}{Instrucción} * \frac{Tiempo}{Ciclo}$$

- Instrucciones por programa, depende del código fuente, la tecnología del compilador.
- Ciclo por instrucción CPI depende del ISA (instruction set architecture).
- El tiempo por instrucción depende de la microarquitectura y la tecnología de fabricación.

Microarchitecture	CPI	cycle time
Microcoded	>1	short
Single-cycle unpipelined	1	long
Pipelined	1	short
Multi-cycle, unpipelined control	>1	short

#### **EJEMPLO DE CPI**




3 instructions, 22 cycles, CPI=7.33

<u>Unpipelined machine</u>




3 instructions, 3 cycles, CPI=1

#### Pipelined machine




3 instructions, 3 cycles, CPI=1

#### **ESTADO PIPELINE: TRANSICIONES VS TIME.**




#### **ESTADO PIPELINE: ESTADO VS TIME.**




#### PROBLEMAS DEL ESTADO PIPELINE.

- •ESTRUCTURALES: DOS INSTRUCCIONES DIFERENTES RECURREN A LOS MISMOS RECURSOS DE HARDWARE EN LOS MISMOS ESTADO DE TIEMPO.
- •DATOS: UNA INSTRUCCIÓN DEPENDE DE DATOS GENERADOS EN LA EJECUCIÓN DE LA INSTRUCCIÓN ANTERIOR DEL PIPELINE.
- •CONTROL: EL ESTADO PIPELINE SE INTERRUMPE POR LA NO SECUENCIA DEL PROGRAMA Y DEBE REINICIARCE.


## PROBLEMAS DEL ESTADO PIPELINE: ESTRUCTURAL




#### PROBLEMAS DEL ESTADO PIPELINE: ESTRUCTURAL




#### PROBLEMAS DEL ESTADO PIPELINE: DATOS



# PROBLEMAS DEL ESTADO PIPELINE: RETRO ALIMENTACIÓN



# PROBLEMA DE ESTADO PIPELINE: RETRO ALIMENTACIÓN




- - -

# PROBLEMAS DE ESTADO PIPELINE: RETRO ALIMENTACIÓN

nop ⇒ pipeline bubble

#### PROBLEMA ESTADO PIPELINE: CONTROL



A jump instruction kills (not stalls) the following instruction

How?

#### PROBLEMAS ESTADO PIPELINE: CONTROL

```
time
                      t0
                            t1 t2 t3 t4 t5 t6 t7 ....
                      IF<sub>1</sub> ID<sub>1</sub> EX<sub>1</sub> MA<sub>1</sub> WB<sub>1</sub>
(I₁) 096: ADD
(I<sub>2</sub>) 100: J 304
                            IF<sub>2</sub> ID<sub>2</sub> EX<sub>2</sub> MA<sub>2</sub> WB<sub>2</sub>
(I<sub>3</sub>) 104: ADD
                                  IF<sub>3</sub> nop nop nop
(I4) 304: ADD
                                       IF4 ID4 EX4 MA4 WB4
                      time
                            t1 t2 t3 t4 t5 t6 t7 ....
                            I_2 I_3 I_4 I_5
                IF
                                  I_2 nop I_4 I_5
                 ID
Resource
                EX
                                       I_2 nop I_4 I_5
Usage
                                        I_1 I_2 nop I_4 I_5
                MA
                WB
                                                   I_2 nop I_4 I_5
                                                    nop ⇒ pipeline bubble
```


#### **SUPER PIPELINE**

Es la técnica de elevar la profundidad del paralelismo de las instrucciones del pipeline para aumentar la velocidad del reloj y reducir la latencia de las etapas individuales.


Si la ALU toma tres veces más tiempo que cualquier otro módulo, podemos dividir la ALU en tres etapas separadas, lo que reducirá la cantidad de tiempo perdido en etapas más cortas. El problema aquí es que necesitamos encontrar una manera de subdividir nuestras etapas en etapas más cortas, y también necesitamos construir unidades de control más complicadas para operar la tubería y prevenir todos los posibles peligros.

#### **SUPERESCALER**


Arquitectura en la que un procesador es capaz de ejecutar mas de una instrucción por ciclo de reloj. En esta arquitectura se replica las unidades para lograr ejecutar múltiples instrucciones.



## **SUPERESCALER**



## **SUPERESCALAR**



## **SUPERESCALAR**

