
ARQUITECTURA DE COMPUTADORES

PROCESADOR Y SET INSTRUCCIONES


Ing Marlon Moreno Rincon

PROCESADOR.




Entidad que interactuá con su exterior a través de periféricos, por los cuales recibe y procesa datos, para convertirlos en información conveniente y útil, que posteriormente se envía a otros periféricos que permiten la interpretación por el usuario.

PROCESADOR.



PROCESADOR.



PROCESADOR - SET DE INSTRUCCIONES

 Un conjunto de datos insertados y codificados en una estructura especifica que el procesador interpreta y ejecuta.

•En cada procesador los tipos de instrucciones permitidos están definidos y predeterminados en el conjunto de instrucciones (ISA, Instruction set arquitecture).

CISC (Complex Instruction Set Computer)

- *Disponen de más de 80 instrucciones máquina en su repertorio, algunas de las cuales son muy sofisticadas y potentes.
- •Requieren múltiples ciclos para su ejecución y buscan ortogonalidad.
- ◆Una ventaja de los procesadores CISC es que ofrecen al programador instrucciones complejas que actúan como macros.
- ◆En esta arquitectura se dificulta el paralelismo entre instrucciones, por las diferencias de ciclos de instrucciones entre esta.

RISC (Reduced Instruction Set Computer)


- •El repertorio de instrucciones es reducido, instrucciones simples y se ejecutan en un solo ciclo maquina
- •La sencillez y rapidez de las instrucciones permiten optimizar el hardware y software del procesador.
- •Instrucciones de tamaño fijo, presentadas en un reducido número de formatos.
- •Sólo las instrucciones de carga y almacenamiento acceden a la memoria de datos.
- •Gran numero de registros de propósito general.

SISC (Simple Instruction Set Computing)

- Set de instrucciones destinado a aplicaciones muy concretas.
- El juego de instrucciones, es reducido, específico.
- Las instrucciones se adaptan a las necesidades de la aplicación prevista.

ORTOGONALIDAD.

Tipo de Direccionamiento



FORMATO DEL SET DE INSTRUCCIONES.

СО	OP1	OP2		OPD	IS
----	-----	-----	--	-----	----

CO = CÓDIGO DE OPERACIÓN.

OP1 = OPERANDO UNO.

OP2 = OPERANDO DOS.


OPD = OPERANDO DE DESTINO.

IS = INSTRUCCIONES SIGUIENTE.


FORMATO DEL SET DE INSTRUCCIONES.

- •El formato determina la cantidad de bits para la codificación de las instrucción y los campos para los términos citados.
- •El numero de instrucciones y tipo de codificación determina la longitud, bits usados en el espació de código operación.
- ◆Entre mas corta la codificación de la instrucción se puede buscar mas rápido en memoria de programa (FETCH), su decodificación se realiza mas rápido (DECODE) y requieren menor espacio de memoria.

FORMATO DEL SET DE INSTRUCCIONES.




3 Operandos explícitos




- Figure 1: Ejemplo: ADD B, C, A $B \leftarrow -A + C$
- MÁXIMA FLEXIBILIDAD.
- ►OCUPA MUCHA MEMORIA SI LOS OPERANDOS NO ESTÁN EN REGISTROS.

2 Operandos explícitos




- Figure 1: Ejemplo: ADD B, C $B \leftarrow B + C$
- PReduce el tamaño de las instrucciones.
- Se pierde un operando.

•1 Operando explícito.



- ► Ejemplo: ADD B Acumulador ← Acumulador + B
- Supone que una de las fuentes y el destino son un mismo registro predefinido (Acumulador).
- Se pierden un operando fuente.

0 Operandos Explícitos.



- Ejemplo: ADD Cima de pila = Cima de pila + Cima de pila -1
- Computadores que trabajan sobre pila.

E = (A-B)*(C+D)

3 Operand	os 2 Ope	randos	1 Opera	ndos	0 Ope	randos
Sub A,	D, C Add B, A Sub C, E Mul Mov	C, D A, B A, C E, A	Load Add Store Load Sub Store Mul Store	C D C A B A C E	Push Add Push	(Load D) (Load C) (Load B) (Load A) (Store E)

3 Oper	randos	2 O _I	El registro especifica C ← 0	a al final	andos	0 Оре	erandos
Add Sub Mul	C, D, Ć A, B, A A, C, E	Add Sub Mul Mov	C, D A, B A, C E, A	Load Add Store Load Sub Store Mul	C D C A B A	Push Push Add Push Push Sub Mul	(Load D) (Load C) (Load B) (Load A)

E = (A-B)*(C+D)

3 Operandos	2.Op		A - B	andos	0 Оре	erandos
Add C, D, C/ Sub A, B, A Mul A, C, E	Add Sub Mul Mov	A, B A, C E, A	Add Store Load Sub Store Mul Store	C D C A B A C E		(Load D) (Load C) (Load B) (Load A)

				$\mathbf{E} - (\mathbf{A}^{-1})$	b) (C+D)			
3	3 Oper	randos	2 Ope	randos	1 Opera	andos	0 Оре	erandos
	Add Sub	C, D, C A, B, A	Add Sub	E ←	AxC	C D		(Load D) (Load C)
	Mul	A, C, É	Mul	A, C	Store	C	Add	
			Mov	E, A	Load	A	Push	(Load B)
					Sub Store	B A	Push Sub	(Load A)
					Mul	C	Mul	
					Store	E	Pop	(Store E)

 $\mathbf{F} - (\mathbf{A} - \mathbf{R}) * (\mathbf{C} + \mathbf{D})$

3 Operandos 2 Op	E = (A-B)* erandos	especif	estino se fica al inicio – C + D	Оре	erandos
Add C, D, C Add Sub A, B, A Sub Mul A, C, E Mul Mov	A, B A, C	Load Add Store Load Sub Store Mul Store	C D C A B A C E	Push Push Add Push Push Sub Mul Pop	(Load D) (Load C) (Load B) (Load A)

$$E = (A-B)*(C+D)$$

3 Operandos	2 Operandos	- 1 Operandos	Operandos
Add C, D, C Sub A, B, A Mul A, C, E	Add C, D Sub A, B Mul A, C Mov E, A	A←A-B Add D Store C Load A Sub B Store A Mul C Store E	Push (Load D) Add Push (Load B) Push (Load A) Sub Mul Pop (Store E)

AddC, D, CAddC, DA $\leftarrow A$ SubA, B, ASubA, BMulA, C, EMulA, CStoreCMovE, ALoadA	os 0 Operandos
Sub A, B, A Sub A, B Mul A, C, E Mul A, C Store C	
Mul A, C, E Mul A, C Store C	ısh (Load D) ısh (Load C)
Mov E, A Load A	Add
	Push (Load B)
Store E Pop (Store E) Sub B	Push (Load A)
Store A	Sub
Mul C	~ 4.2
Store E	Mul

			$\mathbf{E} = (\mathbf{A} - \mathbf{E})$	8)*(C+D)			
3 Open	randos	2 Ope	randos	1 Opera	ndos	0 Оре	erandos
Add Sub Mul	C, D, C A, B, A A, C, E	Add Sub Mul	C, D A, B A, C	- Load	<u>C</u> E ← A	Push ish id	(Load D) (Load C)
	Incluir puntero Retra	Mov	E, A	Load Sub Store Mul Store	A B A C E	Push Push Sub Mul Pop	(Load B) (Load A) (Store E)


E = (A-B)*(C+D)

3 Operandos	2 Operandos	1 Operandos	0 Operandos
Add C, D, C Sub A, B, A Mul A, C, E	Add C, D Sub A, B Mul A, C Mov E, A	Load C Add D Store C Load A Sub B Store A Mul C Store E	Push (Load D) Push (Load C) Add Push (Load B) Push (Load A) Sub Mul Pop (Store E)

$$C = (A + B) * C + A * (C - B)$$

3 OPERANDOS	2 OPERANDOS	1 OPERANDO	0 OPERANDO

CLASIFICACIÓN DEL SET DE INSTRUCCIONES: FORMA DE ALMACENAR LOS OPERANDO EN LA CPU



CLASIFICACIÓN DEL SET DE INSTRUCCIONES: FORMA DE ALMACENAR LOS OPERANDO EN LA CPU

Arquitectura de pila.

Arquitectura de acumulador.

- Arquitectura en base de registros.
 - → Registro Memoria.
 - → Registro Registro.

CLASIFICACIÓN DEL SET DE INSTRUCCIONES: FORMA DE ALMACENAR LOS OPERANDO EN LA CPU

Operandos en Memoria	Arquitectura
3 – 0	Registro – Registro (Load - Store) Utilizan 3 operandos con 0 en memoria. Formato de longitud fija y codificación simple. Ejm: SPARC, MIPS, Power PC
2 – 1	Registro – Memoria Utilizan 2 operandos con 1 ubicado en memoria. Ejm: Intel 80x86, Motorola 68000
3 – 3	Memoria – Memoria Utilizan 3 operandos ubicados en memoria. Ejm: VAX

Código de operación de longitud fija.

- Con un código de operación de n bits se tienen 2ⁿ operaciones posibles. Cada una de las operaciones se identifica con un numero único entre 0 y 2ⁿ.
- Utilizando los bits de los operando se puede ampliar el numero de operaciones posibles.

s de
s de
0 0
e

Código de operación de longitud variable.

- El numero de bits del código de operación no esta predefinido. Se debe utilizar un algoritmo de optimización.
 - → Frecuencia de aparición en el programa Optimización de memoria.
 - → Frecuencia de ejecución en el programa Optimización trafico CPUmemoria.

Para optimizar el CO se puede utilizar la codificación de Huffman, que genera un código de longitud variable con la propiedad de no superposición de los CO resultantes. Garantiza que el CO de una determinada instrucción no coincide con la subcadena inicial de bits del CO de otra instrucción. La decodificación de un código de Huffman deberá realizarse de forma serie de izquierda a derecha.

Codificación Huffman es un algoritmo usado para compresión de datos.

TIPO DE INSTRUCCIONES	FRECUENCIA DE EJECUCIÓN
ADD	0.53
SUB	0.25
MUL	0.12
DIV	0.03
STA	0.03
LDA	0.02
JMP	0.02

1) Se escriben las instrucciones en una columna y a su derecha su frecuencia de ejecución. Cada elemento de la columna será un nodo terminal del árbol de decodificación.


> ADD 0.53 SUB 0.25 MUL 0.12

2) Se modifica la columna actual uniendo las dos frecuencias menores de dicha columna con arcos, obteniéndose un nuevo nodo cuyo valor será la suma de los nodos de procedencia.

LDA
$$0.02 \longrightarrow 0$$

JMP $0.02 \longrightarrow 1$

- 3) Se repite el paso 2 hasta llegar a la raíz del árbol que tendrá valor 1.
- 4) Se procede a asignar un 1 al arco inferior y 0 al arco superior hasta llegar a los nodos terminales
- 5) Para obtener el código de cada instrucción se recorre el árbol de la raíz a la instrucción concatenando cada uno de los valores de los arcos encontrados en el camino.



TIPO DE INSTRUCCIONES	FRECUENCIA DE EJECUCIÓN	CÓDIGO DE HUFFMAN
ADD	0.53	0
SUB	0.25	10
MUL	0.12	110
DIV	0.03	11100
STA	0.03	11101
LDA	0.02	11110
JMP	0.02	11111

$$I_{m} = \sum_{i} f_{i} * l_{i} = 0.53 * 1 + 0.25 * 2 + 0.12 * 3 + 0.03 * 5 + 0.03 * 5 + 0.02 * 5 + 0.02 * 5$$

$$1.89 bits < 3 bits$$

TIPO DE INSTRUCCIONES	FRECUENCIA DE EJECUCIÓN	CÓDIGO DE HUFFMAN
ADD	0.32	
SUB	0.25	
MUL	0.2	
DIV	0.08	
STA	0.06	
LDA	0.02	
JMP	0.02	
SHR	0.02	
SHL	0.015	
COMP	0.015	