

演習への準備

KEK IPNS E-sys 本多良太郎



演習への準備



本演習ではFPGAの中でどのように信号が流れているか実際に見てもらいます。 そのために2つのデバッグツールを利用します。

VIO

- 仮想IOをFPGAへ実装するIP。
- インタラクティブなデバッグを行うための拡張IO。
- 仮想プッシュボタン・DIP、仮想LEDを追加することが出来る。

ILA (Integrated Logic Analyzer)

- FPGA内部の信号を調べるためのlogic analyzer IP。
- データキャプチャのトリガー条件を柔軟に変える事が出来、トリガー前後の信号の流れを見る事が出来る。

本講義では時間の都合からシミュレーションは行いません。 シミュレーションで論理的に正しいことを検証することは重要なステップです。 実際の設計ではシミュレーションも活用しましょう。



VIO



VIOのコンポーネント図

clk probe_out0[7:0] probe_in0[7:0] probe_out1[7:0]

- 最大256個の入力・出力プローブを実装できる。
- (IP catalogからは64個まで実装可能)
- プローブデータ幅は1-256-bitで指定可能。
- クロック同期。

VIOの制御と監視はJTAGを介してhardware managerで行う。




ILA (Integrated Logic Analyzer)



- FPGAに埋め込み可能なlogic analyzer
- 現実のロジアナと同様デジタル信号の推移を観測できる
- データキャプチャする条件(トリガー)を設定可能
 - 複雑な条件でしか起きない事象でもキャプチャできるようなになる

IP catalogから生成することも可能だが今回はソース内属性の指定で呼び出します。 VIOと同様操作はhardware managerで行う。

ILA確認できる波形の例






例題EX0:VIOの実装





以下のような回路を実装しましょう。





例題: VIOの実装






Electronics System Group



例題: VIOの実装



- HDLが書けたら一気にbit stream生成まで行ってください。
 - 合成結果を見るとdbg_hubなる物が勝手に埋め込まれていることに気づくと思います。
 - VIOやILAはこのhubを介して外界と通信をします。
- Hardware managerを起動して.bitファイルと.ltxファイル両方をFPGAへ書き込みます。
 - .ltxファイルはデバッグツールの情報が埋め込まれたファイルです。
 - 忘れるとhardware managerでアクセスできないです。




こう言う画面が 出るはずです


VIOのプローブのうちどれを 表示するか選択します。



例題: VIOの実装


hw_vio_1					
Q ¥ \$ + -					
Name	Value	Activity	Direct	VIO	
> 🗓 p_0_in[7:0]	[H] 05 ·	テキストで値を変更できる	Output	hw_vio_1	
∨ Ū p_1_in[7:0]	[H] 22 ·	場合によってはやりづらい	Output	hw_vio_1	
_ p_1_in[7]	0	_	Output	hw_vio_1	
」 p_1_in[6]	0		Output	hw_vio_1	
_ p_1_in[5]	1		Output	hw_vio_1	
_ p_1_in[4]	0	モードを変えると	Output	hw_vio_1	
_ p_1_in[3]	0	ボタンとして操作できる	Output	hw_vio_1	
」 p_1_in[2]	0		Output	hw_vio_1	
_ p_1_in[1]	1		Output	hw_vio_1	
_ p_1_in[0]	0		Output	hw_vio_1	
∨ 🗓 sig_vio_in[7:0]	[H] 27		Input	hw_vio_1	
」 sig_vio_in[7]			Input	hw_vio_1	
∫ sig_vio_in[6]			Input	hw_vio_1	
∫ sig_vio_in[5]		7 4 6 4 1	Input	hw_vio_1	
」 sig_vio_in[4]	0	入力の方は	Input	hw_vio_1	
∫ sig_vio_in[3]		LEDモードを選ぶと視覚的	Input	hw_vio_1	
∫ sig_vio_in[2]		にみる事が出来る	Input	hw_vio_1	
「 sig_vio_in[1]			Input	hw_vio_1	
∫ sig_vio_in[0]			Input	hw_vio_1	





Electronics **Sys**tem Group










以下のような回路を実装しましょう。







HLDコード内で属性指定することによりVivadoの機能を使ってILAへ配線します。

Verilogの場合

mark_debugを付けて信号宣言する

```
(* mark_debug = "true" *) reg [7:0]counter;
```

```
always@(posedge clk_sys) begin
   if(rst_sys) begin
      counter[7:0] <= 8'd0;
   end else begin
      counter[7:0] <= counter[7:0] + 8'd1;
   end
end</pre>
```

VHDLの場合

宣言部 (beginの前)で属性指定する


```
signal reg_xor : std_logic_vector(7 downto 0);
-- debug
attribute mark_debug : string;
attribute mark_debug of reg_xor : signal is "true";
```

実際にreg_xorへ代入を記述している場所 (ここには特に何も書かない)






そのまま合成して、合成済みデザインにデバッグコアを埋め込みます。





- XDCが書き変わったが、制約を読み込むのは合成の後なので配置配線に進んでよいです。
- 同じくhardware managerを起動して.bitファイルと.ltxファイル両方をFPGAへ書き込みます。







キャプチャを 開始する

