

گزارش سمینار
Report of Seminar of
شبکه های میان ارتباطی
Interconnection Networks

# مدل تحلیلی برای چندپردازنده های با حافظه مشترک Analytical Model for Shared Memory Multiprocessors

استاد: دکتر سربازی آزاد Prof.: Dr. Sarbazi Azad

> وحيد مواجى Vahid Mavaji

> > تیر ۸۴ July 2005

# فهرست مطالب

١	مقدمه
۲	بررسی مقالات
۴	یک مدل برای تحلیل میزان توازی بین ماژول های حافظه
١٢	معماری SOME – Bus broadcast
١۵	مدل های حافظه مشترک توزیع شده
١۵	مدل ۱
۲۳	نتایج شبیه سازی و مقایسه
	مدل ۲
٣٣	نتایج شبیه سازی و مقایسه
۳۶	مراجع
	۔ پیو ست ۱ — و اڑ گا <i>ن</i>

#### مقدمسه

محاسبات با کارایی بالا در بسیاری از کاربردها مثل شبیه سازی پدیده های فیزیکی، شبیه سازی مدارات مجتمع و شبکه های عصبی، مدل سازی هوا، آئرودینامیک و پردازش تصویر، مورد نیاز است. این محاسبات بطور فزاینده ای متکی به گره های کامپیوتری می باشد که گروه هایی از آنها با یک شبکه میان ارتباطی به هم متصل می شوند تا یک سیستم چندپردازنده با حافظه توزیع شده را تشکیل دهند. چنین سیستم هایی مقیاس پذیرند و توان محاسباتی بالایی دارند. پردازه ها در گره های مختلف از طریق ارسال پیغام با یکدیگر ارتباط برقرار می کنند. برنامه نویس ها باید از دستورات send/receive استفاده کنند و توزیع داده ها را بطور صریح و دستی مدیریت کنند، کاری که با افزایش اندازه برنامه، بسیار پیچیده خواهد شد. فرموله کردن و حل بسیاری از برنامه های موازی، با استفاده از روش حافظه مشترک، راحت تر از ارسال پیغام می باشد. سیستم های حافظه – مشترک سنتی، یک مدل برنامه نویسی عام و راحت، بدست می دهند ولی چون پردازنده ها به شدت به هم متصل برنامه نویسی عام و راحت، بدست می دهند ولی چون پردازنده ها به شدت به هم متصل هستند، با افزایش اندازه، این سیستم ها دچار از دحام زیاد و تأخیر بیشتر می شوند.

یک سیستم حافظه – مشترک توزیع شده (DSM) ارا می توان بصورت مجموعه ای از گره ها یا کلاسترها در نظر گرفت که از طریق یک شبکه میان ارتباطی با هم ارتباط برقرار می کنند. این سیستم، مکانیزم ارسال پیغام را پنهان می کند و یک مدل حافظه – مشترک فراهم می آورد که راحتی برنامه نویسی و تصادم کاهش یافته را با هم ترکیب می سازد. DSM به عامل های مدیریت متکی است که از ارسال پیغام برای نگاشت فضای آدرس منطقی مشترک به حافظه های محلی استفاده می کنند و آنرا همواره منسجم نگه می دارند. در هر دسترسی به فضای مشترک، سخت افزار باید تعیین کند که آیا داده در خواست شده در حافظه محلی می باشد و اگر نبود، داده باید از حافظه دور آورده شود. برای موقعی که داده در فضای مشترک نوشته می شود نیز عملیاتی لازم است تا انسجام داده های مشترک حفظ شود.

یک هدف مهم از تحقیقات روی سیستم های DSM، توسعه راهکارهایی است که با حفظ سازگاری ٔ داده ها، زمان دسترسی به داده مشترک را به حداقل برسانند. کارایی آنها به این بستگی دارد که مدل سازگاری داده ها، چقدر محدود کننده است. مدل هایی که محدو دیت

های قوی دارند، منجر به تأخیر دسترسی زیاد و پهنای باند بیشتر می شوند. مدل های پیشرفته تر با قیود ضعیف تر ، ارائه و پیاده سازی شده اند. این مدل ها اجازه مرتب سازی دوباره  $^{^{^{^{^{^{^{^{^{}}}}}}}}}$  استفاده از خط لوله  $^{^{^{^{^{^{^{}}}}}}}$  و همپوشانی حافظه  $^{^{^{^{'}}}}$  را می دهند و نهایتا کارایی بهتری دارند ولی نیاز مند این هستند که دسترسی به داده های مشترک به طور صریح ، همزمان سازی  $^{^{''}}$  شود که منجر به درگیری بیشتر برنامه نویس و عدم راحتی در برنامه نویسی می گردد. چنین مدل هایی مفید می باشند ولی نیاز به تلاش اضافه از طرف برنامه نویس ، مسائلی را پیش می آورد که به خاطر آنها از روش ارسال پیغام اجتناب می کردیم. موفقیت DSM به قابلیت رها ساختن برنامه نویس از هر عملی که فقط برای همخوانی با مدل حافظه ضروری می باشد، بستگی دارد.

بررسی و مدل کردن سیستم های حافظه – مشترک بر اساس پارامتر ها و معیار های گوناگونی انجام می شود. در این گزارش ما چند مورد خاص را بررسی می کنیم. در هر مورد، مفروضات مدل، گفته شده و بر اساس این مفروضات، مدل تحلیلی ارائه شده است. با اینکه حالت های گوناگونی برای مدل کردن می توان در نظر گرفت ولی چهارچوب کلی برای همه یکسان است یعنی با استفاده از مطالب این گزارش و روش کلی تحلیلی که ارائه شده است، می توان معماری های حافظه – مشترک دیگر را هم مدل نمود.

## بررسى مقالات

تأثیر ویژگی های شبکه میان ارتباطی و پروتکل های سازگاری، موضوع تحقیقات گسترده ای بوده است. یک چندپردازنده DSM مبتنی بر مش دو بعدی با استفاده از مدل شبکه های صف و شبیه سازی در [۱] بررسی شده است. برای مقادیر بالای احتمال درخواست از یک حافظه دور، آنها یافته اند که شبکه میان ارتباطی اشباع می شود و بازدهی ۲۵% پردازنده، زیر ۳۵% می ماند.

هم روش تئوری و هم شبیه سازی در [۲] بکار رفته اند تا یک چندپردازنده کلاسترشده بررسی شود. از شبکه crossbar برای اتصال پردازنده ها و حافظه ها در هر کلاستر و پردازنده ها و حافظه سراسری<sup>۱۱</sup> استفاده شده است. هر چقدر احتمال دسترسی به حافظه در هر سایکل افز ایش می یابد، بالاترین کار ایی سیستم، تقریبا %۲۵ ماکزیمم ممکن می

شود وقتی که همه دسترسی ها به حافظه سراسری هدایت می شوند و ۴۰% ماکزیمم ممکن می گردد وقتی که همه دسترسی ها به حافظه محلی یا کلاستر یا سراسری با احتمال یکسان هدایت شوند.

کارایی پردازنده در چهار کاربرد فضایی – علمی روی HP/Convex Exemplar بررسی شده است [۳]. این کامپیوتر حداکثر ۱۶ کلاستر دارد(هر کدام چهار پردازنده) که با چهار حلقه SCI به هم متصل شده اند. تسریع کاهش یافته در برخی کاربردها، بخاطر الگوهای نامنظم دسترسی به داده ها، ارتباطات سراسری بین پردازنده ها و توازن بار ۱۴ می باشد.

بررسی چهار معماری با پشتیبانی سخت افزاری حافظه – مشترک در [\*] آمده است. حتی تحت خوشبینانه ترین مفروضات، علی الخصوص در مشخص کردن عدم برخورد در کش تأخیر عمده ای یافت شده است که منجر به ترافیک در شبکه میان ارتباطی می گردد.

یک DSM روی یک nCUBE با ۱۶ گره در [۵] بررسی شده است. آزمایشات با چهار برنامه موازی نشان می دهد که در جمع ماتریسی روی داده های توزیع شده، کارایی کاهش یافته و زمان ارسال داده زیادی در مقایسه با زمان محاسبات درون یک گره مورد نیاز است. مشاهده می شود که چنین برنامه هایی برای DSM نامناسب می باشند مگر اینکه تکنیک هایی ابداع گردد تا از میزان ارتباطات بکاهند.

یک چندپردازنده DSM مبتنی بر شبکه باس چندمرحله ای ۱٬ در [۶] مطالعه شده است. یک پردازنده می تواند یا مشغول باشد یا منتظر پاسخ به یک درخواست حافظه باشد. برای همه مقادیر احتمال درخواست کمتر از ۱۰۰، بازدهی پردازنده زیر ۴۵% می ماند وقتی تقریبا همه بسته ها به حافظه محلی هدایت می شوند و زیر ۴۰% می ماند وقتی تقریبا همه بسته ها به حافظه سراسری هدایت می گردند. بازدهی به طور قابل ملاحظه ای با افزایش احتمال درخواست، افت می کند — بدلیل مقادیر بالاتر ترافیک و تأخیر در صف.

یک چندپردازنده مبتنی بر مش \*\*\* با مسیر یابی wormhole در [V] مطالعه شده است. کارایی دو روش پیش – واکشی $^{VV}$  مبتنی بر سخت افزار، با شبیه سازی، ارزیابی شده

است. با استفاده از پنج برنامه محبوب و رایج، عدم برخورد کش در محدوده %۱ تا %۱۰ مشاهده شده است.

حتی بعد از تلاش های گسترده برای تقویت نرم افزار، بسیاری از محققان، کارایی ضعیف یا متوسط را در بسیاری از کاربردهای در اندازه های بزرگ مشاهده می کنند که اغلب بدلیل عدم توازن بار، همزمان سازی، الگوهای نامنظم و دینامیک ارتباطات و ارتباطات اغلب بدلیل عدم توازن بار، همزمان سازی، الگوهای نامنظم و دینامیک ارتباطات و ارتباطات المیان multicast, broadcast برای مدیریت DSM می باشد و بار زیادی را روی شبکه میان ارتباطی قرار می دهد. به عقیده آنها، ارتباطات میان پردازنده ای، آن چیزی است که برنامه نویسی موازی را به چالش می طلبد.

شبکه های میان ارتباطی با کارایی بالا(و با پیچیدگی بالا) ارائه شده اند[ $\Lambda$ ]. شبکه های عملی تری شامل شبکه های مبتنی بر مش با باس های اضافی برای broadcast نیز ارائه شده اند. ابر - مش $^{\Lambda}$  با سوئیچ توزیع شده crossbar (یک پیاده سازی از شبکه های ابر - گرافی چند بعدی) در [ $^{9}$ ] بررسی شده است که احتمالات بلوکه شدن و تأخیر متوسط پیغام ها محاسبه گردیده است. بطور مشابه، یک پیاده سازی نوری از ابر - مش ها با استفاده از crossbar های الکتریکی و نوری در [ $^{1}$ ] انجام گردیده است. علیر غم این که چند طول مو بکار رفته است، چند فرستنده ممکن است از یک طول مو ج استفاده کنند.

## یک مدل برای تحلیل میزان توازی بین ماژول های حافظه

می توانیم از هر کدام از معیارهای ارزیابی کارایی یک سیستم چندپردازنده استفاده کنیم. برای اینکه مدل و پیاده سازی آنرا قابل کنترل نگه داریم، روی درجه موازی سازی بین ماژول های حافظه تمرکز می کنیم. یعنی می خواهیم تعداد متوسط ماژول های حافظه که بطور همزمان مورد دسترسی قرار گرفته اند را تعیین کنیم. مدل اینگونه است:

- ۱. سیستم، p پردازنده و m ماژول حافظه دارد. هر پردازنده می تواند درخواست دسترسی به هر ماژول حافظه بفرستد.
- ۲. دسترسی به ما ژول های حافظه، همگام می باشد؛ دو ما ژول که به درخواست
   های حافظه سرویس می دهند، در یک زمان کار خود را شروع کرده و در یک

- زمان به اتمام می رسانند. دسترسی به حافظه همواره یک واحد زمانی طول می کشد(یک سایکل حافظه).
- ۳. پردازنده ها، بی نهایت سریع می باشند. وقتی درخواست یک پردازنده، توسط یک ماژول حافظه انجام شد، آن پردازنده فورا یک درخواست جدید تولید می کند.
- ۴. پردازنده ها، درخواست های خود را با احتمال مساوی به هر ماژول می فرستند. ماژول انتخاب شده ماژول انتخاب شده برای یک درخواست جدید، مستقل از ماژول انتخاب شده برای دیگر درخواست ها است.
  - ۵. یک پردازنده فقط یک در خواست معلق<sup>۱۹</sup> در هر زمان دارد.
- ۶. یک ماژول حافظه فقط به یک درخواست در هر لحظه سرویس می دهد. اگر بیشتر از یک درخواست در صف قرار داشته باشد، در ابتدای سایکل حافظه، ماژول بطور تصادفی یک درخواست را برای سرویس انتخاب می کند. تمام درخواست هایی که درطی سایکل، سرویس داده نشده اند، تا آغاز سایکل بعد در صف قرار می گیرند.

فرض کنید B تعداد متوسط ماژول های حافظه است که در طی یک سایکل حافظه مشغول سرویس دادن به یک در خواست می باشند. بدون توجه به تعداد پر دازنده ها و ماژول های حافظه، می توانیم مدل را بصورت یک زنجیره مارکف زمان – گسسته  $^{7}$  پیاده سازی کنیم که اطلاعات درون هر حالت، شامل تعداد ماژول های حافظه ای است که در ابتدای یک سایکل حافظه، در خواست دارند. بنابر این یک حالت، تعداد ماژول هایی را که در طی سایکل بعدی مشغول خواهند بود نیز نشان می دهد. می توانیم B را با حل حالت پایدار زنجیره مارکف و محاسبه  $B = \Sigma$  (Pr[state i]. Number of busy modules in state i)

می دانیم که این زنجیره مارکف یک جواب حالت پایدار دارد چون محدود است و حداقل یک حالت خود حلقه ۲ دارد. زنجیره، محدود است چون تعداد حالتهایی که درخواست های پردازنده ها می تواند بین ماژول ها توزیع گردد، محدود است. هر حالتی که حداقل، یک درخواست در هر ماژول حافظه داشته باشد، خود حلقه است چون هر پردازنده ای که درخواستش در طی یک سایکل اجابت شده است، با شروع از این حالت، با یک احتمال غیر صفر، درخواست بعدی خود را به همان ماژول می فرستد. ابتدا برای یک و m خاص،

مجموعه همه حالت های زنجیره مارکف را تعیین می کنیم. سپس احتمالات تمام انتقالات تک مرحله ای ۲۲ را محاسبه می کنیم. نهایتا زنجیره مارکف را برای احتمالات حالت پایدار حل می نماییم.

در حالت کلی، پیاده سازی مدل با حالتهایی که فقط تعداد ماژول های مشغول در سایکل بعدی را بدست می دهند، ممکن نیست. مثلا مدل یک سیستم با ۴ پردازنده و ۲ ماژول حافظه را در نظر بگیرید. حالتی که فقط می گوید ۲ ماژول در طی سایکل بعدی مشغول خواهند بود، اطلاعات کافی در باره احتمال بودن در حالتهای گوناگون در آغاز سایکل بعدی را به ما نمی دهد. این امر به این دلیل است که توزیع در خواست بین ماژول ها دو حالت دارد:

- ۱. سه در خواست در یک ماژول، یک در خواست در ماژول دیگر.
  - ۲. دو در خواست در یک ماژول، دو در خواست در ماژول دیگر.

اگر یک سایکل را با چهار درخواست توزیع شده بصورت (۱) آغاز کنیم، در انتهای سایکل، دو درخواست باقیمانده در یک ماژول و هیچ درخواست در ماژول دیگر داریم و دو پردازنده آماده تولید درخواست های جدید هستند. سایکل بعدی می تواند با توزیع چهار درخواست بصورت بصورت (۱) یا (۲) یا با چهار درخواست در یک ماژول آغاز گردد. اگر سایکلی را بصورت (۲) آغاز کنیم، هر دو ماژول درخواستی را در انتهای سایکل خواهند داشت. سایکل بعدی نمی تواند با هر چهار درخواست در یک ماژول آغاز گردد.

ما باید تعریفی از حالت داشته باشیم که علاوه بر گفتن این که چند ما رول در طی سایکل مشغول هستند، بگوید چگونه در خواست هایی که باید در طی یک سایکل منتظر بمانند، در انتهای سایکل بین ما رول ها توزیع شده اند. (۱) و (۲) در بالا دقیقا چگونگی این امر را نشان می دهند. هر حالت مشخص می کند که چگونه p در خواست بین ما رول ها توزیع شده است بدون توجه به این کدام ما رول، کدام است. در (۱) اهمیت ندار د بدانیم که کدام ما رول p در خواست دارد و کدام p در خواست، چون پر دازنده ها و ما رول ها یکسان هستند.

با این تعریف کلی از حالت، محاسبه احتمالات انتقال حالت می تواند به دو قسمت تقسیم شود. اگر  $r \leq p$  درخواست در طی یک سایکل حافظه سرویس داده شوند،  $r \leq p$  بر دازنده ای که درخواست های جدید بر ای سایکل حافظه بعدی دارند، هر مجموعه خاصی از ماژول

ها را با احتمال  $^1(m)^1$  انتخاب می کنند. همه آنها ممکن است درخواست جدید خود را به یک ماژول بفرستند یا این که هر کدام به ماژولی متفاوت از بقیه بفرستند یا بعضی به یک ماژول بفرستند و بقیه ماژول های متفاوتی انتخاب کنند. نتیجه نهایی، توزیعی از p درخواست بین p ماژول در ابتدای سایکل بعدی خواهد بود که هر توزیع ممکن با یک حالت نشان داده می شود.

دومین قسمت محاسبه احتمالات انتقال حالت، شمارش تعداد راه هایی است که پردازنده ها درخواست های جدیدی تولید می کنند که به توزیع یکسانی از درخواست ها می انجامد. مثال زیر با ۴ پردازنده و ۲ماژول حافظه را در نظر بگیرید. فرض کنید مدل، یک سایکل را با دو درخواست در هر ماژول شروع می کند. در انتهای سایکل، هر ماژول یک درخواست با دو بردازنده، قبل از آغاز سایکل بعد، درخواست های جدیدی را تولید می کنند. باقیمانده دارد. دو پردازنده، قبل از آغاز سایکل بعد، درخواست های جدیدی را تولید می کنند. اگر آنها یک ماژول را انتخاب کنند، حالت بعدی، سه درخواست در یک ماژول و یک در خواست در ماژول دیگر خواهد داشت. دو راه برای این کار وجود دارد، چون دو ماژول وجود دارد که آنها می توانند انتخاب کنند و هر کدام از این ماژول ها، یک درخواست باقیمانده از سایکل قبلی دارد.

برای کنار هم قرار دادن این دو قسمت، احتمال انتقال حالت تک مرحله ای را برای رفتن از حالت A به حالت B با ضرب کردن احتمال انتخاب هر مجموعه از ماژول ها در سایکل شروع شده از A در تعداد راه هایی که می توانیم مجموعه ای از ماژول ها را انتخاب کنیم که ما را به B ببرد، محاسبه می کنیم. برای این مثال، احتمال انتقال از حالتی با دو درخواست در هر ماژول به حالتی با سه درخواست در یک ماژول و یک درخواست در ماژول دیگر برابر B برای باشد.

بطور کلی فرایند محاسبه احتمالات انتقال حالت می تواند بسیار مشکل باشد. مشکل کار همواره در قسمت دوم است – شمارش تعداد راه های انتخابی که مدل را به حالت بعدی یکسانی می برد. ما کل پروسه با چند مثال تشریح می کنیم. فرض کنید C(n,r) تعداد ترکیب های r شیء از r شیء و r تعداد جایگشت های r شیء از r شیء باشد.

	ماڙ و ل	m > 2	پردازنده و	ٔ : دو	مثال ۱
--	---------	-------	------------	--------	--------

حالت	
1	۲ درخواست در یک ماژول
۲	۱ درخواست در هر ماژول

ابتدا، احتمالات انتقال تک مرحله ای را می یابیم. هر احتمال را بصورت حاصلضرب احتمال رفتن درخواست جدید به یک مجموعه خاص از ماژول ها (1/m) اگر سایکل در حالت ۲ شروع شود و  $1/m^2$  اگر سایکل در حالت ۲ شروع شود) در تعداد چنین مجموعه هایی که به حالت بعدی یکسان منجر می شوند، می نویسیم.

$$\begin{aligned} p_{11} &= (1/m).1 = 1/m \\ p_{12} &= (1/m).(m-1) = (m-1)/m \\ p_{21} &= (1/m^2).C \ (m, 1) = 1/m \\ p_{22} &= (1/m^2).C(m, 2) = (m-1)/m \end{aligned}$$

Chapman — پون می دانیم که ماتریس P تکین  $^{77}$  است، فقط به یکی از معادلات  $p_{11}$ ,  $p_{11}$ ,  $p_{11}$  نیاز داریم و لذا فقط به دو احتمال انتقال تک مرحله ای نیاز داریم  $p_{11}$ , دو احتمال انتقال تک مرحله ای نیاز داریم  $p_{11}$ , معادله مستقل بعدی، معادله نرمال سازی است. اگر معادله اول  $p_{12}$ ,  $p_{22}$  یا  $p_{21}$  Kolmogorov  $p_{12}$ ,  $p_{21}$  را بکارگیریم:

$$\pi_1 = \pi_1 p_{11} + \pi_2 p_{21} = \pi_1 (1/m) + \pi_2 (1/m)$$
 $\pi_2 = (m-1) \pi_1$ 
 $\pi_1 + \pi_2 = 1 = m \pi_1 \rightarrow \pi_1 = 1/m \& \pi_2 = (m-1)/m$ 

همزمانی یا توازی متوسط ماژول های حافظه برابر است با:

$$B = 1(1/m) + 2(m-1)/m = (2m-1)/m$$

## مثال ۲: ۳ يردازنده و 3≤m ماژول.

حالت	
1	۳ درخواست در یک ماژول
۲	۲ درخواست در یک ماژول، ۱ درخواست در ماژول دیگر
٣	۱ درخواست در هر کدام از ۳ ماژول

$$\begin{split} p_{11} &= (1/m).1 = 1/m \\ p_{12} &= (1/m).C(m-1, 1) = (1/m)(m-1) \\ p_{13} &= 0 \\ p_{21} &= (1/m)^2.1 = (1/m)^2 \\ p_{22} &= (1/m)^2(C(m-1, 1) + C(m-1, 1)C(2,1)) = (1/m)^23(m-1) \\ p_{23} &= (1/m)^2.C(m-1, 2)P(2, 2) = (1/m)^2 (m-1)(m-2) \\ p_{31} &= (1/m)^3.C(m, 1) = (1/m)^3 m \end{split}$$

$$p_{32} = (1/m)^3 \cdot C(m, 2)C(3, 2)P(2, 2) = (1/m)^3 \cdot 3m(m-1)$$
  
 $p_{33} = (1/m)^3 \cdot C(m, 3)P(3, 3) = (1/m)^3 m(m-1)(m-2)$ 

از معادلات Chapman – Kolmogorov برای  $\pi_3$  و  $\pi_1$  برای Chapman – Kolmogorov استفاده می کنیم.

$$\pi_{1} = \pi_{1}(1/m) + \pi_{2}(1/m^{2}) + \pi_{3}(1/m^{2})$$

$$\pi_{3} = \pi_{2} (m-1)(m-2)/m^{2} + \pi_{3} (m-1)(m-2)/m^{2}$$

$$\pi_{1} + \pi_{2} + \pi_{3} = 1$$

$$\Rightarrow$$

$$\pi_{1} = 1 / (m^{2} - m + 1)$$

$$\pi_{2} = (3m-2)(m-1) / (m(m^{2} - m + 1))$$

$$\pi_{3} = (m-1)^{2}(m-2) / (m(m^{2} - m + 1))$$

$$\Rightarrow B = 1(1/(m^{2} - m + 1))$$

$$+ 2(3m-2)(m-1) / (m(m^{2} - m + 1))$$

$$+ 3(m-1)^{2}(m-2) / (m(m^{2} - m + 1))$$

 $= (3m^3 - 6m^2 + 6m - 2) / (m(m^2 - m + 1))$ 

## مثال ۳: ۴ يردازنده، ۴ ماژول

حالت	
1	همه چهار درخواست در یک ماژول
2a	۳ درخواست در یک ماژول و یک درخواست در ماژول دیگر
2b	۲ درخواست در یک ماژول و ۲ درخواست در ماژول دیگر
3	۲ درخواست در یک ماژول و یک درخواست در دو ماژول دیگر
4	یک درخواست در هر کدام از چهار ماژول

نام حالت ها را طوری انتخاب کردیم که بیانگر تعداد ما رول های مشغول در هر حالت باشد. احتمالات انتقال حالت ابنگونه اند:

$$\begin{aligned} p_{11} &= 1/4 \\ p_{12a} &= 1/4 \ C(3, \, 1) = 3/4 \\ p_{12b} &= p_{13} = p_{14} = 0 \\ p_{2a1} &= (1/4)^2 \\ p_{2a2a} &= (1/4)^2 C(3, \, 1) P(2, \, 2) = 6/16 \\ p_{2a2b} &= (1/4)^2 \ C(3, \, 1) = 3/16 \\ p_{2a3} &= (1/4)^2 \ C(3, \, 2) P(2, \, 2) = 6/16 \\ p_{2a4} &= 0 \\ p_{2b1} &= 0 \\ p_{2b2a} &= (1/4)^2 \ C(2, \, 1) = 2/16 \\ p_{2b2b} &= (1/4)^2 \ P(2, \, 2) = 2/16 \\ p_{2b3} &= (1/4)^2 \ C(2, \, 1) + (1/4)^2 \ C(2, \, 1) C(2, \, 1) P(2, \, 2) = 10/16 \\ p_{2b4} &= (1/4)^2 \ P(2, \, 2) \\ p_{31} &= (1/4)^3 \ = 1/64 \\ p_{32a} &= (1/4)^3 \ C(3, \, 1) C(3, \, 2) = 9/64 \end{aligned}$$

$$\begin{split} p_{33} &= (1/4)^3 \ C(3,2)P(3,3) + (1/4)^3 \ C(3,2)C(3,2)P(2,2) = 36/64 \\ p_{34} &= (1/4)^3 \ P(3,3) = 6/64 \\ p_{41} &= (1/4)^4 \ C(4,1) = 4/256 \\ p_{42a} &= (1/4)^4 \ C(4,2)C(4,3)P(2,2) = 48/256 \\ p_{42b} &= (1/4)^4 \ C(4,2)C(4,2) = 36/256 \\ p_{43} &= (1/4)^4 \ C(4,3)C(3,1)C(4,2)P(2,2) = 144/256 \\ p_{44} &= (1/4)^4 \ P(4,4) = 24/256 \end{split}$$

$$\Rightarrow P = \begin{bmatrix} 1/4 & 3/4 & 0 & 0 & 0 \\ 1/16 & 6/16 & 3/16 & 6/16 & 0 \\ 0 & 2/16 & 2/16 & 10/16 & 2/16 \\ 1/64 & 12/64 & 9/64 & 36/64 & 6/64 \\ 4/256 & 48/256 & 36/256 & 144/256 & 24/256 \end{bmatrix}$$

$$\pi P = \pi$$

$$\begin{array}{c|ccc} \pi_1 \\ \pi_{2a} \\ \pi_{2b} \\ \pi_3 \\ \pi_4 \end{array} = \begin{array}{c} 0.0323 \\ 0.2419 \\ 0.1452 \\ 0.5081 \\ 0.0726 \end{array}$$

توازی متوسط ماژول ها برابر است با:

$$B = \pi_1.1 + (\pi_{2a} + \pi_{2b}).2 + \pi_3.3 + \pi_4.4 = 2.2610$$

با این سه مثال می توانیم توازی متوسط چهار ماژول ها را با دو، سه و چهار پردازنده مقایسه کنیم:


p	В
2	1.750
3	2.269
4	2.261

از رفتن دو به سه پردازنده، % ۳۰ افزایش توازی بین ماژول های حافظه دیده می شود. وقتی از سه به چهار پردازنده می رویم، کارایی فقط حدود %۱۵ افزایش می یابد.

### معماري SOME – Bus broadcast

مفیدترین ویژگی های شبکه میان ارتباطی پردازنده های موازی، پهنای بانید بالا (مستقیما با تعداد پردازنده ها زیاد شود)، تأخیر کم، نبود تأخیر داوری  $^{76}$  و ارتباطات غیر بلوکه شونده است. باس تعویض چندپردازنده نوری همزمان  $^{67}$  (SOME – BUS) [۱۱]، مستقیما هر پردازنده را به همه پردازنده ها وصل می کند و قادر به دربرگیری بیش از یکصد پردازنده بدون ایجاد گلوگاه  $^{76}$  است.

یکی از اصلی ترین ویژگی های آن، این است که هر گره، یک کانال broadcast اختصاصی دارد که با یک گروه از طول موج ها در یک فیبر خاص درست شده است و یک واسط ورودی دارد که از آرایه ای از گیرنده ها تشکیل شده است که بطور همزمان، تمام کانال ها را مانیتور می کند و درنتیجه یک شبکه قویا متصل برقرار می سازد. شکل ۱، آرایه گیرنده را نشان می دهد.



شکل ۱: آرایه گیرنده

یک طول موج جداگانه برای سیگنال کلاک در نظر گرفته شده است که برای همه جریان های داده در یک فیبر، مشترک است. یک پیاده سازی معمولی از این سیستم با ۱۲۸گره و گیرنده های CMOS، تشخیص دهنده های Si غیرمتبلور، ۳۲ فیبر با ۱۷ طول موج (هر گره ۴ تا بعلاوه کلاک مشترک) و نرخ کلاک ۱۵۵ مگاهرتز می تواند پهنای باند ۷۷مگابایت بر ثانیه را برای هر کانال فراهم آورد. با تکنولوژی پیشرفته تری مثل گالیوم – آرسناید و نرخ کلاک ۱۵۵ مگابایت بر ثانیه را برای طول موج، Bus – Bus فیبری مشابه می تواند پهنای باند ۵۰۰ مگابایت بر ثانیه را برای هر گره فراهم کند.

پیغام های جابجا شده بین گره ها، یک فیلد سرآمد ۲۰ دارند که اطلاعات نوع پیغام، طول پیغام و آدرس مقصد را در خود دارد. واسط ورودی کانال، کار فیلتر کردن آدرس، پردازش مانع ۲۰ نشان دادن طول ۲۰ و رمزگشایی نوع پیغام را انجام می دهد و می تواند بطور همزمان، از هر تعداد گره، پیغام دریافت کند و آنها را در یک صف نگه دارد تا زمانیکه پردازنده محلی بتواند آنها را از صف خارج سازد. هر کانال ورودی یک صف دارد که اجازه می دهد تعداد دلخواهی از پیغام ها بطور همزمان برسند. پیغام های همزمان سازی، جمع آوری می شوند و در گیرنده پردازش می گردند. علاوه بر تشخیص آدرس خودش، گیرنده می تواند آدرس گروه های multicast, broadcast را نیز تشخیص دهد.

SOME – Bus ممكن است مثل crossbar به نظر آيد ولي عملكر د بهتري نسبت به آن دارد. یکی از مزایای این معماری این است که بخاطر قابلیت broadcast چندگانه، هیچ گره ای توسط فرستنده دیگری، موقع فرستادن، بلوکه نمی شود، هیچ داوری مورد نیاز نیست و یهنای باند شبکه مستقیما با تعداد گره ها، افزایش می یابد. اگر N گره داشته باشیم، قطر SOME - Bus برابر ۱ است، زمان ارتباطات همه - به - همه ۳ با بیغام های متفاوت، است و زمان همز مان سازی، O(1) است بر خلاف یک شبکه قویا متصل، که تعداد O(N)O(N) ،SOME – Bus فرستنده ها و كانال ها،  $O(N^2)$  است، تعداد فرستنده ها و كانالهاي است که از تعداد مورد نیاز در معماری های دیگر مثل ابر مکعب<sup>۳۱</sup> و توروس<sup>۳۲</sup> کمتر است. تعداد گیرنده ها  $N^2$  است که از تعداد مورد نیاز در معماری های دیگر بیشتر است. آنها طوری چیده شده اند که N گیرنده بصورت ساختار های سیلیکون غیرمتبلور روی یک فیلم نازک و مستقیما روی سطح یک CMOS دیجیتال ساخته می شوند و به لیتوگرافی احتیاجی ندارند بخاطر رسانایی کم لایه سیلیکون غیر متبلور، هیچ الگوسازی ۳۳ لازم نیست و در نتیجه، باز ده <sup>۳۴</sup> و قیمت گیر نده تو سط باز ده و قیمت دستگاه CMOS تعیین می گر دد. جو ن گیر نده به هیچ مسیریابی نیاز ندارد، بیچیدگی سخت افزاری آن و در نتیجه قیمت آن کم است. کل آرایه گیرنده، حتی برای مقادیر بزرگ N>128 (N>128) می تواند روی یک تراشه ساخته شود. در نتیجه، قیمت کل گیرنده تقریبا O(N) است بجای اینکه  $O(N^2)$  باشد.

فضای آدرس مجازی مشترک، بین حافظه های محلی توزیع شده است و می تواند هم توسط فضای آدرس مجازی مشترک، بین حافظه های محلی توزیع شده است و می تواند هم توسط پردازنده محلی و هم پردازنده های دور مورد دسترسی قرار گیرد البته با تأخیر های متفاوت. ترافیک روی شبکه میان ارتباطی از پیغام های داده تشکیل می گردد که بخاطر عدم برخورد کش روی یک گره (محلی) و رفتن به حافظه یک گره دیگر (دور) ایجاد می شوند و همچنین از پیغام های دیگری تشکیل می گردد که بخاطر حفظ سازگاری کش ها رد و بدل می شوند. با اینکه SOME – Bus می تواند از تکنیک های نرم افزاری برای پیاده سازی سازگاری کش استفاده کند، ولی می تواند از سخت افزار فرستنده، گیرنده و کنترلر کش برای ایجاد یک مکانیزم سازگاری کش در سطح سیستم استفاده نماید. این سیستم مبتنی بر سخت افزار، از بلوک های کش برای انجام سازگاری استفاده می نماید که احتمال اشتراک غلط و خرابی سیستم را در مقایسه با سیستم های نرم افزاری که از بلوک های بزرگتری مثل صفحه های حافظه استفاده می نماید، کاهش می دهد.

تجسس ۲۰ یک تکنیک رایج برای حفظ سازگاری است. این تکنیک نیاز دارد تا تمام کش ها، هر درخواست نوشتن در حافظه از هر پردازنده را ببینند و در گذشته، مقیاس پذیری سیستم های DSM را محدود ساخته بود چون که شبکه میان ارتباطی، حتی با تعداد کمی پردازنده، سریعا اشباع می شد. Bus – Bom این مشکل را ندارد. هر پردازنده، می تواند از طریق کانال خودش، به سادگی، پیغام های به روز رسانی ۲۰ یا نامعتبرسازی ۲۰ را از طریق کانال خودش، به سادگی، پیغام های به روز رسانی ۲۰ یا نامعتبرسازی بیغام های broadcast کند. هر گیرنده نیز می تواند کانال های ورودی خود را برای پیغام های نامعتبرسازی ببیند و به کنترلر کش بگوید که چه کاری بکند. با اینکه امکان اشباع شبکه میان ارتباطی از بین رفته است، ترافیک شدید سازگاری کش، می تواند کنترلر کش را اشباع سازد. یک سیستم مبتنی بر دایرکتوری یک سیستم مبتنی بر دایرکتوری استفاده کند که فقط آن کش هایی را مطلع می سازد که بلوک های آنها مورد تغییر قرار گرفته اند. این امر می تواند به سادگی با داشتن یک لیست از مقصد ها در broadcast پیغام ها هنوز از طریق کانال خروجی گره فرستنده، broadcast می گردند ولی تصمیم پذیرش یا رد یک پیغام ورودی، بجای اینکه در کنترلر کش هر گره انجام پذیر در ورودی گیرنده انجام می شود.

آرایه گیرنده که در روی یک تراشه قرار گرفته است، می تواند در باس پردازنده – حافظه ظاهر شود تا پردازنده بتواند بعنوان یک قسمت از حافظه به آن دسترسی یابد. علاوه بر این، آرایه گیرنده، برای پیاده سازی کارای پروتکل، به کش و کنترلر دایرکتوری متصل شده است.

## مدل های حافظه مشترک توزیع شده

## مدل ۱

در یک سیستم SOME — Bus با N گره، هر گره، یک پردازنده با کش، حافظه، یک کانال خروجی و یک گیرنده دارد که می تواند پیغام ها را بطور همزمان از همه N کانال دریافت کند. برای پشتیبانی پروتکل MSI، هر گره، یک دایرکتوری نیز دارد که اطلاعات سازگاری را در مورد آن بخش از حافظه توزیع شده که در آن گره پیاده سازی شده است، نگه می دارد. یک مدل اجرای چند ریسمانی  $^{7}$  فرض می شود: هر پردازنده، برنامه ای را اجرا

می کند که شامل M ر بسمان $^{"}$  مو از ی است گر ه ای که M ر بسمان در آن اجر ا می گر دد، گره میزبان<sup>۴۰</sup> یا مالک<sup>۴۱</sup> نامیده می شود. ریسمان ها فقط می توانند در گره مالک خود اجرا گر دند یک ریسمان آنقدر به اجر ای خود ادامه می دهد تا با یک عدم برخورد کش سراسری مواجه شود که به یک داده یا اجازه از یک گره دور نیاز مند گردد. سپس معلق می ماند تا عمل در خو است شده به اتمام بر سد( داده از بک گر ه دور انتقال باید با اجاز ه در بافت گر دد) و در این موقع، بر ای اجر ا آماده می گر دد و نهایتا اجر ای خو د ر ا از سر می گیر د یک ریسمان در یک بر داز نده بر ای مدت ز مان R اجر R اجر R می گر دد تا به حالت تعلیق بر و در یک عدم بر خور د در کش باعث می شود تا یک بیغام در خواست در صف کانال خروجی قرار گیرد بعد از اتمام زمان انتقال T، پیغام در صف ورودی گیرنده گره مقصد (دور) قرار می گیرد، توسط دایرکتوری، سرویس می شود و یک بیغام دیگر به گره اول برمی گردد که داده یا وصول۲۶ را در خود دارد. حافظه گره دور، به زمان L برای ساختن بیغام پاسخ نیاز دارد. زمان Lتوسط کنتر لر دایر کتوری صرف می گردد تا دسترسی های لازمه به حافظه، ساختن بیغام باسخ و قر ار دادن آن در صف کانال خر و جی گر ه دو ر انجام گر دد. بعنو ان قسمتی از سر ویس دادن به یک بیغام، دایر کتوری ممکن است به دیگر گره ها بیغام هایی بفرستد و داده یا و صول را دریافت کند. یک عدم بر خور د کش سر اسری می تواند بعلت یک عدم بر خور د خواندن ۴۳ یا نو شتن ۴۰ در کش محلی باشد. به تناسب، یک در خو است داده ۴۵ یا در خو است مالکیت ۴۶ به دایرکتوری گره مالک فرستاده می شود. وقتی این پیغام دریافت گردید، بلوک داده مورد نظر می تو اند در حالت مشترک $^{*}$ یا تغییر یافته $^{*}$  باشد. دایر کتو ری مالک ممکن است یک بیغام داده به در خو است کننده بفر ستد(موقع خو اند یک بلوک مشترک) یا ممکن است بیغام نامعتبر سازی بفر ستد و بیغام های و صول آنر ا در یافت کند.

جدول ١: ليست نمادها


K <sub>D</sub>	تعداد کل پیغام های داده در سیستم
K <sub>C</sub>	تعداد متوسط پیغام های سازگاری در سیستم
$\lambda_{\mathrm{D}}$	نرخ ورود درخواست های سازگاری
L	زمان کنترلر دایرکتوری
$L_1$	زمان ساختن یک پیغام و صول - داده
$L_2$	زمان متوسط انتقال كانال

$L_3$	زمان متوسط صف كانال
L4	زمان متوسط فرستادن پیغام های نامعتبرسازی و دریافت وصول
	نامعتبرسازى
L5	زمان متوسط دريافت وصول نامعتبرسازي
M	تعداد ریسمان های موازی
N	تعداد گره ها
N <sub>inv</sub>	تعداد بلوک هایی که در موقع در خواست مالکیت، نامعتبر می شوند
$p_{rd}$	احتمال اینکه پیغام داده بخاطر عدم برخورد خواند باشد
$p_{\rm sh}$	احتمال اینکه یک بلوک در حالت مشترک باشد
R	زمان متوسط ريسمان
$R_{\rm D}$	زمان متوسط رفت و برگشت پیغام داده
Т	زمان متوسط انتقال كانال پيغام

از آنجا که M نشان دهنده تعداد ماکزیمم در خواست های معلقی است که یک گره قبل از بلوکه شدن می تواند داشته باشد، فرض می شود که وقتی یک گره، کمتر از M در خواست معلق دارد، با زمان متوسط R ، در خواست تولید می کند. R ، زمان متوسط ریسمان است. یک پیغام در خواست تولید شده توسط یک گره، با احتمال مساوی به بقیه گره ها فر ستاده می شود. این نوع مفروضات برای عملکرد گره ها، مثل مفروضاتی هستند که در [۲۲] صورت گرفته است و مثل آنهایی هستند که در [۴] و [۳۳] برای مطالعه کار ایی DSM در یک سیستم توروس استفاده شده اند. چون یک پیغام توسط یک گره به گره مالک فرستاده می شود، که گره مالک به نوبه خود با یک پیغام دیگر به آن پاسخ می دهد، این نوع عملیات را می توان با یک شبکه صف بسته چند زنجیره ای  $P^*$  نشان داد که پیغام ها، نوع پیچیده تری از سرویس را در سرور های خاصی دریافت می دار ند.  $P^*$  نشان داد که پیغام ها، نوع پیچیده تری از سرویس را در ها را تشکیل می دهند. وقتی  $P^*$  نشان داد که پیغام های معلق دارند،  $P^*$  سرویس می شوند. یک کلاس جداگانه از پیغام سرویس می شوند. یک پیغام در پردازنده مالک قر ار سرویس می شود، در صف کانال خروجی پردازنده مالک قر ار می گیرد، توسط کانال (در زمان  $P^*$ ) سرویس می شود، در صف ورودی گیرنده گره دور می گیرد، توسط کانال (در زمان  $P^*$ ) سرویس می شود، در صف ورودی گیرنده گره دور می گیرد، توسط کانال (در زمان  $P^*$ ) سرویس می شود، در صف ورودی گیرنده گره دور

قرار می گیرد، توسط دایرکتوری گره دور (در زمان L) سرویس می شود، و بطور مشابه از طریق کانال خروجی گره دور و صف ورودی گیرنده گره مالک، به گره مالک برمی گردد.

بخاطر تقارن سیستم، تمام کنتر ار های دایر کتوری به یک صورت عمل می کنند. بنابر ابن، بک سیستم با M=M+1 گر ہ، کار ابی بک سیستم با M=M+1 گر ہ را دار د معمو لا تعداد کمی ریسمان در هر گره امکان بذیر است آنگاه یک شبکه صف نسبتا کو جک، که یک سیستم SOME – Bus با M+1 گره را نشان می دهد، می تواند برای اندازه گیری معیار های کارایی بکار رود. گره P(P=0,1,...,M) دارای P(P=0,1,...,M) بیغام داده معمولی است که در میان پردازنده، کنتر ارهای دایر کتوری دیگر گره ها و کانال های مربوطه در گردش هستند. این بیغام ها نمایانگر بیغام های درخواست - داده و درخواست - مالکیت از یک گره دور به گره مالک و بیغام های برگر دانده شده و صول - داده  $^{0}$  و و صول - مالکیت  $^{0}$  به گره اولیه می باشند. ما از زنجیره های متفاوت برای تمییز دادن بیغام های متعلق به بردازنده های متفاوت استفاده می کنیم بطور ی که بیغام های در ون ز نجیر ه P به گر ه P تعلق دار ند. شکل ۲ شبکه صف یک سیستم با N=4 گره را نشان می دهد(M=3). پیچیدگی مدل از این واقعیت ناشی می شود که بیغام های گوناگون دیگری وجود دارند که فقط برای حفظ ساز گاری به کار می روند این بیغام ها از درون بر دازنده ها نمی گذرند به جای آن، آنها توسط کنتر لر های دابر کتو ر ی ایجاد می شوند، از کانال ها می گذر ند، احتمالاً با کنتر لر های کش سر و کار دار ند و نهایتا به کنترلر های دایر کتوری اولیه بر می گردند. این تر افیک اضافی سازگاری، دو اثر مستقیم بر روی بیغام های داده معمولی زنجیره ها خواهد داشت.



شکل ۲: مدل ۱، شبکه صف (۴ گره)

اول اینکه تر افیک سازگاری، زمان سرویس در کنترلر دایرکتوری را تعیین می کند. ما فرض می کنیم که پیغام های داده، با احتمال  $p_{rd}$  بخاطر عدم برخورد خواندن می باشند و یک بلوک با احتمال  $p_{sh}$  در حالت مشترک به سر می برد. چهار حالت مجزا وجود خواهد داشت که در هر کدام، یک عمل متفاوت توسط کنترلر دایرکتوری در گره مالک انجام می گردد.

الف) درخواست داده به یک بلوک در حالت مشترک (احتمال  $p_{sh}$ ). کنترلر دایرکتوری، پیغام درخواست داده را دور می اندازد و پیغام وصول – داده را به گره درخواست کننده برمی گرداند. از نقطه نظر شبکه صف، بین یک پیغام درخواست – داده و وصول – داده تفاوتی موجود نیست. این عملیات به سادگی می تواند بصورت یک پیغام درخواست – داده دیده شود که سفری را از پردازنده خود به کنترلر دایرکتوری مالک انجام داده و به پردازنده خود بازمی گردد. زمان سرویس آن در کنترلر دایرکتوری مالک، زمان  $L_1$  است که دایرکتوری نیاز دارد تا پیغام وصول – داده را با یک کپی از بلوک در خواست شده بسازد.

ب) درخواست – داده به یک بلوک در حالت تغییریافته (احتمال  $(p_{rd}^{-1}-p_{sh})$ ). یک پیغام نامعتبرسازی توسط دایر کتوری مبدا به گره ای که مالکیت بلوک را دارد فرستاده می شود. آن گره، یک پیغام وصول – نامعتبرسازی (همراه با پس نویسی  $^{1}$ ) را به گره مبدا و گره در خواست کننده broadcast می کند.

ج) درخواست – مالکیت به یک بلوک در حالت تغییر یافته (احتمال  $(1-p_{rd})^*(1-p_{rd})^*$ ). یک پیغام نامعتبرسازی توسط دایرکتوری مبدا به گره ای که مالکیت بلوک را دارد فرستاده می شود. آن گره یک پیغام وصول – نامعتبر سازی (همراه با پس نویسی) به گره مبدا و گره در خواست کننده می فرستد.

د) درخواست – مالکیت به یک بلوک در حالت مشترک (احتمال  $p_{sh}$ \*الله کنترلر دایر کتوری مبدا پیغام های نامعتبرسازی را به همه گره هایی که یک نسخه از بلوک درخواست شده را دارند، broadcast می کند. تمام پیغام های وصول – نامعتبرسازی را جمع آوری کرده و سپس یک پیغام وصول – مالکیت را به گره درخواست کننده می فرستد.

لذا زمان متوسط سرویس یک پیغام داده در کنترلر دایرکتوری مبدا، بدین صورت محاسبه می شود:

$$L = L_1.p_{rd}.p_{sh} + (L_2 + L_3).(p_{rd}.(1 - p_{sh}) + (1 - p_{rd}).(1 - p_{sh})) + L_4.(1 - p_{rd}).p_{sh}$$
(1)

که  $L_1$  زمانی است که دایرکتوری نیاز دارد تا پیغام وصول — داده را با یک کپی از بلوک درخواست شده، بسازد .  $L_2$  زمان انتقال کانال است،  $L_3$  زمان متوسط صف کانال است و درخواست شده، بسازد .  $L_4$  زمان متوسط فرستادن نامعتبرسازی ها و جمع آوری وصول های نامعتبرسازی است . فرض می کنیم که کنتر لر کش با سرعت بالاتری نسبت به شبکه کارمی کند لذا از زمان پاسخ کنتر لر کش می توان چشم پوشی نمود . اگر تعداد بلوک هایی که باید در هر درخواست — مالکیت نامعتبر شوند، مقدار ثابت  $N_{\rm inv}$  باشد، آنگاه  $L_5$  مقدار متوسط یک متغیر تصادفی بر ابر با مقدار ماکزیمم  $N_{\rm inv}$  متغیر تصادفی یکسان می باشد که هر کدام بر ابر زمان سرویس و صف در سرور کانال می باشند . در کاربردهای گوناگون، مشاهده شده است که معمو لا یک پیغام نامعتبرسازی فرستاده می شود . در این حالـــــــت،  $L_5$  و  $L_5$ 

است.  $L_4 = 2.(L_2 + L_3)$ 

دوم اینکه ترافیک سازگازی نیز از کانال ها می گذرد. تداخل با پیغام های داده می تواند با این واقعیت تقریب زده شود که پیغام های سازگاری، قسمتی از نرخ سرویس سرور کانال را می بلعند و زمان سرویس کانال برای پیغام های داده، بیشتر می شود. این زمان سرویس برابر است با:


$$T' = T.(K_D + K_C)/K_D$$
 (2)

که T، زمان متوسط و اقعی انتقال کانال است، (M+1)  $M_D=M$ ، تعداد کل پیغام های داده در سیستم است و  $K_C$  تعداد متوسط پیغام های سازگاری موجود در سیستم می باشد. برای محاسبه  $K_C$  باید توجه کنیم که پیغام های سازگاری بدلیل و رود پیغام های داده درون مکانیزم سازگاری تولید می شوند. آنگاه از فرمول Little استفاده می کنیم:  $K_C=\lambda_D$  که  $K_C=\lambda_D$  نرخ و رود پیغام های داده درون مکانیزم سازگاری و  $K_C=\lambda_D$  زمانی است که یک پیغام سازگاری در سیستم موجود می باشد. نرخ و رود  $K_C=\lambda_D$  برابر  $K_C=\lambda_D$  (مان متوسط رفت و برگشت پیغام داده می باشد و ضریب  $K_C=\lambda_D$  نسروری است چون پیغام های در خواست — داده به یک بلوک در حالت مشترک، باعث تر افیک سازگاری اضافه نمی گردند.

با استفاده از نرخ سرویس کاهش یافته کانال و تخمین زمان سرویس دایرکتوری، شبکه صف بسته با (M+1) صف، (M+1) رنجیره و M پیغام در هر زنجیره را می توان با تکنیک های استاندار د حل نمود. تنها پارامتر نامعلوم در معادلات بالا، زمان صف کانال است. از یک مقدار اولیه می توان استفاده نمود (مثلا برابر زمان سرویس کانال) و مدل را بصورت تکراری  $^{10}$  حل نمود. جواب همگرا می شود چون یک مقدار نامناسب برای زمان صف کانال، به یک مقدار نامناسب برای زمان سرویس دایرکتوری منجر می شود که باعث می گردد مدل، یک مقدار جدید برای زمان صف کانال تولید کند که باز هم نامناسب است ولی تأثیر برعکس خواهد داشت (یعنی یک مقدار اولیه که خیلی کوچک باشد، باعث یک مقدار جدید برای زمان صف کانال می گردد که خیلی بزرگ است).

با این فرض که همه زمان های پردازش و انتقال دارای توزیع هندسی هستند، شکل ۳ کارایی SOME - Bus را که بصورت بازدهی پردازنده و زمان پاسخ اندازه گیری شده

است، نشان می دهد. زمان پاسخ، زمان بین موقعی است که یک عدم برخور د کش باعث می شودتا یک بیغام در صف کانال خروجی قرار گیردتا موقعی که بیغام داده (یا وصول) متناظر وارد صف ورودی گردد. در شکل ۳، احتمال اینکه یک بیغام، یک بیغام داده - باشد (بخاطر عدم برخور د خواندن) برابر  $p_{rd} = 0.8$  است؛ احتمال اینکه یک در خواست مالكيت باشد (بخاطر عدم برخورد سراسري كش) 0.2 است. اين مفروضات با الكوهاي معمول مر اجعه به حافظه ساز گار است که سایکل های نوشتن، حدو د ۱۵% تا ۲۰% کل سایکل های حافظه را تشکیل می دهند. احتمال اینکه یک بلوک در حالت مشترک باشد بر ابر است با  $p_{\rm sh}=0.8$  نسبت زمان متوسط انتقال به زمان متوسط اجر ای ریسمان بین  $p_{\rm sh}=0.8$ متغیر است. این بازه برای مدل کردن رفتار سیستم تحت تنظیمات و رفتار کش رایج کافی می باشد. فرض كنيد m نرخ عدم برخورد و F تعداد دستور العمل بر ثانيه باشد كه توسط پر دازنده  ${
m C}$  در هر گره انجام می شود. همچنین فرض کنید  ${
m S}$  اندازه متوسط بیغام به بایت باشد و  ${
m C}$  پهنای باند کانال باشد(به بایت بر ثانیه). آنگاه زمان متوسط اجرای ریسمان بر ابر R = 1/(mF) و زمان متوسط انتقال بیغام بر ابر T = S/C است. نسبت این دو T/R = mSF/C می باشد. در Cray معماری های با کار ایی بالای امروزی، نسبت F/C در بازه 0, تا ۱ می باشد. مثلاً در  $^{\circ}$  Cray T3E و لينک های شبکه در  $^{\circ}$  150MHz و لينک های شبکه در  $^{\circ}$   $^{\circ}$  -  $^{\circ}$   $^{\circ}$  -  $^{\circ}$  - لینک های شبکه ۲ تا ۴ برابر یهنای باند بیشتری دارند؛ در ASCI RED، هر گره دو يردازنده دارد با  $F = 200.10^6$  و لينک های شبکه 400MB/S در هر جهت می باشند. با اندازه کوچک برای بلوک های کش و نرخ عدم برخورد در حدود %۱۰ یا کمتر، نسبت T/R در محدوده ۰٫۰۵ تا ۱ قرار می گیر د



### نتایج شبیه سازی و مقایسه

این بخش نتایج شبیه سازی را برای مقایسه کارایی معماری SOME – Bus با کارایی یک توروس دو بعدی و معماری circuit – switched crossbar با یک مدل شبکه صف ارائه می دهد.

در معماری توروس، هر گره به چهار همسایه خود متصل است. یک گره، چهار صف خروجی دارد که پیغام ها را از کانال های مربوطه به گره های مقصد می رسانند. مسیریابی wormhole با یک پروسه تطبیقی برای انتخاب کانال خالی بعدی استفاده شده است. در معماری crossbar، هر گره، یک کانال خروجی و یک کانال ورودی دارد. Crossbar می تواند کانال خروجی یک گره دا به کانال ورودی یک گره دیگر متصل سازد. یک پیغام در صف کانال خروجی منتظر می ماند، اگر که کانال ورودی مقصد توسط یک کانال خروجی دیگر استفاده شده باشد. وقتی یک گره بخواهد یک پیغام مشابه را multicast کند، آنقدر صبر

می کند تا همه کانال های ورودی مورد نیاز آزاد گردند، آنها را رزرو می کند و بطور همزمان یک کپی از پیغام را به همه گره ها می فرستد. انتخاب گره مقصد، برای همه گره های SOME – Bus و برای هر جهت ۵۴ در توروس، یکنواخت است.

یک پیغام نامعتبرسازی در معماری broadcast ،SOME — Bus معماری در معماری در معماری crossbar می شود. در معماری crossbar یک گره آنقدر صبر می کند تا تمام کانال های ورودی مورد نیاز آزاد گردند، آنها را رزرو می کند و یک پیغام نامعتبرسازی به همه گره های مقصد می فرستد. در معماری توروس، یک درخت پوشا از گره مبدا به همه گره های مقصد ایجاد می گردد و wormhole های چند مقصده، پیغام های نامعتبرسازی را broadcast می کنند.


مهمترین پارامترهای شبیه سازی، توزیع زمان اجرای ریسمان و زمان دایرکتوری برای ساختن یک پیغام پاسخ، توزیع اندازه پیغام ها و توزیع انتخاب گره مقصد می باشد. پارامترهای اضافی شبیه سازی، نسبت پیغام های نوشتن، تعداد پیغام های نامعتبرسازی که با هر پیغام درخواست – مالکیت فرستاده می شوند و میزان زمان سرویسی است که در گره مقصد دریافت می کنند. کمیت های زیادی برای اندازه گیری و مقایسه کارایی معماری استفاده می شود. اصلی ترین آنها، میانگین نسبت زمان اجرای ریسمان ها و زمان متوسط پاسخ می باشد.

نقطه مرجع برای پارامترهای زمانی و ارزیابی شبیه سازی، زمان اجرای ریسمان R می باشد که فرض می شود بطور هندسی با میانگین V واحد زمانی توزیع شده است. اندازه پیغام طوری انتخاب می گردد که زمان انتقال V در محدوده V تا V واحد زمانی قرار گیرد(یعنی نسبت V در محدوده V در محدوده V در معماری توروس، V زمان گیرد(یعنی نسبت V در محدوده V در محدوده V در معماری در در واقعی انتقال است فقط اگر wormhole در هیچ گره ای بین مبدا و مقصد، بلوکه نگردد. در تمام معماری ها، پردازنده هر گره، یک برنامه با V از اجرا می نماید. یک در خواست V مالکیت به یک بلوک مشترک منجر به سه نامعتبرسازی می شود. نتایج برای سیستم هایی با V یا V گره مقایسه می شوند.


در شکل ۴، بازدهی پردازنده (یعنی نسبت زمانی که پردازنده مشغول اجرای ریسمان های خودش است) برای سه معماری مقایسه شده است و نسبت زمان متوسط انتقال به زمان

متوسط اجرا بین ۵۰,۰ و ۱ تغییر می کند. همچنین فرض می کنیم که زمان انتقال پیغام، بجای اینکه توزیع هندسی داشته باشد، ثابت است. بخاطر کاهش واریانس، بازدهی پردازنده افزایش کمی را در مقایسه با بازدهی شکل ۳ از خود نشان می دهد. (بطور مشابه، زمان پاسخ بخاطر کاهش واریانس، کاهش می یابد). هر چقدر شدت ترافیک افزایش می یابد، بازدهی افت می کند و در توروس و crossbar محدود می شود. دلیل این امر افزایش عمده زمان انتظار در صف و افزایش زمان پاسخ، آنگونه که شکل ۴ نشان می دهد است. نتایج شبیه سازی روی سیستم توروس، به نظر می رسد که با نتایج تئوری در [۵] همخوانی داشته باشد. این نتایج شبیه سازی به این خاطر مهمند که وقتی نسبت T/R بزرگ می شود، کارایی قابل قبولی در معماری های دیگر را نشان می دهند. چنین معماری های دیگر را نشان می دهند. چنین T/R های بزرگی بخاطر نرخ عدم برخورد حدودا %۱۰ را می توان در بسیاری از کاربردها انتظار داشت. بازدهی در همه سیستم ها افت می کند ولی در معماری های توروس و crossbar سریعتر افت می کند در یک سیستم با ۲۵۴ گره، کارایی معماری همادی SOME — Bus کره کیرایی معماری های در در حالیکه در توروس و و crossbar کره، کارایی معماری هاید.

توانایی نسبی سه شبکه در ارسال بدون از دحام پیغام ها را می توان با میانگین نسبت زمانی که کانال ها بیکار هستند توصیف نمود. همانگونه که شکل ۵ نشان می دهد، در معماری توروس، حتی وقتی شدت ترافیک افزایش می یابد، کانال ها بیشتر از %۰۰ اوقات بیکار می مانند ولی نمی توانند مورد استفاده قرار گیرند. محدودیت مشابهی در crossbar بیکار می مانند ولی نمی توانند مورد استفاده قرار گیرند. محدودیت مشابهی در حتی مشاهده شده است در حالی که در معماری Bus – SOME بازده کانال افزایش می یابد حتی وقتی که شدت ترافیک زیاد می گردد. یک علت چنین پدیده ای این است که وقتی کانال های مورد نیاز توسط دیگر wormhole اشغال شده باشد، باشد، است که وقتی کانال های شوند. شبیه سازی نشان می دهد که تعداد متوسط دفعاتی که یک wormhole بلوکه می شود برای مدت زمان قابل ملاحظه ای بین ۱ و ۲ در سیستم ۶۴ گره ای و بین ۳و ۴ در سیستم برای می باشد. حتی برای مقادیر کوچک T/R، واضح است که wormhole با بلوکه شدن زیادی در همه زمان ها مواجه می شود و حتی تحت ترافیک متوسط، مسیریابی شدن زیادی در همه زمان ها مواجه می شود و حتی تحت ترافیک متوسط، مسیریابی store & forward به مسیریابی store & forward به مسیریابی



شمکل ۴: مدل ۱، بازدهی پردازنده و زمان پاسخ



شکل ۵: مدل ۱، بازدهی کانال

## مدل ۲

یکی از فرضیات رایج در اغلب مدل های DSM موجود در مقالات این است که رفتار پردازنده (و کش) تحت تأثیر فعالیت های کنترلر دایرکتوری قرار نمی گیرد(بغیر از کارهای مربوط به پروتکل). با این حال، کنترلر دایرکتوری، برای سرویس دادن به در خواست های وارده، به حافظه دسترسی پیدا می کند و متعاقبا، مقداری از پهنای باند حافظه را می گیرد که در حالت عادی می توانست در اختیار کنترلر کش محلی باشد. هر چقدر عدم برخورد کش بیشتر می شود و نرخ ورود پیغام در صف کنترلر دایرکتوری افز ایش می یابد، کاهش بوجود آمده در پهنای باند کنترلر کش کمتر قابل اغماض می شود. در حقیقت، اگر گره بصورت یک چند پردازنده متقارن کوچک پیاده سازی شود، این پدیده حتی در نرخ های کم عدم برخورد هم می تواند رخ دهد.


فرض اضافه ای که مدل ۲ انجام می دهد این است که موقعی که کنترلر دایرکتوری در حال سرویس دادن به یک درخواست است، با کنترلر کش که درحال تولید درخواست به حافظه است، به رقابت می پردازد. با مدل ۲، ما تداخلی را که یک پیغام موقع سرویس شدن در یک گره دور ایجاد می کند، مدل می کنیم. شبکه صف، همانند شبکه نشان داده شده در شکل ۲ است ولی تعاملی مبتنی بر سایکل — حافظه بین پردازنده و دایرکتوری وجود دارد. منبع مشترک، حافظه است: وقتی فقط یکی از دو کنترلر بخواهد به حافظه دسترسی پیدا کند، منام پهنای باند را در اختیار خود می گیرد. وقتی هر دو کنترلر بخواهند دسترسی پیدا کنند، هرکدام قسمتی از پهنای باند را در یافت می سازد. این مد عملیاتی نیز با دو صف بیغام دارد و دیگری خالی است، پیغام موجود در ابتدای صف، سرویس کامل دریافت می دارد. وقتی هر دو صف پیغام دارند، دو بیغام موجود در ابتدای صف، سرویس کامل دریافت می دارد. وقتی هر دو صف پیغام دارند، دو ظرفیت سرور استفاده می کنند. زمان متوسط سرویس برای پیغام های دو صف، متفاوت ظرفیت سرور استفاده می کنند. زمان متوسط سرویس برای پیغام های دو صف، متفاوت است.

همانگونه که قبلا اشاره شد، بخاطر تقارن این معماری، سیستمی با M=M+1 گره، کار ایی یکسانی با سیستمی با M=M+1 گره از خود نشان می دهد که M تعداد ریسمان های موجود در یک پردازنده است. معمولا تعداد کمی از ریسمانها در هر گره امکان پذیر


است. مثلا اگر M=3 باشد، یک شبکه صف که یک سیستم M=3 و ای را مدل می کند، برای مدل کردن یک شبکه بزرگتر نیز کافی است (با سه ریسمان در هر پردازنده). با این حال، بخاطر تعامل بین کنترلر پردازنده - کش و کنترلر دایرکتوری، یک شبکه صف بسته مثل مدل ۱ قابل استفاده نیست. مدل های ساده تری از این نوع با یک زنجیره مارکف حل شده اند[۱۴]. تعداد زیاد حالت ها در مدل کنونی، استفاده کامل از راهکار زنجیره مارکف را غیر عملی می ساز در ما یک مدل تقریبی ار ائه می دهیم که در آن یک گره خاص انتخاب می شود و بقیه گره های موجود و شبکه در دو صف خلاصه می شوند. نتایج این مدل، تطابق خوبی را با نتایج شبیه سازی از خود نشان می دهد. شبکه صف در شکل ۶ نشان داده شده است. گره ۰۰، گره انتخاب شده است که مثل مدل قبل، شامل یک پردازنده با کش، یک دایرکتوری و یک سرور کانال می باشد. دو زنجیره از بیغام ها، از این شبکه صف عبور می کنند. بیغام های متعلق به گره ۰۰ زنجیره  $C_0$  و بقیه بیغام های متعلق به دیگر گره ها، زنجیره  $C_0$  را می سازند. یک پیغام متعلق به زنجیره  $C_0$  از سرور پردازنده و سرور کانال می گذرد. بعد از خروج از سرور کانال، برای مدت زمانی مساوی تأخیر آن بیغام، وارد قسمت دیگر شبکه می شود. یک بیغام متعلق به  $C_{s}$  از یک گره در قسمت دیگر شبکه شروع به حرکت می کند و از کنترلر دایرکتوری و سرور کانال می گذرد. تأخیر این پیغام، مساوی زمانی است که در گره • می گذراند. علاوه بر این، زمانی که یک بیغام از زنجیره  $C_a$  در قسمت دیگر شبکه صرف می کند، بر ابر زمانی است که یک بیغام از زنجیره  $C_0$  در گره ۰ می گذر اند(زمان تفکر $^{aa})$ . فرض می کنیم که این شبکه صف با یک زنجیره مارکف تقریب زده می شود و تعامل بین بر داز نده و سر و ر های دایر کتو ر ی ر ا با تنظیم احتمالات انتقال حالت ز نجیر ه مار کف مدل می کنیم.

هر حالت، نشانگر تعداد پیغام های درون هر زنجیره در هر کدام از صف های شبکه می باشد و به صورت  $(N_0,\,N_1,\,N_2,\,N_3,\,N_4,\,N_5)$  می باشد و به صورت  $(N_0,\,N_1,\,N_2,\,N_3,\,N_4,\,N_5)$  می باشد و به صورت  $(N_0,\,N_1,\,N_2,\,N_3,\,N_4,\,N_5)$  می باشند. بطور تعداد پیغام های زنجیره های متناظر در زنجیره  $(N_0,\,N_1,\,N_3,\,N_4,\,N_5)$  با نتقال های مشابه  $(N_0,\,N_1,\,N_3,\,N_4,\,N_5)$  تعداد پیغام ها، غیر صفر است). انتقال از حالت از یک حالت  $(N_0,\,N_3,\,N_4,\,N_5)$  آنهایی هستند که تعامل بین پردازنده و دایرکتوری وجود دارد. حالت  $(N_0,\,N_3,\,N_4,\,N_5)$  است اگر هیچ رفتن از سرور پردازنده در گره ۰ با نرخ  $(N_0,\,N_1,\,N_3,\,N_4,\,N_5)$  است اگر هیچ

مشتری  $C_a$  در سرور دایرکتوری نباشد و برابر  $\alpha_0/R$  است اگر حداقل، یک مشتری  $C_a$  در سرور دایرکتوری موجود باشد.



شکل ۶: مدل ۲، شبکه صف



شكل ٧: مدل ٢، انتقال حالت

$$\rho_{0e} = \begin{cases} \frac{1}{R} & \text{if } N_3 = 0\\ \frac{\alpha_0}{R} & \text{if } N_3 > 0 \end{cases}$$
(3)

بطور مشابه، مشتری های  $C_a$  در سرور دایرکتوری، با نرخ  $p_{0d}$ ، آنرا ترک می کنند که برابر با 1/L یا 1/L یا 1/L است که 1 توسط معادله ۱ داده شده است و 1=1 است.

$$\boldsymbol{p}_{0d} = \begin{cases} \frac{1}{L} & \text{if } N_0 = 0 \\ \\ \frac{\alpha_1}{L} & \text{if } N_0 > 0 \end{cases}$$

$$\tag{4}$$

پیغام ها، با نرخ های متفاوتی بسته به اینکه به کدام زنجیره تعلق دارند، سرور کانال را ترک می کنند که برابر  $C_0$  بیغام های زنجیره  $C_0$  با نرخ  $C_0$  برابر پیغام های بیشتری در زنجیره  $C_0$  نسبت به زنجیره  $C_0$  وجود دارد.  $C_0$  زمان سرویسی برابر پیغام های بیشتری در زنجیره  $C_0$  نسبت به زنجیره  $C_0$  وجود دارد.  $C_0$  به حالت های  $C_0$  به حالت های  $C_0$  به صف پردازنده و ورود یک پیغام زنجیره  $C_0$  به صف نشانگر ورود یک پیغام زنجیره  $C_0$  به صف پردازنده و ورود یک پیغام زنجیره  $C_0$  به صف دارد. دایرکتوری می باشد که به ترتیب وقتی زمان تأخیر یا تفکر سپری می گردد، رخ می دهند. نرخ های ترک متناظر ، به تعداد پیغام های موجود در قسمت باقیمانده شبکه بستگی دارد. مخصوصا اگر  $C_0$  پیغام زنجیره  $C_0$  بیرون از گره  $C_0$  بیغام می توانند در دایرکتوری های دور مشابه یا دور (یا کانال متناظر) قرار دارند. تمام  $C_0$  بیغام می توانند در دایرکتوری های دور مشابه یا متفاوت باشند. هر پیغام بطور متوسط، در  $C_0$  بیغام می باشد. با در نظر گرفتن احتمالات اینکه  $C_0$  بیغام در  $C_0$  با یک، دو یا سه دایرکتوری سرویس می شوند، داریم:


$$p_{0b} = \begin{cases} \frac{1}{LAT} & \text{if } N_2 = 1\\ \frac{1}{LAT} \frac{1}{3} + \frac{1}{LAT} \frac{2}{3} & \text{if } N_2 = 2\\ \frac{1}{LAT} \frac{3}{27} + \frac{1}{LAT} \frac{18}{27} + \frac{1}{LAT} \frac{6}{27} & \text{if } N_2 = 3 \end{cases}$$
(5)

بطور مشابه، هر پیغام در  $Q_T$ ، زمان متوسط TNK را صرف می کند که زمان متوسط تفکر است. با احتساب احتمالات اینکه  $N_5$  پیغام در  $Q_T$  در یک، دو یا سه پردازنده قرار می گیرند داریم:

$$P_{0e} = \begin{cases} \frac{1}{TNK} & \text{if } N_5 = 1 \\ \frac{1}{TNK} \frac{1}{3} + \frac{1}{TNK} \frac{2}{3} & \text{if } N_5 = 2 \\ \frac{1}{TNK} \frac{3}{27} + \frac{1}{TNK} \frac{18}{27} + \frac{1}{TNK} \frac{6}{27} & \text{if } N_6 = 3 \\ \frac{1}{TNK} \frac{1}{3^{N_6 - 1}} + \frac{1}{TNK} \frac{2^{N_6} - 2}{3^{N_5 - 1}} + \frac{1}{TNK} (1 - \frac{1}{3^{N_6 - 1}} - \frac{2^{N_6} - 2}{3^{N_6 - 1}}) & \text{if } N_5 > 3 \end{cases}$$
(6)

با این فرض که یک زنجیره مار کف با احتمالات انتقال، آنگونه که در بالا آمده است، معماری SOME — Bus و SOME — Bus را توصیف می نماید، می توانیم احتمالات حالتها را با تکنیک های استاندارد محاسبه نماییم. دو پارامتر در حل زنجیره مار کف وجود دارد: تأخیر (LAT) پیغام های زنجیره  $C_0$  وقتی بیرون گره ۰ هستند و زمان تفکر (TNK) پیغام های زنجیره  $C_0$  وقتی بیرون از گره ۰ می باشند. از آنجا که مقادیر این پارامتر ها از روی احتمالات حالت زنجیره مار کف محاسبه می گردد، ما از یک روش تکراری استفاده می نماییم: ابتدائا تأخیر LAT، مرابر زمان متوسط انتقال کانال، 'T، و زمان تفکر، TNK، برابر زمان متوسط اجرای برابی قرار داده می شود؛ سپس احتمالات حالت محاسبه می گردند و مقادیر جدید TNK رسمان قرار داده می شود؛ سپس احتمالات حالت محاسبه می گردند و مقادیر جدید TNK همگر امی شود و این فرایند تکرار می شود تا زمانیکه همگر ایی مشاهده شود. این فرایند همگر امی شود چون اگر مقداری برای یک پارامتر از مقدار صحیح بیشتر باشد، حل احتمالات زنجیره مارکف، به مقداری منجر می شود که که از مقدار انتخاب شده کمتر است (و بطور مشابه برای مقادیر انتخاب شده ای که از مقادیر صحیح کمتر هستند). مثلا اگر مقدار انتخاب شده برای پارامتر LAT از مقدار صحیح بیشتر باشد، پیغام های بیشتری تمایل دارند در که به صف های کوچکتری در دایر کتوری و کانال گره ۰ منجر می شود و

مقدار جدید LAT کوچکتر خواهد بود. در آزمایشات، در ۸ – ۶ مرحله، همگرایی مشاده شده است




شکل ۸: مدل ۲، کارایی SOME – Bus

با این فرض که تمام زمان های پردازش و انتقال، توزیع هندسی دارند، شکل ۸ کارایی معماری SOME — Bus را بر حسب بازدهی پردازنده، بازدهی دایرکتوری، بازدهی کانال و زمان پاسخ نشان می دهد. زمان پاسخ، بازه زمانی بین موقعی است که یک عدم برخورد کش باعث می گردد تا یک پیغام در صف کانال خروجی قرار بگیرد تا موقعی که داده یا وصول متناظر وارد صف ورودی گردد. وقتی هر دو فعال باشند، به کنترلرهای کش و دایرکتوری، نصف پهنای باند حافظه می رسد( $\alpha_0 = \alpha_1 = 0.5$ ). همانند قبل، نسبت کش و دایرکتوری، نصف پهنای باند حافظه می رسد( $\alpha_0 = \alpha_1 = 0.5$ ). همانند قبل، نسبت زمان متوسط انتقال به زمان متوسط اجرای ریسمان بین  $\alpha_0 = 0.5$  و ۱ تغییر می کند که برای بررسی رفتار سیستم تحت تنظیمات و نرخ های عادی عدم برخورد کش، کافی می باشد. نتایج کارایی از روی مدل نظری صف و شبیه سازی یک معماری SOME — Bus با ۶۴ گره بدست آمده است. شکل، کارایی SOME — Bus را برای دو حالت نشان می دهد: الف) وقتی همه پیغام های فرستاده شده به گره دور، پیغام های داده بخاطر عدم برخورد خواندن سراسری است و ب) وقتی ترکیبی از پیغام های درخواست — داده و درخواست — مالکیت وجود دارد.

در حالت دوم، احتمال اینکه یک پیغام، یک پیغام داده (بخاطر یک عدم برخور دخواندن سر اسری) باشد،  $p_{rd}=0.8$  است؛ احتمال اینکه یک درخواست – مالکیت باشد (بخاطر یک عدم برخور د نوشتن سر اسری) بر ابر 0.2 است. احتمال اینکه یک بلوک در حالت مشترک یافت شود بر ابر  $p_{sh}=0.8$  است. وقتی کنتر لر دایر کتوری، یک درخواست – مالکیت به یک بلوک در حالت مشترک دریافت می کند، پیغام های نامعتبر سازی را به گره هایی که یک کپی از آن بلوک دارند، ارسال می دار د. در شکل ۸ تعداد این نامعتبر سازی ها، بر ابر ۱ فرض شده است. در حالت (الف)، وقتی همه پیغام ها، پیغام های درخواست – داده به بلوک های مشترک است. در حالت (الف)، وقتی همه پیغام ها، پیغام های درخواست – داده به بلوک های مشترک نشان داده شده اند. در هر دو حالت، مخصوصا در بازدهی پر دازنده، تطابق خوبی بین نتایج نشان داده شده اند. در هر دو حالت، مخصوصا در بازدهی پر دازنده، تطابق خوبی بین نتایج نظری و جود دارد. هر چقدر نرخ عدم برخور د افزایش می یابد، نسبت T/R نیز نشری و بیغام های درخواست – مالکیت، زمان بیشتری (در مقایسه با زمان متوسط اجرای ریسمان، T/R شبکه صرف می کنند که به افزایش زمان باسخ و بازدهی کانال منجر می گردد. در حضور و جمع آوری پیغام های وصول نامعتبرسازی، افزایش می یابد. افزایش زمان پاسخ باعث و جمع آوری پیغام های وصول نامعتبرسازی، افزایش می یابد. افزایش زمان پاسخ باعث کاهش بازده می شود.

## نتایج شبیه سازی و مقایسه

شکل ۹ نتایج شبیه سازی (بازدهی پردازنده و زمان پاسخ) را برای مقایسه کارایی معماری SOME – Bus با کارایی توروس دو – بعدی و SOME – Bus با کارایی توروس دو و تحت مفروضات مدل ۲ نشان می دهد. این مفروضات، مانند مفروضات مدل ۱ هستند و علاوه بر آن فرض می کنیم که عملکرد دایرکتوری در هر سه معماری، با کش تداخل دارد.




شکل ۹: مدل ۲، بازدهی پردازنده و زمان پاسخ

در هر سه معماری، پردازنده هر گره، یک برنامه با M = M ریسمان اجرا می کند. یک درخواست – مالکیت به یک بلوک مشترک به سه نامعتبرسازی منجر می شود. نتایج برای سیستم هایی با 99 و 99 گره مقایسه شده اند. مانند آزمایشات قبلی، زمان اجرای ریسمان دارای توزیع هندسی با میانگین 99 و احد زمانی می باشد. اندازه پیغام طوری انتخاب شده است که زمان انتقال 99 در محدوده 99 تا 99 و احد زمانی ثابت باشد(بجای اینکه توزیع هندسی داشته باشد) و نسبت 99 در بازه 99 و 99 در بازدهی نشان داده شده در شکل 99 واریانس زمان انتقال پیغام، بازدهی پردازنده در مقایسه با بازدهی نشان داده شده در شکل 99 اندکی افزایش می یابد. معماری های 99 الله 99 و 90 و 99 الله و 99 و ورد نشان می دهند و همچنین هیچ تفاوتی در بازدهی پردازنده بین سیستم های 99 و گره ای کمی حتی در مقادیر کوچک 99 از خود نشان می دهد. با اینکه توروس چهاربرابر کانال بیشتری نسبت به 99 و 90 دارد، بخاطر این واقعیت که 90 و wormhole ها حتی در نشان می متوسط، متمایل به بلو که شدن می باشند، عمدتا، تأخیر سیبار زیاد می گردد.

شکل ۱۰ زمان مورد نیاز برای جمع آوری پیغام های وصول نامعتبرسازی و زمان پاسخ کلی (خط چین) برای هر معماری را نشان می دهد. در Bus – Bus پیغام های وصول نامعتبرسازی، نسبت به باقی پیغام ها، تأثیر بیشتری در تأخیر ندارند. در مقابل، این پیغام ها، در معماری های دیگر، نقش بسیار مهمی در ایجاد تأخیر دارند با اینکه فقط قسمت کمی (%۲۰) از کل پیغام ها، در خواست های مالکیت است.

#### TIME TO COLLECT INVALIDATION ACK (\*R)



شکل ۱۰: زمان جمع آوری بیغام های وصول نامعتبرسازی

- [1] Nemawarkar, S. S., Govindarajan, R., Gao, G.R., Agarwal, V.K., "Analysis of multithreaded multiprocessors with distributed shared memory", IEEE Symp. Parallel Distributed Processing, 1993, pp. 114-121.
- [2] Mabbs, S.A., Forward, K.E., "Performance Analysis of MR-1, a Clustered Shared-Memory Multiprocessor", Journal of Parallel and Distributed Computing, Feb. 1, 1994, v 20, n 2., p. 158.
- [3] Sterling, T. Merkey, P., Savarese, D., "Improving Application Performance on the HP/Convex Exemplar", Computer, Dec. 01 1996, v 29, n 12, p. 50.
- [4] Grujic, A., Tomasevic, M., Milutinovic, V., "A Simulation Study of Hardware- Oriented DSM Approaches", IEEE Parallel & Distributed Technology, Spring 1996, v 4, n 1, p. 74.
- [5] Agarwala, A., and Das, C. R. "Experimenting with a Shared Virtual Memory Environment for Hypercubes", Journal of Parallel and Distributed Computing, Sep. 1, 1995, v 29, n 2, p. 228.
- [6] Bhuyan, L. N., Iyer, R. R., Kumar, M., "Performance of Multistage Bus Networks for a Distributed Shared Memory Multiprocessor", IEEE Transactions on Parallel and Distributed Systems, Jan. 1 1997, v 8, n 1, p. 82.
- [7] Dahlgren, F. Stenstrom, P, "Evaluation of Hardware-Based Stride and Sequential Prefetching in Shared-Memory Multiprocessors", IEEE Transactions on Parallel and Distributed Systems, Apr. 1 1996 v 7 n 4, p. 385.
- [8] Bhuyan, L., "Generalized Hypercube and Hyperbus Structures for a Computer Network", IEEE Trans. Computers, v. C-33, n. 4, pp. 323-333, 1984.
- [9] Ould-Khaoua, M., "Comparative Evaluation of Hypermesh and Multi-Stage Interconnection Network", Computer J., 1996 v. 39 n. 3 p. 232.
- [10] Szymanski, T., "Hypermeshes: Optical Interconnection Network for Parallel Computing", J. Parallel and Distributed Computing, Apr. 1, 1995 v. 26 n. 1 p. 1.
- [11] Lindquist R.G., J. H. Kulick, W. E. Cohen, R. K. Gaede, E. Wells, M. Abushagur, D. Shen, C. Katsinis, S. T. Kowel, "An Optoelectronic Design of the Simultaneous Optical Multiprocessor Exchange Bus (Some-Bus)", SPIE Proceedings v. 3025, San Jose, Feb. 12-14, 1997.
- [12] Willick, D. L., Eager, D. L., "An Analytic model of Multistage interconnection networks", ACM SIGMETRICS, May 1990, pp. 192-202.
- [13] Adve, V., "Performance Analysis of Mesh Interconnected Networks With Deterministic Routing", IEEE Transactions on Parallel and Distributed Systems, Mar. 1, 1994, v 5, n 3, p. 225.
- [14] Katsinis, C., "Distributed-shared-memory support on the Simultaneous Optical Multiprocessor Exchange Bus", 9th International Symposium on Modeling, Analysis and Simulation of Computer and Telecommunication Systems (MASCOTS'98), Montreal, Canada, July 1998.

## پیوست ۱ ـ واژگان

- 1. Distributed Shared Memory
- 2. Contention
- 3. Management Agents
- 4. Coherent
- 5. Remote
- 6. Consistency
- 7. Performance
- 8. Reordering
- 9. Pipelining
- 10. Overlapping
- 11. Synchronize
- 12. Utilization
- 13. Global
- 14. Load Balancing
- 15. Cache Miss
- 16. Multistage Bus
- 17. Prefetch
- 18. Hyper Mesh
- 19. Outstanding
- 20. Discrete Time Markov Chain
- 21. Self Loop
- 22. Single Step State Transition
- 23. Singular
- 24. Arbitration Delay
- 25. Simultaneous Optical Multiprocessor Exchange Bus
- 26. Bottleneck
- 27. Header
- 28. Barrier Processing
- 29. Length Monitoring
- 30. All to All
- 31. Hypercube
- 32. Torus
- 33. Patterning
- 34. Yield
- 35. Snooping
- 36. Update
- 37. Invalidation
- 38. Multithreaded
- 39. Thread
- 40. Host
- 41. Owner
- 42. Acknowledgement
- 43. Read Miss
- 44. Write Miss
- 45. Data Request
- 46. Ownership Request
- 47. Shared
- 48. Modified
- 49. Multi Chain Closed Queuing Network

- 50. Data Acknowledge
- 51. Ownership Acknowledge
- 52. Write Back
- 53. Iterative
- 54. Direction
- 55. Think Time
- 56. Departure
- 57. Interference