Περιγραφή Μικροελεγκτή AVR

Парартнма 1

Χαρακτηριστικά (ATMEGA16)

- 8-bit AVR μικροελεγκτής αρχιτεκτονική RISC
- 131 εντολές, 32 x 8 καταχωρητές, Έως 16 MIPS απόδοση. Ενσωματωμένος πολλαπλασιαστής
- Μνήμη προγράμματος και δεδομένων
- 16K Bytes από In-System Self-Programmable Flash, Αντοχή: 10,000 κύκλοι εγγραφής/ανάγνωσης
- Προαιρετικό τμήμα Boot Code με ανεξάρτητα bits κλειδώματος (Lock Bits)

In-System Programming από πρόγραμμα εκκίνησης (ενσωματωμένο πρόγραμμα Boot)

- 512 Bytes EEPROM, Αντοχή: 100,000 κύκλοι εγγραφής/ανάγνωσης
- 1K Byte εσωτερικής μνήμης SRAM
- Programming Lock για ασφάλεια λογισμικού
- JTAG διεπαφή (IEEE std. 1149.1 συμβατή)
- -JTAG Standard, υποστήριξη αποσφαλμάτωσης (Debug),
- Προγραμματισμός των Flash, ΕΕΡROM, ασφαλειών, και Bits κλειδώματος μέσω JTAG
- Περιφεριακά
- Δύο 8-bit Timer/Counters, Ένα 16-bit Timer/Counter, Μετρητή πραγματικού χρόνου
- χρονιστής επιτήρησης (Watchdog Timer), 4 PWM κανάλια, 8-κάναλο, Αναλογικός συγκριτής
- -10-bit ADC, 8 απλά κανάλια, 2 διαφορικά κανάλια με προγραμματιζόμενο κέρδος 1x, 10x, ή 200x
- -Two-wire σειριακή διεπαφή, Προγραμματιζόμενη σειριακή USART, Master/Slave SPI σειριακή
- Ειδικά χαρακτηριστικά
- Power-on Reset, εσωτερικός RC ταλαντωτής, Εξωτερικές και εσωτερικές πηγές διακοπών,
- -6 λειτουργίες ηρεμίας: Idle, ADC Noise Reduction, Power-save, Power-down, Standby και Extended Standby
- I/O and Packages
- 32 Programmable I/O Lines, 40-pin PDIP, Ταχύτητα λειτουργίας: 0 16 MHz
- Κατανάλωση ισχύος για 1 MHz, 3V
- Δραστήρια κατάσταση: 1.1 mA, Power-down κατάσταση: < 1 μA, άεργη κατάσταση: 0.35 mA

2 ΠΑΡΑΡΤΗΜΑ 1

Ο ATmega16 είναι ένας 8-bit μικροελεγκτής τύπου CMOS βασισμένος σε αρχιτεκτονική μειωμένου συνόλου εντολών (RISC). Εκτελεί εντολές εντός ενός κύκλου ρολογιού, επιτυγχάνοντας απόδοση 1 MIPS ανά MHz, ενώ η κατανάλωση ισχύος του διατηρείται σε χαμηλά επίπεδα.

Ο πυρήνας AVR συνδυάζει ένα πλήρες σύνολο εντολών με 32 γενικούς καταχωρητές εργασίας. Οι καταχωρητές αυτοί συνδέονται άμεσα στην αριθμητική λογική μονάδα, επιτρέποντας πρόσβαση σε 2 ανεξάρτητους καταχωρητές με μια απλή εντολή διάρκειας ενός παλμού ρολογιού. Κατά συνέπεια, η αρχιτεκτονική λειτουργεί με αποδοτικό κώδικα, έως δεκαπλάσιας απόδοσης από τους συμβατικούς μικροελεγκτές CISC.

Ο ATmega16 παρέχει τα ακόλουθα χαρακτηριστικά: 16K bytes In-System Programmable Flash Program μνήμη με Read-While-Write δυνατότητα, 512 bytes EEPROM, 1K byte SRAM, 32 γενικές γραμμές εισόδου-εξόδου I/O, 32 γενικός καταχωρητές εργασίας, μια διεπαφή JTAG για λειτουργία Boundary-scan, υποστήριξη αποσφαλμάτωσης και προγραμματισμού, τρεις εύελικτους μετρητές/χρονιστές με λειτουργία σύγκρισης, εσωτερικές και εξωτερικές διακοπές, σειριακά προγραμματιζόμενη USART, μία σειριακή διεπαφή Two-wire, έναν 8-κάναλο των 10-bit μετατροπέα αναλογικής τάσης σε ψηφιακή μορφή με προαιρετική διαφορική είσοδο (A/D Converter-ADC), έναν προγραμματιζόμενο χρονιστή επιτήρησης με εσωτερικό ταλαντωτή, μια σειριακή θύρα SPI και 6 τρόπους χαμηλής κατανάλωσης που επιλέγονται μέσω λογισμικού.

Η άεργη κατάσταση (Idle mode) σταματά τη ΚΜΕ ενώ επιτρέπει τη λειτουργία των USART, διεπαφή Two-wire, μετατροπέα A/D, SRAM, Timer/Counters, θύρα SPI, και συστήματος διακοπών. Η κατάσταση Power-down αποθηκεύει τα περιεχόμενα των καταχωρητών, αλλά παγώνει τον ταλαντωτή απενεργοποιώντας κάθε άλλη λειτουργία, ωσότου προκύψει εξωτερική διακοπή ή επανατοποθέτηση (Hardware Reset). Σε κατάσταση Power-save, ο ασύγχρονος χρονιστής εξακολουθεί να τρέχει, επιτρέποντας στο χρήστη να διατηρεί μια βάση χρόνου ενώ η υπόλοιπη συσκεύη αδρανεί. Η κατάσταση μείωσης θορύβου ADC σταματά τη ΚΜΕ και όλες τις I/O εκτός από τον ασύγχρονο χρονιστή και τον ADC, ώστε να ελαχιστοποιήσει το θόρυβο μεταγωγής κατά τις μετατροπές ADC. Σε κατάσταση Standby, ο κρύσταλλος του ταλαντωτή (crystal/resonator Oscillator) τρέχει ενώ η υπόλοιπη συσκεύη αδρανεί, επιτρέποντας γρήγορες εκκινήσεις με χαμηλή κατανάλωση ισχύος. Σε Extended Standby κατάσταση, ο κύριος ταλαντωτής και ο ασύγχρονος χρονιστής συνεχίζουν να τρέχουν.

Το On-chip ISP Flash επιτρέπει στη μνήμη προγράμματος να επαναπρογραμματίζεται εντόςσυστήματος μέσω της σειριακής διεπαφής SPI, από ένα συμβατικό προγραμματιστή μνήμης είτε από το On-chip Boot πρόγραμμα που τρέχει στον πυρήνα. Το boot πρόγραμμα μπορεί να χρησιμοποιήσει οποιαδήποτε διεπαφή ώστε να φορτώσει την εκάστοτε εφαρμογή στη μνήμη Application Flash. Το λογισμικό στο τμήμα Boot Flash θα συνεχίσει να τρέχει όσο ενημερώνεται το τμήμα Application Flash, παρέχοντας Read-While-Write λειτουργία. Συνδυάζοντας έναν 8-bit RISC KME με In-System Self-Programmable Flash, ο Atmel ATmega16 καθίσταται ένας ισχυρός μικροελεγκτής, παρέχοντας εύελικτες και φθηνές λύσεις σε ενσωματωμένες εφαρμογές.

Ο ATmega16 υποστηρίζεται από μια πλήρη σουίτα εργαλείων ανάπτυξης, όπως C compilers, macro assemblers, program debugger/simulators (περιλαμβάνονται στη πλατφόρμα AVR Studio), in-circuit emulators, και evaluation kits (όπως το STK 500).

Ο παρακάτω πίνακας περιλαμβάνει όλες τις θύρες-καταχωρητές του μικροελεγκτή AVR ATmega16 (σε παρένθεση είναι η τιμή της διεύθυνσης όταν θεωρείται ως θέση μνήμης SRAM):

Πίνακας Π1.1 Διευθύνσεις καταχωρητών Ι/Ο

Address	Name	Address	Name
\$3F (\$5F)	SREG	\$1F (\$3F)	EEARH-EEPROM Addr register high byte
\$3E (\$5E)	SPH	\$1E (\$3E)	EEARL-EEPROM Addr register low byte
\$3D (\$5D)	SPL	\$1D (\$3D)	EEDR - EEPROM Data Register
\$3C (\$5C)	OCR0 Timer/Counter0	\$1C (\$3C)	EECR - EEPROM Control Register
	Output Compare Register		
\$3B (\$5B)	GICR Gener. Interrupt Control	\$1B (\$3B)	PORTA
\$3A (\$5A)	GIFR General Interrupt Flags	\$1A (\$3A)	DDRA
\$39 (\$59)	TIMSK Timers Interrupt Mask	\$19 (\$39)	PINA
\$38 (\$58)	TIFR Timers Interrupt Flags	\$18 (\$38)	PORTB
\$37 (\$57)	SPMCR Store Prog Con. Reg.	\$17 (\$37)	DDRB
\$36 (\$56)	TWCR - TWI Control Register	\$16 (\$36)	PINB
\$35 (\$55)	MCUCR Processor General Control	\$15 (\$35)	PORTC
(,,,,	Register	(4-1)	
\$34 (\$54)	MCUCSR (Pr Status Register)	\$14 (\$34)	DDRC
\$33 (\$53)	TCCR0 Timer0 Control Reg.	\$13 (\$33)	PINC
\$32 (\$52)	TCNT0Timer/Counter0	\$12 (\$32)	PORTD
\$31 (\$51)	OSCCAL Osc. Calibration Reg	\$11 (\$31)	DDRD
\$30 (\$50)	SFIOR	\$10 (\$30)	PIND
\$2F (\$4F)	TCCR1A Timer1 Control Register A	\$0F (\$2F)	SPDR - SPI Data Register
\$2E (\$4E)	TCCR1B Timer1 Control Register B	\$0E (\$2E)	SPSR - SPI Status Register
\$2D (\$4D)	TCNT1H Timer/Counter1	\$0D (\$2D)	SPCR - SPI Control Register
	Counter Register High Byte		
\$2C (\$4C)	TCNT1L Timer/Counter1	\$0C (\$2C)	UDR USART I/O Data Register
	Counter Register Low Byte		
\$2B (\$4B)	OCR1AH Timer/Counter1	\$0B (\$2B)	UCSRA-USARTControl Status Register A
	Output Compare Register A		
\$2A (\$4A)	OCR1AL Timer/Counter1	\$0A (\$2A)	UCSRB-USARTControl Status Register B
	Output Compare Register A		
\$29 (\$49)	OCR1BH Timer/Counter1	\$09 (\$29)	UBRRL - USART Baud Rate Register Low
	Output Compare Register B		Byte
\$28 (\$48)	OCR1BL Timer/Counter1	\$08 (\$28)	ACSR - Analog Control Status Register
	Output Compare Register B		
\$27 (\$47)	ICR1H Timer/Counter1 Input	\$07 (\$27)	ADMUX - ADC Multiplexer Selection
	Capture Register High Byte1		Register
\$26 (\$46)	ICR1L Timer/Counter1 Input	\$06 (\$26)	ADCSRA - ADC Control Status Register
***	Capture Register Low Byte1		
\$25 (\$45)	TCCR2 Timer2 Control Reg.	\$05 (\$25)	ADCH - ADC Data Register High Byte
\$24 (\$44)	TCNT2 Timer/Counter2 (8 bit)	\$04 (\$24)	ADCL - ADC Data Register Low Byte
\$23 (\$43)	OCR2Timer/Counter2 Output	\$03 (\$23)	TWDR Two-wire Serial
## (# 12)	Compare Register	002 (022)	Interface Data Register
\$22 (\$42)	ASSR Asynchr. Status Reg.	\$02 (\$22)	TWAR Two-wire Address Register
\$21 (\$41)	WDTCR- WatchDog Con. Reg	\$01 (\$21)	TWSR Two-wire Status Register
\$20 (\$40)	UBRRH/URSEL (USART Baud	\$00 (\$20)	TWBR Two-wire bit Rate Register
	Rate Register High Byte)		

4 ΠΑΡΑΡΤΗΜΑ 1

Περιγραφή ακροδεκτών

VCC Ψηφιακή τροφοδοσία τάσης. GND Γείωση.


Port A (PA7..PA0) Η Port A λειτουργεί είτε ως αναλογική είσοδος του μετατροπέα A/D, είτε ως θύρα εισόδου-εξόδου διπλής κατεύθυνσης των 8bit. (Οι ακροδέκτες της θύρας παρέχουν εσωτερικές pull-up αντιστάσεις. Οι buffers εξόδου της Port A έχουν συμμετρικά χαρακτηριστικά οδήγησης με δυνατότητα υψηλής βύθισης τάσης και άντλησης έντασης.

Όταν οι ακροδέκτες PA0..PA7 χρησιμοποιούνται ως είσοδοι και είναι εξωτερικά pulled low, τότε θα αντλήσουν ρεύμα αν οι εσωτερικές pull-up αντιστάσεις είναι ενεργοποιημένες. Οι ακροδέκτες της Port A είναι τριών καταστάσεων, όταν ενεργοποιείται κατάσταση επανατοποθέτησης, ακόμα και αν το ρολόι δεν τρέγει.)

Port B (PB7..PB0) Η Port B λειτουργεί ως θύρα εισόδου-εξόδου διπλής κατεύθυνσης των 8 bit (με κοινά χαρακτηριστικά με την Port A). Επίσης, η Port B εκτελεί κάποιες ιδιαίτερες λειτουργίες του μικροελεγκτή.

Port C (PCT..PC0) Η Port C λειτουργεί ως θύρα εισόδου-εξόδου διπλής κατεύθυνσης των 8-bit (με κοινά χαρακτηριστικά με την Port A). Αν η διεπαφή JTAG είναι ενεργοποιημένη, οι pull-up αντιστάσεις στους ακροδέκτες PC5(TDI), PC3(TMS) and PC2(TCK) θα ενεργοποιηθούν σε περίπτωση επανατοποθέτησης (reset). Επίσης, η Port C εκτελεί κάποιες ιδιαίτερες λειτουργίες του μικροελεγκτή.

Port D (PD7..PD0) Η Port D λειτουργεί ως θύρα εισόδου-εξόδου διπλής κατεύθυνσης των 8-bit (με κοινά χαρακτηριστικά με την Port A). Επίσης, η Port D εκτελεί κάποιες ιδιαίτερες λειτουργίες του μικροελεγκτή.



Σχήμα Π.1 Ακροδέκτες του μικροελεγκτή ATmega16

RESET Έμφάνιση χαμηλού επιπέδου στον ακροδέκτη αυτό για χρόνο μεγαλύτερο από τον ελάχιστο μήκος παλμού, θα παράγει reset, ακόμα και αν το ρολόι δε λειτουργεί. Ελάχιστο μήκος παλμού 2μs.

ΧΤΑΙ1 Είσοδος στον ταλαντωτή-ενισχυτή και στο κύκλωμα εσωτερικού ρολογιού.

ΧΤΑL2 Έξοδος από ταλαντωτή-ενισχυτή.

AVCC είναι ο ακροδέκτης τροφοδοσίας τάσης για την Port A και το μετατροπέα A/D. Πρέπει να συνδέεται εξωτερικώς με τον ακροδέκτη VCC, ακόμη και αν ο ADC δε χρησιμοποιείται. Αν ο ADC χρησιμοποιείται, πρέπει να συνδεθεί στον VCC μέσω ενός βαθυπερατού φίλτρου.

AREF είναι ο analog reference ακροδέκτης για το μετατροπέα A/D.

Парартнма

Πίνακας χαρακτήρων ASCII Ο πίνακας χαρακτήρων ASCII χρησιμεύει για τη μετατροπή χαρακτήρων ascii σε δεκαεξαδικούς ή δεκαδικούς αριθμούς και αντιστρόφως.

Πίνακας Π2.1 Χαρακτήρες ASCII

Dec	Hex	Name	Dec	Hex	Char	Dec	Hex	Char	Dec	Hex	Char
00	00	NUL	32	20	Space	64	40	(a)	96	60	\`
01	01	SOH	33	21	!	65	41	A	97	61	a
02	02	STX	34	22	"	66	42	В	98	62	b
03	03	ETX	35	23	#	67	43	C	99	63	c
04	04	EOT	36	24	\$	68	44	D	100	64	d
05	05	ENQ	37	25	%	69	45	E	101	65	e
06	06	ACK	38	26	&	70	46	F	102	66	f
07	07	BEL	39	27	6	71	47	G	103	67	g
08	08	BS	40	28	(72	48	Н	104	68	h
09	09	HT	41	29)	73	49	I	105	69	i
10	A	LF	42	2A	*	74	4A	J	106	6A	i
11	В	VT	43	2B	+	75	4B	K	107	6B	k
12	С	FF	44	2C	,	76	4C	L	108	6C	1
13	D	CR	45	2D	-	77	4D	M	109	6D	m
14	Е	SO	46	2E	•	78	4E	N	110	6E	n
15	F	SI	47	2F	/	79	4F	0	111	6F	0
16	10	DLE	48	30	0	80	50	P	112	70	р
17	11	DC1	49	31	1	81	51	Q	113	71	q
18	12	DC2	50	32	2	82	52	R	114	72	r
19	13	DC3	51	33	3	83	53	S	115	73	S
20	14	DC4	52	34	4	84	54	T	116	74	t
21	15	NAK	53	35	5	85	55	U	117	75	u
22	16	SYN	54	36	6	86	56	V	118	76	v
23	17	ETB	55	37	7	87	57	W	119	77	w
24	18	CAN	56	38	8	88	58	X	120	78	X
25	19	EM	57	39	9	89	59	Y	121	79	y
26	1A	SUB	58	3A	:	90	5A	Z	122	7A	Z
27	1B	ESC	59	3B	;	91	5B	[123	7B	{
28	1C	FS	60	3C	<	92	5C	\	124	7C	
29	1D	GS	61	3D	=	93	5D]	125	7D	}
30	1E	RS	62	3E	>	94	5E	^	126	7E	~
31	1F	US	63	3F	?	95	5F	_	127	7F	del

Πίνακας Π2.2 Χαρακτήρες ελέγχου

Hex	ΣΗΜΑΣΙΑ	Hex	ΣΗΜΑΣΙΑ
01	SOH - Start Of Header	11	DC1 - Device Control 1
02	STX - Start Of teXt	12	DC2 - Device Control 2
03	ETX - End Of teXt	13	DC3 - Device Control 3
04	EOT - End Of Transmission	14	DC4 - Device Control 4
05	ENQ - ENQuiry	15	NAK - Negative AcKnowledge
06	ACK - ACKnowledge	16	SYN - SYNchronous idle
07	BEL - BELl	17	ETB - End of Transmission Block
08	BS - BackSpace	18	CAN - CANcel
09	HT - Horizontal Tabulation	19	EM - End of Medium
Α	LF - Line Feed	1A	SUB - SUBstitute
В	VT - Vertical Tabulation	1B	ESC - ESCape
C	FF - Form Feed	1C	FS - File Separator
D	CR - Carriage Return	1D	GS - MainForm.Group Separator
Е	SO - Shift Out	1E	RS - Record Separator
F	SI - Shift In	1F	US - Unit Separator
10	DLE - Data Link Escape		

7

Парартнма

Οι εντολές του Μικροελεγκτή ΑVR

Στον πίνακα παρουσιάζονται οι συμβάσεις που χρησιμοποιούνται στην περιγραφή των εντολών.

Συμβολισμοί περιγραφής εντολών:

Καταχωρητής κατάστασης (SREG)

SREG: Καταχωρητής κατάστασης, C: Σημαία κρατουμένου, Z: Σημαία μηδενισμού, N: Σημαία αρνητικού αποτελέσματος

V: Σημαία για υπερχείλιση σε συμπλήρωμα ως προς 2

S: N xorV, για έλεγχο προσημασμένων

Η: Σημαία ενδιάμεσου κρατουμένου

Τ: Μεταφερόμενο bit, χρησιμοποιείται από τις εντολές BLD and BST

Ι: Καθολική Σημαία ενεργοποίησης/απενεργοποίησης Διακοπών

Καταχωρητές και Ορίσματα

Rd, Rr: Καταχωρητής Εργασίας Προορισμού και Προέλευσης

R: Result after instruction is executed

Κ: Σταθερό Δεδομένο, k: Σταθερή Διεύθυνση

b: Θέση Bit Καταχωρητή Εργασίας ή Καταχωρητή θυρών I/O (3-bit)

s: Θέση Bit στον Καταχωρητής κατάστασης (3-bit)

X, Y, Z: Καταχωρητές έμμεσης διευθυνσιοδότησης (X=R27:R26, Y=R29:R28 and Z=R31:R30)

Α: Διεύθυνση θυρών Ι/Ο

q: Μετατόπιση σε έμμεση διευθυνσιοδότηση (6-bit)

Μνημονι	κό Ορίσμο	τα Περιγραφή	Λειτουργία Ση	μαίες Κύ	κλοι	Ţ
		Εντολές μεταφοράς δε	εδομένων			
MOV	Rd, Rr	Move Between Registers	Rd← Rr		1	_
MOVW	Rd, Rr	Copy Register Word	Rd+1:Rd← Rr+1:Rr		1	
LDI	Rd, K	Load Immediate	Rd ← K			_
LD	Rd, X	Load Indirect	$Rd \leftarrow (X)$		2	
LD	Rd, X+	Load Indirect and Post-Inc.	$Rd \leftarrow (X), X \leftarrow X + 1$	_	_	
LD	Rd, - X	Load Indirect and Pre-Dec.	$X \leftarrow X - 1, Rd \leftarrow (X)$	_		2
LD	Rd, Y	Load Indirect	$Rd \leftarrow (Y)$	_		2
LD	Rd, Y+	Load Indirect and Post-Inc.	$Rd \leftarrow (Y), Y \leftarrow Y + 1$	_		
LD	Rd, - Y	Load Indirect and Pre-Dec.	$Y \leftarrow Y - 1, Rd \leftarrow (Y)$	_		
LDD	Rd, Y+a	Load Indirect + Displacement	$Rd \leftarrow (Y+q)$	_	2	
LD	Rd, Z	Load Indirect	$Rd \leftarrow (Z)$			
LD	Rd, Z+	Load Indirect and Post-Inc.	$Rd \leftarrow (Z), Z \leftarrow Z + 1$			
LD	Rd, - Z	Load Indirect and Pre-Dec.	$Z\leftarrow Z-1, Rd\leftarrow (Z)$			
LDD	Rd, Z+q	Load Indirect + Displacement	$Rd \leftarrow (Z+q)$	_	2	
LDS	Rd, k	Load Direct from SRAM	$Rd \leftarrow (k)$	_		2
ST	X, Rr	Store Indirect	(X)←Rr	_		2
ST	X+, Rr	Store Indirect and Post-Inc.	X)←Rr, X← X+ 1	-		
ST	- X, Rr	Store Indirect and Pre-Dec.	$X \leftarrow X - 1, (X) \leftarrow Rr$	-	2	2
ST	Y, Rr	Store Indirect	(Y)←Rr	-		
ST	Y+, Rr	Store Indirect and Post-Inc.	(Y)←Rr, Y← Y+ 1	-	2	
ST	- Y, Rr	Store Indirect and Pre-Dec.	$Y \leftarrow Y - 1, (Y) \leftarrow Rr$	-		
STD	Y+q,Rr	Store Indirect + Displacement	$(Y + q) \leftarrow Rr$	-		2
ST	Z, Rr	Store Indirect	(Z)←Rr	-		2
ST	Z+, Rr	Store Indirect and Post-Inc.	$(Z)\leftarrow Rr, Z\leftarrow Z+1$	-	2	2
ST	- Z, Rr	Store Indirect and Pre-Dec.	$Z \leftarrow Z - 1, (Z) \leftarrow Rr$	-	2	2
STD	Z+q,Rr	Store Indirect + Displacement	$(Z+q) \leftarrow Rr$	-	2	2
STS	k, Rr	Store Direct to SRAM	(k) ← Rr	-	2	2
LPM		Load Program Memory	$R0 \leftarrow (Z)$	-	3	3
LPM	Rd, Z	Load Program Memory	$Rd \leftarrow (Z)$	-	3	3
LPM	Rd, Z+	Load Program Memory	$Rd \leftarrow (Z), Z \leftarrow Z + 1$	-	3	3
SPM		Store Program Memory	(Z) ← R1:R0	-	-	
IN	Rd, P	In Port	Rd ← P	-	1	Ī
OUT	P, Rr	Out Port	P ← Rr	-	1	Ī
PUSH	Rr	Push Register on Stack	STACK ← Rr	-	2	2
POP	Rd	Pop Register from Stack	Rd ← STACK	-	2	2

^{*} Μεταφορά μεταξύ Καταχωρητών Εργασίας ή και Καταχωρητή Εργασίας με θέση μνήμης (δεδομένων και προγράμματος).

Z,C

Μνημον	ικό Ορ	ίσματα l	Περιγραφή	Λειτουργία	Σημαίες Κύκ	ιλοι
		Εντολί	ές αριθμητικών κ	αι λογικών πράξεων		
ADD	Rd, Rr	Add two R	egisters	$Rd \leftarrow Rd + Rr$	Z,C,N,V,H	1
ADC	Rd, Rr	Add with (Carry two Regs	$Rd \leftarrow Rd + Rr + C$	Z,C,N,V,H	1
ADIW	Rdl,K	Add Imme	diate to Word	$Rdh:Rdl \leftarrow Rdh:Rdl + K$	Z,C,N,V,S	2
SUB	Rd, Rr	Subtract tv	vo Regs	$Rd \leftarrow Rd - Rr$	Z,C,N,V,H	1
SUBI	Rd, K	Subtract C	onst from Reg	$Rd \leftarrow Rd - K$	Z,C,N,V,H	1
SBC	Rd, Rr	Subtract &	C two Regs	$Rd \leftarrow Rd - Rr - C$	Z,C,N,V,H	1
SBCI	Rd, K	Subtract &	C Const from Reg	$Rd \leftarrow Rd - K - C$	Z,C,N,V,H	1
SBIW	Rdl,K	Subtract In	nm from Word	$Rdh:Rdl \leftarrow Rdh:Rdl - K$	Z,C,N,V,S	2
AND	Rd, Rr	Logical Al	ND Registers	$Rd \leftarrow Rd \wedge Rr$	Z,N,V	1
ANDI	Rd, K	Logical Al	ND Reg & Const	$Rd \leftarrow Rd \wedge K$	Z,N,V	1
OR	Rd, Rr	Logical Ol	R Registers	Rd ← Rd v Rr	Z,N,V	1
ORI	Rd, K	Logical Ol	R Reg & Const	$Rd \leftarrow Rd \vee K$	Z,N,V	1
EOR	Rd, Rr	Exclusive	OR Registers	$Rd \leftarrow Rd \oplus Rr$	Z,N,V	1
COM	Rd	One's Con	nplement	$Rd \leftarrow \$FF \oplus Rd$	Z,C,N,V	1
NEG	Rd	Two's Cor	nplement	Rd ← \$00 – Rd	Z,C,N,V,H	1
SBR	Rd,K	Set Bit(s) i	n Register	Rd ← Rd v K	Z,N,V	1
CBR	Rd,K		s) in Register	$Rd \leftarrow Rd (\$FF - K)$	Z,N,V	1
INC	Rd	Increment	-	$Rd \leftarrow Rd + 1$	Z,N,V	1
DEC	Rd	Decrement	t	$Rd \leftarrow Rd - 1$	Z,N,V	1
TST	Rd	Test for Ze	ero or Minus	$Rd \leftarrow Rd \wedge Rd$	Z,N,V	1
CLR	Rd	Clear Regi	ster	$Rd \leftarrow Rd \oplus Rd$	Z,N,V	1
SER	Rd	Set Registe	er	Rd ← \$FF	Καμία	1
MIII	D.J. D.,,	M14.:1		D1.D0 . D4 v D	7.0	2

^{*} Εκτελούνται μόνο μεταξύ Καταχωρητών Εργασίας ή και Καταχωρητή Εργασίας με σταθερά. Το αποτέλεσμα πάντα πάει σε Καταχωρητή Εργασίας.

 $R1:R0 \leftarrow Rd \times Rr$

Εντολές άλματος, κλήσης ρουτινών, παράκαμψης, σύγκρισης και διακλάδωσης

Multiply Unsigned

MUL

Rd, Rr

Μνημονιι	κό Ορ	ρίσματα Περιγραφή	Λειτουργία	Σημαίες	Κύκλοι
		E	-2.4		
		Εντολές άλματος και ι			
RJMP	k	Relative Jump	$PC \leftarrow PC + k + 1$	-	2
IJMP		Indirect Jump to (Z)	$PC \leftarrow Z$	-	2
JMP	k	Direct Jump	PC ← k	-	3
RCALL	k	Relative Subroutine Call	$PC \leftarrow PC + k + 1$	-	3
ICALL		Indirect Call to (Z)	$PC \leftarrow Z$	-	3
CALL	k	Direct Subroutine Call	PC ← k	-	4
RET		Subroutine Return	PC ← STACK	-	4
RETI		Interrupt Return	PC ← STACK	I	4

3.7	0 ′	т ,	. ,	,	T71 1
Μνημονικό	Οοισματα	Πεοινοαφη	Λειτουογία	Σημαίες	Kukkoi
	0 0 0 0 0 0 0				

Εντολές παράκαμψης

SBRC	Rr, b	Skip if Bit in Register Cleared	if (Rr(b)=0) *	-	1/2/3
SBRS	Rr, b	Skip if Bit in Register is Set	if (Rr(b)=1) *	-	1/2/3
SBIC	P, b	Skip if Bit in I/O Register Cleared	if (P(b)=0) *	-	1/2/3
SBIS	P, b	Skip if Bit in I/O Register is Set	if (P(b)=1) *	-	1/2/3

^{*} Σε όλες τις περιπτώσεις που ισχύει η συνθήκη φορτώνεται η νεα τιμή του μετρητή Προγράμματος: $PC \leftarrow PC + 2$ or 3.

Ισχύουν για τους Γενικούς Καταχωρητές και για τους Καταχωρητές Θυρών Ι/Ο.

Εντολές σύγκρισης

CPSE	Rd,Rr	Compare, Skip if Equal	if(Rd = Rr)	-	1/2/3
			$PC \leftarrow PC + 2 \text{ or } 3$		
CP	Rd,Rr	Compare	Rd < Rr	Z, N,V,C,H	1
CPC	Rd,Rr	Compare with Carry	Rd < Rr + C	Z, N,V,C,H	1
CPI	Rd,K	Compare Reg with Immediate	Rd < K	Z,N,V,C,H	1

^{*} Μεταξύ Καταχωρητών Εργασίας ή και Καταχωρητή Εργασίας με σταθερά.

Εντολές διακλάδωσης

		Eviones diaknaduoi	15		
BRBS	s,k	Branch if Status Flag Set	if(SREG(s) = 1) *	-	1/2
BRBC	s,k	Branch if Status Flag Cleared	if(SREG(s) = 0) *	-	1/2
BREQ	k	Branch if Equal	if $(Z = 1)$ then *	-	1/2
BRNE	k	Branch if Not Equal	if $(Z = 0)$ then *	-	1/2
BRCS	k	Branch if Carry Set	if $(C = 1)$ then *	-	1/2
BRCC	k	Branch if Carry Cleared	if $(C = 0)$ then *	-	1/2
BRSH	k	Branch if Same or Higher	if $(C = 0)$ then *	-	1/2
BRLO	k	Branch if Lower	if $(C = 1)$ then *	-	1/2
BRMI	k	Branch if Minus	if $(N = 1)$ then *	-	1/2
BRPL	k	Branch if Plus	if $(N = 0)$ then *	-	1/2
BRGE	k	Branch if Greater or Equal, Signed	if $(N \oplus V = 0)$ then *	-	1/2
BRLT	k	Branch if Less Than Zero, Signed	if $(N \oplus V = 1)$ then *	-	1/2
BRHS	k	Branch if Half Carry Flag Set	if $(H = 1)$ then *	-	1/2
BRHC	k	Branch if Half Carry Flag Cleared	if $(H = 0)$ then *	-	1/2
BRTS	k	Branch if T Flag Set	if $(T = 1)$ then *	-	1/2
BRTC	k	Branch if T Flag Cleared	if $(T = 0)$ then *	-	1/2
BRVS	k	Branch if Overflow Flag is Set	if $(V = 1)$ then *	-	1/2
BRVC	k	Branch if Overflow Flag is Cleared	if $(V = 0)$ then *	-	1/2
BRIE	k	Branch if Interrupt Enabled	if (I = 1) then *	-	1/2
BRID	k	Branch if Interrupt Disabled	if $(I = 0)$ then *	-	1/2

^{*} Σε όλες τις περιπτώσεις που ισχύει η συνθήκη φορτώνεται η νεα τιμή του μετρητή Προγράμματος: $PC \leftarrow PC + k + 1$

Εντολές ελέγχου ΜCU

Evidous disciplination							
NOP		No Operation		-	1		
SLEEP		Sleep	Sleep function	-	1		
WDR		Watchdog Reset	WDR/timer function	-	1		
BREAK		Break	For On-chip Debug Only	-	N/A		

Μνημονικό		Ορίσματα	Περιγραφή	Λειτουργία Σι	ημαίες	Κύκλοι		
	Εντολές σε επίπεδο bit και ελέγχου bit							
SBI	P,b	Set Bit in I/O R	leg	$I/O(P,b) \leftarrow 1$	-	2		
CBI	P,b	Clear Bit in I/O	Reg	$I/O(P,b) \leftarrow 0$	-	2		
LSL	Rd	Logical Shift L	eft	$Rd(n+1) \leftarrow Rd(n), Rd(0) \leftarrow 0$	Z,C,N,	V 1		
LSR	Rd	Logical Shift R	ight	$Rd(n) \leftarrow Rd(n+1), Rd(7) \leftarrow 0$	Z,C,N,	V 1		
ROL	Rd	Rotate Left + C	arry	$Rd(0)\leftarrow C$, $Rd(n+1)\leftarrow Rd(n)$, $C\leftarrow Rd(7)$	Z,C,N,	V 1		
ROR	Rd	Rotate Right +	Carry	$Rd(7)\leftarrow C, Rd(n)\leftarrow Rd(n+1), C\leftarrow Rd(0)$	Z,C,N,	V 1		
ASR	Rd	Arithmetic Shif	ft Right	$Rd(n) \leftarrow Rd(n+1), n=06$	Z,C,N,	V 1		
SWAP	Rd	Swap Nibbles		$Rd(3-0) \leftarrow Rd(7-4) Rd(7-4) \leftarrow Rd(3-0)$	-	1		
BSET	S	Flag Set		$SREG(s) \leftarrow 1$	SREG(s) 1		
BCLR	S	Flag Clear		$SREG(s) \leftarrow 0$	SREG(s) 1		
BST	Rr,b	Bit Store from	Register to T	$T \leftarrow Rr(b)$	T	1		
BLD	Rd,b	Bit load from T	to Register	$Rd(b) \leftarrow T$	-	1		
SEx		Set Flag		x ← 1	X	1		
CLx		Clear Flag		x ← 0	X	1		

^{*}Ισχύουν για Καταχωρητές Εργασίας και οι 2 πρώτες για τους Καταχωρητές Θυρών Ι/Ο.

Οι σημαίες που περιλαμβάνει ο καταχωρητής κατάστασης θέτονται ή μηδενίζονται μέσω αριθμητικών, λογικών, σύγκρισης, επιπέδου bit, ολίσθησης και άλλων εντολών, όπως φαίνεται στον επόμενο πίνακα.

Σημαία	Αριθμητικές	Λογικές	Σύγκρι-	Επιπέδου bit	Ολίσθησης
			σης		κλπ.
Zero	ADD, ADC, ADIW,	AND, ANDI OR,	CP,	BCLR Z, BSET Z,	ASR, LSL,
	DEC, INC, SUB, SUBI,	ORI EOR, COM,	CPC,	CLZ, SEZ, TST	LSR, ROL,
	SBC, SBCI, SBIW	NEG, SBR, CBR	CPI		ROR, CLR
Carry	ADD, ADC, ADIW,	COM, NEG	CP,	BCLR C, BSET C,	ASR, LSL,
	SUB, SUBI, SBC,		CPC,	CLC, SEC	LSR, ROL,
	SBCI, SBIW		CPI		ROR
Nega-	ADD, ADC, ADIW,	AND, ANDI OR,	CP,	BCLR N, BSET N,	ASR, LSL,
tive	DEC, INC, SUB, SUBI,	ORI EOR, COM,	CPC,	CLN, SEN, TST	LSR, ROL,
	SBC, SBCI, SBIW	NEG, SBR, CBR	CPI		ROR, CLR
oVer-	ADD, ADC, ADIW,	AND, ANDI OR,	CP,	BCLR V, BSET V,	ASR, SL,
flow	DEC, INC, SUB, SUBI,	ORI EOR, COM,	CPC,	CLV, SEV, TST	LSR, ROL,
	SBC, SBCI, SBIW	NEG, SBR CBR	CPI		ROR, CLR
Sign	SBIW			BCLR S, BSET S,	
				CLS, SES	
Half	ADD, ADC, SUB,	NEG	CP,	BCLR H, BSET H,	
Carry	SUBI, SBC, SBCI		CPC,	CLH, SEH	
			CPI		
Trans-				BCLR T, BSET T,	
fer				BST, CLT, SET	
Inter-				BCLR I, BSET I,	RETI
rupt				CLI, SEI	

ΠΕΡΙΓΡΑΦΗ ΕΝΤΟΛΩΝ

Στις επόμενες σελίδες υπάρχει λεπτομερής περιγραφή των εντολών του μικροελεγκτή AVR. Κάθε εντολή περιγράφεται με τον εξής τοόπο:

- 1. Η περιγραφή της εντολής αποτελείται από το μνημονικό της, τυπωμένο σε ΒΟLDFACE και από τα πεδία ορισμάτων.
- 2. Ακολουθεί μια συμβολική περιγραφή της λειτουργίας της εντολής.
- 3. Στη συνέχεια έχουμε μια περιγραφή της λειτουργίας της εντολής.
- 4. Στην ένδειξη Ενημέρωση σημαιών δηλώνονται οι σημαίες του καταχωρητή κατάστασης που επηρεάζονται από την εκτέλεση της εντολής. Όταν δεν υπάρχει σημαίνει ότι δεν επηρεάζεται καμία σημαία.
- 5. Δίνεται ένα **παράδειγμα** για να γίνει κατανοητή η σύνταξη της εντολής. Δε δίνεται παράδειγμα αν η εφαρμογή της είναι μονοσήμαντη και δε διαθέτει ορίσματα.
- 6. Η τελευταία γραμμή περιέχει τον αριθμό των **περιόδων ρολογιού** (cycles) που απαιτούνται για την επεξεργασία της εντολής. Δεδομένου ότι οι περισσότερες εντολές απαιτούν 1 κύκλο ρολογιού, σε αυτές παραλήπεται και αναφέρεται όταν έχουμε περισσότερους από 1 κύκλο Αν η εντολή έχει δύο δυνατούς χρόνους εκτέλεσης, όπως σε μια εντολή άλματος υπό συνθήκη, τότε οι δύο χρόνοι διαχωρίζονται από "/".

ΕΝΤΟΛΕΣ ΑΡΙΘΜΗΤΙΚΩΝ ΚΑΙ ΛΟΓΙΚΩΝ ΠΡΑΞΕΩΝ

ADD Rd, Rr

Λειτουργία: Rd ← Rd + Rr

Περιγραφή: Πρόσθεση 2 καταχωρητών χωρίς χρήση κρατουμένου και αποθήκευση στον καταχωρητή προορισμού Rd. Ενημέρωση σημαιών: Ζ, C, N, S, V, Η

Παράδειγμα: ADD R4,R5

ADC Rd, Rr

Λειτουργία: Rd ← Rd + Rr+C

Περιγραφή: Πρόσθεση 2 καταχωρητών με χρήση κρατουμένου και αποθήκευση στον καταχωρητή προορισμού Rd. Ενημέρωση σημαιών: Ζ, C, N, S, V, Η

Παράδειγμα: ADD R5,R6

ADIW Rd, K

Λειτουργία: Rd+1:Rd ←Rd+1:Rd + K Περιγραφή: Πρόσθεση μιας τιμής Κ (0-63) σε ένα ζεύγος καταχωρητών και αποθήκευση

στο ζεύγος καταχωρητών

Ενημέρωση σημαιών: Ζ, C, N, S, V Παράδειγμα: ADD R24:R23,5

Περίοδοι ρολογιού: 2

SUB Rd, Rr

Λειτουργία: Rd ← Rd - Rr

Περιγραφή: Αφαίρεση 2 καταχωρητών χωρίς χρήση κρατουμένου και αποθήκευση στον καταχωρητή προορισμού Rd Ενημέρωση σημαιών: Ζ, C, N, S, V, Η

Παράδειγμα: SUB R4,R5

SUBI Rd, K

Λειτουργία: Rd ←Rd - K

Περιγραφή: Αφαίρεση μιας τιμής χωρίς χρήση κρατουμένου από έναν καταχωρητή και αποθήκευση στον καταχωρητή Ενημέρωση σημαιών: Ζ, C, N, S, V, Η

Παράδειγμα: SUBI R4,15

SUBCI Rd, K

Λειτουργία: $Rd \leftarrow Rd - K-C$

Περιγραφή: Αφαίρεση μιας τιμής με χρήση κρατουμένου από έναν καταχωρητή και

αποθήκευση στον καταχωρητή

Ενημέρωση σημαιών: Ζ, C, N, S, V, Η

Παράδειγμα: SUB R9,2

SBC Rd, Rr

Λειτουργία: Rd ← Rd – Rr-C

Περιγραφή: Αφαίρεση 2 καταχωρητών με χρήση κρατουμένου και αποθήκευση στον

καταχωρητή προορισμού Rd

Ενημέρωση σημαιών: Ζ, C, N, S, V, Η

Παράδειγμα: SBC R4,R5

SBIW Rd, K

Λειτουργία: Rd+1:Rd ←Rd+1:Rd - K Περιγραφή: Αφαίρεση μιας τιμής από ένα ζεύγος καταχωρητών και αποθήκευση στο ζεύγος καταχωρητών

Ενημέρωση σημαιών: Ζ, C, N, S, V

Παράδειγμα: SBIW R26,8

Περίοδοι ρολογιού: 2

AND Rd, Rr

Λειτουργία: Λογικό AND Rd ←Rd Λ Rr **Περιγραφή**: Λογικό AND μεταξύ των περιεχομένων των καταχωρητών Rd, Rr **Ενημέρωση σημαιών**: Z, N, S,V **Παράδειγμα**: AND R26,R8

ANDI Rd, K

Λειτουργία: Λογικό AND Rd ←Rd Λ Κ **Περιγραφή**: Λογικό AND μεταξύ των περιεχομένων του καταχωρητή Rd και της σταθεράς Κ .Ο καταχωρητής Rd είναι ένας από τους R16-R31. Σταθερά Κ είναι 8bits

Ενημέρωση σημαιών: Z, N, S,V Παράδειγμα: AND R26,8

OR Rd, Rr

Λειτουργία: Λογικό OR $Rd \leftarrow Rd \lor Rr$ Περιγραφή: Λογικό OR μεταξύ των περιεχομένων των καταχωρητών Rd, Rr Ενημέρωση σημαιών: Z, N, S, V Παράδειγμα: OR R2, R3

ORI Rd, K

Λειτουργία: Λογικό OR Rd \leftarrow Rd \vee K **Περιγραφή:** Λογικό OR μεταξύ των περιεχομένων του καταχωρητή Rd και της σταθεράς K . Ο καταχωρητής Rd είναι ένας από τους R16-R31. Η σταθερά K είναι 8 bit

Ενημέρωση σημαιών: Z, N, S,V Παράδειγμα: ORI R16,0b10011101

EOR Rd, Rr

Λειτουργία: Λογικό XOR Rd ←Rd \Box Rr **Περιγραφή**: Λογικό XOR (αποκλειστικό 'ή')

μεταξύ των περιεχομένων των

καταχωρητών Rd, Rr.

Ενημέρωση σημαιών: Z, N, S,V Παράδειγμα: ΕΟR R2,R3

COM Rd

Λειτουργία: Rd ←\$FF - Rd

Περιγραφή: Αντιστροφή των περιεχομένων του καταχωρητή Rd με χρήση αριθμητικής

συμπληρώματος 1.

Ενημέρωση σημαιών: Ζ, C, N, S,V

Παράδειγμα: COM R1

NEG Rd

Λειτουργία: Rd ←\$00 - Rd **Περιγραφή**: Αντιστροφή των

περιεχομένων του καταχωρητή Rd με χρήση

αριθμητικής συμπληρώματος 2.

Ενημέρωση σημαιών: Ζ,C, N, S,V, Η

Παράδειγμα: NEG R10

SBR Rd, K

Λειτουργία: Rd ←Rd ∨ K

Περιγραφή: Τοποθέτηση λογικού '1' στα bits του καταχωρητή Rd εκτελώντας λογικό ΟR μεταξύ των περιεχομένων του καταχωρητή Rd και της σταθεράς Κ. Ο καταχωρητής Rd είναι ένας από τους R16-R31.

Ενημέρωση σημαιών: Ζ, Ν, S,V

Παράδειγμα: SBR R18,4

CBR Rd, K

Λειτουργία: Rd←Rd Λ (\$FFh - K) **Περιγραφή**: Τοποθέτηση λογικού '0' στα bits του καταχωρητή Rd εκτελώντας λογικό AND μεταξύ των περιεχομένων του καταχωρητή Rd και της σταθεράς K. Ο καταχωρητής Rd είναι ένας από τους R16-

Ενημέρωση σημαιών: Z, N, S,V Παράδειγμα: CBR R16,5

INC Rd

 $\overline{\Lambda ειτουργία: Rd ← Rd + 1}$

Περιγραφή: Αύξηση των περιεχομένων του

καταχωρητή Rd κατά μία μονάδα. **Ενημέρωση σημαιών**: Z, N, S,V

Παράδειγμα: INC R1

DEC Rd

Λειτουργία: $Rd \leftarrow Rd - 1$

Περιγραφή: Μείωση των περιεχομένων του

καταχωρητή Rd κατά μία μονάδα. Ενημέρωση σημαιών: Z, N, S,V

Παράδειγμα: DEC R5

TST Rd

Λειτουργία: $Rd \leftarrow Rd Λ Rd$

Περιγραφή: Έλεγχος μηδενικής ή αρνητικής τιμής των περιεχομένων του καταχωρητή Rd.

Ενημέρωση σημαιών: Ζ, N,S,V

Παράδειγμα: TST R3

CLR Rd

Λειτουργία: Rd ←\$00

Περιγραφή: Μηδενισμός καταχωρητή Rd.

Ενημέρωση σημαιών: Ζ, Ν, S,V

Παράδειγμα: CLR R3

SER Rd

Λειτουργία: Rd ←\$FF

Περιγραφή: Τοποθέτηση '1' σε όλα τα bits

του καταχωρητή (τιμή \$FF). **Ενημέρωση σημαιών**: Z, N, S,V

Παράδειγμα: SER R3

MUL Rd, Rr

Λειτουργία: R1, R0 \leftarrow Rd×Rr **Περιγραφή**: Μη προσημασμένος

πολλαπλασιασμός μεταξύ των περιεχομένων των καταχωρητών Rd, Rr. Το αποτέλεσμα αποθηκεύεται στο ζεύγος καταχωρητών R1,

R0.

Ενημέρωση σημαιών: Z, C Παράδειγμα: MUL R3,R2 Περίοδοι ρολογιού: 2

MULS Rd, Rr

Λειτουργία: R1, R0 ←Rd×Rr **Περιγραφή**: Προσημασμένος

πολλαπλασιασμός Rd, Rr. Το αποτέλεσμα στο ζεύγος καταχωρητών R1, R0.

Ενημέρωση σημαιών: Z, C Παράδειγμα: MULS R23,R21

Περίοδοι ρολογιού: 2

MULSU Rd, Rr

Λειτουργία: R1, R0 ←Rd×Rr **Περιγραφή**: Προσημασμένος

πολλαπλασιασμός μεταξύ των καταχωρητών

Rd (προσημασμένου), Rr(μη-

προσημασμένου). Το αποτέλεσμα στο ζεύγος

καταχωρητών R1, R0. **Ενημέρωση σημαιών**: Z, C **Παράδειγμα**: MULSU R21, R20

Περίοδοι ρολογιού: 2

FMUL Rd, Rr

Λειτουργία: R1, R0 ←Rd×Rr **Περιγραφή**: Μη προσημασμένος

κλασματικός πολλαπλασιασμός μεταξύ των περιεχομένων των καταχωρητών Rd (μορφοποίηση 1.7) και Rr (μορφοποίηση 1.7). Το αποτέλεσμα αποθηκεύεται στο

Περίοδοι ρολογιού: 2

FMULS Rd, Rr

1.15).

Λειτουργία: R1, R0 ←Rd×Rr

Ενημέρωση σημαιών: Ζ, С

Παράδειγμα: FMUL R22, R20

Περιγραφή: Προσημασμένος κλασματικός πολλαπλασιασμός μεταξύ των περιεχομένων των καταχωρητών Rd (μορφοποίηση 1.7) και Rr (μορφοποίηση 1.7). Το αποτέλεσμα αποθηκεύεται στο ζεύγος καταχωρητών R1, R0 (μορφοποίηση 1.15).

ζεύγος καταχωρητών R1, R0 (μορφοποίηση

Ενημέρωση σημαιών: Z, C Παράδειγμα: FMULS R23, R22

Περίοδοι ρολογιού: 2

FMULSU Rd, Rr

Λειτουργία: R1, R0 ←Rd×Rr

Περιγραφή: Προσημασμένος κλασματικός πολλαπλασιασμός μεταξύ των περιεχομένων των καταχωρητών Rd (προσημασμένος με μορφοποίηση 1.7) και Rr (μηπροσημασμένος με μορφοποίηση 1.7). Το προσημασμένος με μορφοποίηση 1.7). Το

αποτέλεσμα αποθηκεύεται στο ζεύγος καταχωρητών R1, R0 (μορφοποίηση 1.15).

Ενημέρωση σημαιών: Z, C Παράδειγμα: FMULSU R23, R22

Περίοδοι ρολογιού: 2

ΕΝΤΟΛΕΣ ΕΛΕΓΧΟΥ ΡΟΗΣ ΠΡΟΓΡΑΜΜΑΤΟΣ ΚΑΙ ΔΙΑΚΛΑΛΩΣΗΣ

RJMP k

Λειτουργία: PC←PC + k + 1

Περιγραφή: Σχετικό άλμα σε μια διεύθυνση της μνήμης προγράμματος μεταξύ PC - 2K

+1 και PC + 2K . Παράδειγμα: rjmp ok error: add r16, r17

inc r16 ok: nop

Περίοδοι ρολογιού: 2

IJMP

Λειτουργία: $PC \leftarrow Z(15:0)$

Περιγραφή: Έμμεση εκτέλεση άλματος σε θέση της μνήμης προγράμματος η διεύθυνση της οποίας αντιστοιχεί στο περιεχόμενο του καταχωρητή δείκτη Z.

Παράδειγμα: ldi r30, low

Ldi r31, high ijmp

Περίοδοι ρολογιού: 2

JMP k

Λειτουργία: PC ←k

Περιγραφή: Απλό άλμα σε μια θέση της

μνήμης προγράμματος.

Παράδειγμα:

jmp farple; άλμα χωρίς συνθήκη

farple: nop

Περίοδοι ρολογιού: 3

RCALL k

Λειτουργία: $PC \leftarrow PC + k + 1$

Περιγραφή: Σχετική κλήση ρουτίνας σε μια διεύθυνση μεταξύ PC - 2K +1 και PC + 2K.Η διεύθυνση επιστροφής αποθηκεύεται στη στοίβα.

Παράδειγμα:

reall routine; κλήση ρουτίνας

routine: push r14 $\,$; r14 στη στοίβα

; ... εντολές τις ρουτίνας ... pop r14 ; ανάκτηση r14 από τη στοίβα ret ; επιστροφή από υπορουτίνα

Περίοδοι ρολογιού:3/4

ICALL k

Λειτουργία: PC ←Z(15:0)

Περιγραφή: Έμμεση κλήση ρουτίνας η διεύθυνση της οποίας αντιστοιχεί στο περιεχόμενο του καταχωρητή δείκτη Z.

Παράδειγμα: ldi r30, low

ldi r31, high icall

Περίοδοι ρολογιού:3/4

CALL k

Λειτουργία: PC ←k

Περιγραφή: Κλήση υπορουτίνας εντός της μνήμης προγράμματος . Η διεύθυνση επιστροφής αποθηκεύεται στη στοίβα.

Παράδειγμα: call delay Περίοδοι ρολογιού: 4/5

RET

Λειτουργία: PC ←Stack

Περιγραφή: Επιστροφή από υπορουτίνα. Η διεύθυνση επιστροφής φορτώνεται από τη

Περίοδοι ρολογιού: 4/5

RETI

Λειτουργία: PC ←Stack

Περιγραφή: Επιστροφή από ρουτίνα εξυπηρέτησης διακοπής. Η διεύθυνση επιστροφής φορτώνεται από τη στοίβα και η σημαία ολικών διακοπών τίθεται.

Ενημέρωση σημαιών: Ι Περίοδοι ρολογιού: 4/5

CPSE Rd, Rr

Λειτουργία: Aν Rd = Rr τότε PC←PC + 2

(ή 3) αλλιώς $PC \leftarrow PC + 1$

Περιγραφή: Σύγκριση μεταξύ των καταχωρητών Rd,Rr. Σε ισότητα παρακάμπτεται η επόμενη εντολή. Παράδειγμα: cpse r4,r0

neg r4 ; εκτέλεση όταν r4≠r0 Περίοδοι ρολογιού: 1/2/3

CP Rd, Rr

Λειτουργία: Rd - Rr

Περιγραφή: Σύγκριση με υπολογισμό της διαφοράς μεταξύ των καταχωρητών Rd, Rr. Ενημέρωση σημαιών: Z, C, N, S, V, Η Παράδειγμα: cp r4, r19 ; σε περίπτωση brne noteq ; ανισότητας διακλάδωση

CPC Rd, Rr

Λειτουργία: Rd – Rr-C

Περιγραφή: Σύγκριση με υπολογισμό της διαφοράς και χρήση κρατουμένου μεταξύ

των καταχωρητών Rd,Rr.

Ενημέρωση σημαιών: Ζ, C, N, S, V, Η

Παράδειγμα: cp r2, r0

cpc r3,r1 ; σε περίπτωση ισότητας

breq equal ; διακλάδωση

CPI Rd, K

Λειτουργία: Rd - K

Περιγραφή: Σύγκριση με υπολογισμό της διαφοράς και χρήση κρατουμένου μεταξύ του καταχωρητή Rd και μιας σταθεράς. Ο καταχωρητής Rd είναι ένας από τους R16-R31

Ενημέρωση σημαιών: Ζ, C, N, S, V, Η

Παράδειγμα: cpi r19, 3

brne error ; διακλάδωση σε περίπτωση

; ανισότητας

SBRC Rr, b

Λειτουργία: Av Rr(b) = 0 τότε PC ←PC + 2

(ή 3) αλλιώς PC ←PC + 1

Περιγραφή: Αν το bit (b) του καταχωρητή είναι 0 (Rr(b) = 0) τότε παρακάμπτεται η επόμενη εντολή.

Παράδειγμα: loop: in r4, PINB

sbrc r4, 1 rjmp loop ser r4

Περίοδοι ρολογιού: 1/2/3

SBRS Rr, b

Λειτουργία: Av Rr(b) = 1 τότε $PC \leftarrow PC + 2$ (ή 3) αλλιώς $PC \leftarrow PC + 1$

(1) 3) axxiioς 1 € ←1 € +1

Περιγραφή: Αν το bit (b) του καταχωρητή είναι 1 (Rr(b) = 1) τότε παρακάμπτεται η επόμενη εντολή.

Παράδειγμα: loop: in r4, PINB

sbrs r4, 2 rjmp loop clr r4

Περίοδοι ρολογιού: 1/2/3

SBIC A, b

Λειτουργία: Av I/O(A,b) = 0 τότε PC←PC + 2 (or 2) αλλιώς PC ← PC + 2

+ 2 (or 3) αλλιώς PC ←PC + 1

Περιγραφή: Aν το bit (b) του καταχωρητή εισόδου-εξόδου είναι 0 (A(b) = 0) τότε παρακάμπτεται η επόμενη εντολή.

Παράδειγμα:

e2wait: sbic \$1C,1 ; Αν το ΕΕWΕ είναι 0

; παράκαμψε την επόμενη εντολή

rjmp e2wait ; η εγγραφή της ΕΕΡRΟΜ nop ; δεν ολοκληρώθηκε

Περίοδοι ρολογιού: 1/2/3

SBIS A, b

Λειτουργία: Aν I/O(A,b) = 1 τότε $PC \leftarrow PC$ + 2 (ή 3) αλλιώς $PC \leftarrow PC$ + 1

Περιγραφή: Αν το bit (b) του καταχωρητή εισόδου-εξόδου είναι 1 (A(b) = 1) τότε παρακάμπτεται η επόμενη εντολή.

Παράδειγμα: wait: sbis PINB,0

rimp wait

Περίοδοι ρολογιού: 1/2/3

BRBS s, k

Λειτουργία: Av SREG(s) = 1 τότε PC \leftarrow PC + k + 1, αλλιώς PC \leftarrow PC + 1

Περιγραφή: Σχετικό άλμα υπό συνθήκη. Αν το bit s του καταχωρητή SREG(s) = 1 τότε εκτελείται άλμα στη διεύθυνση της μνήμης προγράμματος που βρίσκεται k θέσεις μετά σε σχέση με το μετρητή προγράμματος.

Παράδειγμα:

bst r0,3 ;Φόρτωση του bit 3 του r0 στο T brbs 6,bitset ; διακλάδωση αν bit T = 1

...

bitset: nop; προορισμός διακλάδωσης

Περίοδοι ρολογιού: 1/2

BRBC s, k

Λειτουργία: Av SREG(s) = 0 τότε PC \leftarrow PC + k + 1, αλλιώς PC \leftarrow PC + 1

Περιγραφή: Σχετικό άλμα υπό συνθήκη. Αν το bit s του καταχωρητή κατάστασης είναι 0 (SREG(s) = 0) τότε εκτελείται άλμα στη διεύθυνση της μνήμης προγράμματος που βρίσκεται k θέσεις μετά σε σχέση με το μετρητή προγράμματος.

Παράδειγμα: bst r0, 4 ;Φόρτωση του bit 4 brbs 6, bit0 ; του r0 στο Τ, διακλάδωση

... ; αν το bit T=0 bit0: nop ; προορισμός διακλάδωσης

Περίοδοι ρολογιού: 1/2

BREQ k

Λειτουργία: Av Rd = Rr (Z = 1) τότε PC \leftarrow PC + k + 1, αλλιώς PC \leftarrow PC + 1

Περιγραφή: Σχετικό άλμα σε περίπτωση ισότητας. Όταν η σημαία μηδενός ισούται με 1 (Z = 1) τότε εκτελείται σχετική

διακλάδωση. Ισοδυναμεί στην εντολή BRBS

1, k. **Παράδειγμα:** cp r1, r0 breq equal ; άλμα αν Z=1

. . .

equal: nop; προορισμός διακλάδωσης

Περίοδοι ρολογιού: 1/2

BRNE k

Λειτουργία: Av Rd \Leftrightarrow Rr (Z = 0) τότε PC \leftarrow PC + k + 1, αλλιώς PC \leftarrow PC + 1

Περιγραφή: Σχετικό άλμα σε περίπτωση ανισότητας. Όταν η σημαία μηδενός ισούται με 0 (Z = 0) τότε εκτελείται σχετική διακλάδωση. Ισοδυναμεί στην εντολή BRBC

Παράδειγμα: cp r1, 5

brne notequal ; άλμα αν Z=0

notequal: nop ; προορισμός διακλάδωσης

Περίοδοι ρολογιού: 1/2

BRCS k

Λειτουργία: Av C = 1 τότε PC ←PC + k +

1, αλλιώς PC ←PC + 1

Περιγραφή: Σχετικό άλμα υπό συνθήκη. Όταν η σημαία κρατουμένου ισούται με 1 (C = 1) τότε εκτελείται σχετική διακλάδωση. Ισοδυναμεί στην εντολή BRBS 0, k.

Παράδειγμα: cpi r26, \$56

bres carry ; έλεγχος και άλμα αν C=1

..

carry: nop ; προορισμός διακλάδωσης

Περίοδοι ρολογιού: 1/2

BRCC k

Λειτουργία: Av C = 0 τότε $PC \leftarrow PC + k + 1$, αλλιώς $PC \leftarrow PC + 1$

Περιγραφή: Σχετικό άλμα υπό συνθήκη. Όταν η σημαία κρατουμένου ισούται με 0 (C = 0) τότε εκτελείται σχετική διακλάδωση. Ισοδυναμεί στην εντολή BRBC 0,k.

Παράδειγμα: add r22, r23

brcc nocarry ; έλεγχος και άλμα αν C=0

•••

nocarry: nop

Περίοδοι ρολογιού: 1/2

BRSH k

Λειτουργία: Aν Rd >=Rr (C = 0) τότε PC \leftarrow PC + k + 1, αλλιώς PC \leftarrow PC + 1
Περιγραφή: Σχετικό άλμα υπό συνθήκη. Όταν η σύγκριση δώσει μεγαλύτερο ή ίσο (C = 0) τότε εκτελείται σχετική διακλάδωση. Ισοδυναμεί στην εντολή BRBC 0, k. Παράδειγμα: subi r19, 4 ; r19 - 4

brsh higher ; άλμα αν C=0

...

higher: nop

Περίοδοι ρολογιού: 1/2

BRLO k

Λειτουργία: Av Rd<Rr (C = 1) τότε PC \leftarrow PC + k + 1, αλλιώς PC \leftarrow PC + 1

Περιγραφή: Σχετικό άλμα υπό συνθήκη. Όταν η σύγκριση δώσει μικρότερο (C = 1) τότε εκτελείται σχετική διακλάδωση. Ισοδυναμεί στην εντολή BRBS 0,k.

Παράδειγμα: loop: inc r19

cpi r19, \$10;

brlo loop; όταν r19 τερμτίζεται ο βρόχος

Περίοδοι ρολογιού: 1/2

BRMI k

Λειτουργία: Av N = 1 τότε $PC \leftarrow PC + k + 1$, αλλιώς $PC \leftarrow PC + 1$

Περιγραφή: Σχετικό άλμα υπό συνθήκη. Όταν η σύγκριση δώσει (N = 1) τότε εκτελείται σχετική διακλάδωση. Ισοδυναμεί

στην εντολή BRBS 2, k. **Παράδειγμα:** subi r18, 4

brmi negative

negative: nop

Περίοδοι ρολογιού: 1/2

BRPL k

Λειτουργία: Av N = 0 τότε $PC \leftarrow PC + k + 1$, αλλιώς $PC \leftarrow PC + 1$

Περιγραφή: Σχετικό άλμα υπό συνθήκη. Όταν η σύγκριση δώσει (N = 0) τότε εκτελείται σχετική διακλάδωση. Ισοδυναμεί

στην εντολή BRBC 2, k. **Παράδειγμα:** subi r26, \$50

brpl positive

positive: nop

Περίοδοι ρολογιού: 1/2

BRGE k

Λειτουργία: Αν Rd>=Rr (S=N□V=0) τότε $PC \leftarrow PC + k + 1$, αλλιώς $PC \leftarrow PC + 1$

Περιγραφή: Σχετικό άλμα υπό συνθήκη. Όταν η σύγκριση προσημασμένου δώσει μεγαλύτερο ή ίσο (S = 0) τότε εκτελείται σχετική διακλάδωση. Ισοδυναμεί στην

εντολή BRBC 4,k.

Παράδειγμα: cp r21, r19;

brge greateq

greateq:

Περίοδοι ρολογιού: 1/2

BRLT k

Λειτουργία: Αν Rd<Rr (S=N□V=1) τότε $PC \leftarrow PC + k + 1$, αλλιώς $PC \leftarrow PC + 1$ Περιγραφή: Σχετικό άλμα υπό συνθήκη. Όταν η σύγκριση προσημασμένου δώσει μικρότερο (S = 1) τότε εκτελείται σχετική διακλάδωση. Ισοδυναμεί στην εντολή BRBS

Παράδειγμα: cp r21, r19;

brlt less;

less: nop

Περίοδοι ρολογιού: 1/2

BRHS k

Λειτουργία: Aν H = 1 τότε PC ← PC + k +

1, αλλιώς PC←PC + 1

Περιγραφή: Σχετικό άλμα υπό συνθήκη. Όταν η σημαία δεκαδικού κρατουμένου ισούται με 1 τότε εκτελείται σχετική διακλάδωση. Ισοδυναμεί στην εντολή BRBS

Παράδειγμα: brhs hset Περίοδοι ρολογιού: 1/2

BRHC k

Λειτουργία: Aν H = 0 τότε PC ← PC + k +1, αλλιώς PC←PC + 1

Περιγραφή: Σχετικό άλμα υπό συνθήκη. Όταν η σημαία δεκαδικού κρατουμένου ισούται με 0 τότε εκτελείται σχετική διακλάδωση. Ισοδυναμεί στην εντολή BRBC 5,k.

Παράδειγμα: brhc hclr Περίοδοι ρολογιού: 1/2

BRTS k

Λειτουργία: Av T = 1 τότε PC ← PC + k + 1, αλλιώς PC←PC + 1

Περιγραφή: Σχετικό άλμα υπό συνθήκη. Όταν η σημαία Τ ισούται με 1 τότε εκτελείται σχετική διακλάδωση. Ισοδυναμεί στην

εντολή BRBS 6, k. Παράδειγμα: bst r3, 5

brts tset

tset: nop

Περίοδοι ρολογιού: 1/2

BRTC k

Λειτουργία: Av T = 0 τότε $PC \leftarrow PC + k$ 1, αλλιώς PC←PC + 1

Περιγραφή: Σχετικό άλμα υπό συνθήκη. Όταν η σημαία Τ ισούται με 0 τότε εκτελείται σχετική διακλάδωση. Ισοδυναμεί στην εντολή BRBC 6,k.

Παράδειγμα: bst r3, 5

brtc tclear

tclear:

Περίοδοι ρολογιού: 1/2

BRVS k

Λειτουργία: Av V = 1 τότε $PC \leftarrow PC + k + 1$ 1, αλλιώς PC←PC + 1

Περιγραφή: Σχετικό άλμα υπό συνθήκη. Όταν η σημαία υπερχείλισης V ισούται με 1 τότε εκτελείται σχετική διακλάδωση. Ισοδυναμεί στην εντολή BRBS 3, k.

Παράδειγμα: add r3, r4

brvs overfl; άλμα σε υπερχείλιση

overfl: nop

Περίοδοι ρολογιού: 1/2

BRVC k

Λειτουργία: Av V = 0 τότε $PC \leftarrow PC + k + C$ 1, αλλιώς PC←PC + 1

Περιγραφή: Σχετικό άλμα υπό συνθήκη. Όταν η σημαία υπερχείλισης V ισούται με 0

τότε εκτελείται σχετική διακλάδωση. Ισοδυναμεί στην εντολή BRBC 3, k.

Παράδειγμα: add r3, r4

brvc nooverfl; V=1 σχετική διακλάδωση

nooverfl: nop

Περίοδοι ρολογιού: 1/2

BRIE k

Λειτουργία: Av I=1 τότε PC \leftarrow PC + k + 1, αλλιώς PC \leftarrow PC + 1

Περιγραφή: Σχετικό άλμα υπό συνθήκη. Όταν η σημαία ολικών διακοπών ισούται με 1(I=1) τότε εκτελείται σχετική διακλάδωση. Ισοδυναμεί στην εντολή BRBS 7,k.

Παράδειγμα:

brie inten ; άλμα όταν οι διακοπές είναι

; ενεργοποιημένες

...

inten: nop

Περίοδοι ρολογιού: 1/2

BRID k

Λειτουργία: Av I=0 τότε $PC \leftarrow PC + k + 1$, αλλιώς $PC \leftarrow PC + 1$

Περιγραφή: Σχετικό άλμα υπό συνθήκη. Όταν η σημαία ολικών διακοπών ισούται με 0(I=0), δηλαδή οι διακοπές είναι απενεργοποιημένες, τότε εκτελείται σχετική διακλάδωση. Ισοδυναμεί στην εντολή BRBC 7. k.

Παράδειγμα:

brid intdis ; σχετική διακλάδωση όταν οι ; διακοπές είναι απενεργοποιημένες

intdis: nop

Περίοδοι ρολογιού: 1/2

ΕΝΤΟΛΕΣ ΜΕΤΑΦΟΡΑΣ ΑΕΛΟΜΕΝΩΝ

(δεν ενημερώνεται καμία σημαία)

MOV Rd, Rr

Λειτουργία: Rd← Rr

Περιγραφή:Το περιεχόμενο του καταχωρητή Rr αντιγράφεται στον Rd. Ο Rr παραμένει

αναλλοίωτος.

Παράδειγμα: mov r7, r4

MOVW Rd, Rr

Λειτουργία: Rd+1:Rd← Rr+1:Rr

Περιγραφή: Το περιεχόμενο του ζεύγους καταχωρητών Rr+1:Rr αντιγράφεται στο ζεύγος καταχωρητών Rd+1:Rd.

Παράδειγμα: mov r26,r28

LDI Rd, K

Λειτουργία: Rd ← K

Περιγραφή: Άμεση φόρτωση μιας σταθεράς 8-bit στον καταχωρητή Rd. Ο καταχωρητής Rd είναι ένας από τους R16-R31.

Ru eivai evas ano toos Ric

Παράδειγμα: ldi r20, \$8

LDS Rd, K

Λειτουργία: Rd ←(k)

Περιγραφή: Τα περιεχόμενα της θέσης μνήμης (k) φορτώνονται στον καταχωρητή

Rd.

Παράδειγμα: lds r20,\$FA00 Περίοδοι ρολογιού: 2

LD Rd, X (επίσης LD Rd, Y ή Z)

Λειτουργία: Rd ←(X)

Περιγραφή: Έμμεση φόρτωση του καταχωρητή Rd με τα περιεχόμενα της θέσης μνήμης (X). Ο καταχωρητής X είναι ένας καταχωρητής δείκτη που αντιστοιχεί στο ζεύγος καταχωρητών εργασίας R26:R27 και

Υ=R28:R29,Z= R30:R31. Παράδειγμα: ld r2, X Περίοδοι ρολογιού: 2

LD Rd, X+ (επίσης LD Rd, Y+ ή Z+)

Λειτουργία: Rd ←(X), X ←X +1

Περιγραφή: Έμμεση φόρτωση του καταχωρητή Rd με τα περιεχόμενα της θέσης μνήμης (X). Αύξηση του καταχωρητής X κατά μία μονάδα. Ο καταχωρητής X είναι ένας καταχωρητής δείκτη που αντιστοιχεί στο ζεύγος καταχωρητών εργασίας R26:R27 και Y=R28:R29,Z=R30:R31.

Παράδειγμα: ld r2,X+ Περίοδοι ρολογιού: 2

LD Rd, -X (επίσης **LD** Rd, -Y ή -Z)

Λειτουργία: $X \leftarrow X - 1$, $Rd \leftarrow (X)$

Περιγραφή: Μείωση του καταχωρητής X κατά μία μονάδα. Έμμεση φόρτωση του καταχωρητή Rd με τα περιεχόμενα της θέσης μνήμης (X). Ο καταχωρητής X είναι ένας καταχωρητής δείκτη που αντιστοιχεί στο ζεύγος καταχωρητών εργασίας R26:R27 και Y=R28:R29.Z= R30:R31.

Παράδειγμα: ld r6,-X Περίοδοι ρολογιού: 2

LDD Rd, Y+q (επίσης LDD Rd, Z+q)

Λειτουργία: Rd ←(Y+q)

Περιγραφή: Έμμεση φόρτωση του καταχωρητή Rd με τα περιεχόμενα της θέσης μνήμης (Y+q). Ο καταχωρητής Y είναι ένας καταχωρητής δείκτη που αντιστοιχεί στο ζεύγος καταχωρητών εργασίας R28:R29 και Z= R30:R31.

Παράδειγμα: ld r6,Y+4 Περίοδοι ρολογιού: 2

STS Rr,K

Λειτουργία: (k) ←Rr

Περιγραφή: Άμεση αποθήκευση καταχωρητή. Το περιεχόμενο του καταχωρητή Rr αποθηκεύεται στη θέση μνήμης (k).

Παράδειγμα: sts \$4A00, r20 Περίοδοι ρολογιού: 2

ST X, Rr

Λειτουργία: (Χ) ←Rr

Περιγραφή: Έμμεση αποθήκευση καταχωρητή. Το περιεχόμενο του καταχωρητή Rr αποθηκεύεται στη θέση μνήμης (X). Ο καταχωρητής X είναι ένας καταχωρητής δείκτη που αντιστοιχεί στο ζεύγος καταχωρητών εργασίας R26:R27.

Παράδειγμα: st X, r3 Περίοδοι ρολογιού: 2

ST X+, Rr (επίσης **ST** Rd, Y+ ή Z+)

Λειτουργία: (X) ←Rr, X ←X+1
Περιγραφή: Έμμεση αποθήκευση
καταχωρητή. Το περιεχόμενο του
καταχωρητή Rr αποθηκεύεται στη θέση
μνήμης (X). Αύξηση του καταχωρητή X κατά
μία μονάδα. Ο καταχωρητής X είναι ένας
καταχωρητής δείκτη που αντιστοιχεί στο
ζεύγος καταχωρητών εργασίας R26:R27.

Παράδειγμα: st X+, r2 Περίοδοι ρολογιού: 2

ST -X, Rr (επίσης **ST** Rd, -Y ή -Z)

Λειτουργία: $X \leftarrow X-1$, $(X) \leftarrow Rr$ **Περιγραφή:** Έμμεση αποθήκευση καταχωρητή. Μείωση του καταχωρητής X κατά μία μονάδα .Το περιεχόμενο του καταχωρητή Rr αποθηκεύεται στη θέση μνήμης (X). Ο καταχωρητής X είναι ένας καταχωρητής δείκτη που αντιστοιχεί στο ζεύγος καταχωρητών εργασίας R26:R27.

Παράδειγμα: st -X, r12 Περίοδοι ρολογιού: 2

STD Y+q, Rr (επίσης **STD** Rd, Z+q)

Λειτουργία: (Y+q) ← Rr

Περιγραφή: Έμμεση αποθήκευση καταχωρητή με χρήση μετατόπισης. Το περιεχόμενο του καταχωρητή Rr αποθηκεύεται στη θέση μνήμης (Y+q). Ο καταχωρητής Y είναι ένας καταχωρητής δείκτη που αντιστοιχεί στο ζεύγος καταχωρητών εργασίας R28:R29 και Z=R30:R31.

Παράδειγμα: std Y+4,r2 Περίοδοι ρολογιού: 2

LPM

Λειτουργία: R0 ←(Z)

Περιγραφή: Φόρτωση των περιεχομένων μιας θέσης μνήμης. Το περιεχόμενο της θέσης μνήμης προγράμματος (Z) φορτώνεται στον καταχωρητή R0. Ο καταχωρητής Z είναι ένας καταχωρητής δείκτη που αντιστοιχεί στο ζεύγος καταχωρητών εργασίας R30:R31.

Περίοδοι ρολογιού: 3

LPM Rd, Z

Λειτουργία: Rd ←(Z)

Περιγραφή: Φόρτωση των περιεχομένων μιας θέσης μνήμης. Το περιεχόμενο της θέσης μνήμης προγράμματος (Ζ) φορτώνεται στον καταχωρητή Rd. Ο καταχωρητής Ζείναι ένας καταχωρητής δείκτη που αντιστοιχεί στο ζεύγος καταχωρητών

εργασίας R30:R31. **Παράδειγμα**: lpm r4, Z **Περίοδοι ρολογιού**: 3

LPM Rd, Z+

Λειτουργία: Rd ←(Z), Z ←Z + 1

Περιγραφή: Το περιεχόμενο της θέσης μνήμης προγράμματος (Ζ) φορτώνεται στον καταχωρητή Rd. Αύξηση του καταχωρητή Z κατά μία μονάδα. Ο καταχωρητής Z είναι ένας καταχωρητής δείκτη που αντιστοιχεί στο ζεύγος καταχωρητών εργασίας R30:R31.

Παράδειγμα: lpm r24, Z+ Περίοδοι ρολογιού: 3

SPM

Λειτουργία: (Z) ← R1:R0

Περιγραφή: (Store Program Memory) Έμμεση αποθήκευση ζεύγους καταχωρητών. Το περιεχόμενο των καταχωρητών R1:R0 αποθηκεύεται στη θέση μνήμης προγράμματος (Ζ). Ο καταχωρητής Ζ είναι ένας καταχωρητής δείκτη που αντιστοιχεί στο ζεύγος καταχωρητών εργασίας R30:R31.

Περίοδοι ρολογιού: -

IN Rd, A

Λειτουργία: Rd ← I/O(A)

Περιγραφή: Εισαγωγή δεδομένων από καταχωρητή εισόδου-εξόδου (θύρες, χρονιστές κλπ) σε καταχωρητή Rd.

Παράδειγμα: in r3, PIND

OUT A, Rr

 $\overline{\Lambda}$ ειτουργία: I/O(A) ←Rr

Περιγραφή: Εξαγωγή δεδομένων από καταχωρητή Rr σε καταχωρητή εισόδου-εξόδου (θύρες, χρονιστές, καταχ/τες κλπ).

Παράδειγμα: out PORTC, r6

PUSH Rr

Λειτουργία: STACK ←Rr

Περιγραφή: Αποθήκευση περιεχομένων καταχωρητή Rr στη στοίβα. Μείωση του δείκτη στοίβας κατά μία μονάδα.

Παράδειγμα: push r3 Περίοδοι ρολογιού: 2

POP Rd

Λειτουργία: Rd ←STACK

Περιγραφή: Αύξηση του δείκτη στοίβας κατά μία μονάδα. Αποθήκευση περιεχομένων

της στοίβας στον καταχωρητή Rd.

Παράδειγμα: pop r3 Περίοδοι ρολογιού: 2

ΕΝΤΟΛΕΣ ΕΛΕΓΧΟΥ ΚΑΙ ΕΝΤΟΛΕΣ ΣΕ ΕΠΙΠΕΛΟ ΒΙΤ

LSL Rd

Λειτουργία: $Rd(n+1) \leftarrow Rd(n)$, $Rd(0) \leftarrow 0$, $C \leftarrow Rd(7)$

Περιγραφή: Ολίσθηση των bits του καταχωρητή Rd μία θέση προς τα αριστερά. Το bit0 μηδενίζεται και το bit7 φορτώνεται

στη σημαία C του SREG.

Ενημέρωση σημαιών: Ζ, C, N, S, V, Η

Παράδειγμα: lsl r1

LSR Rd

Λειτουργία: $Rd(n) \leftarrow Rd(n+1)$, $Rd(7) \leftarrow 0$, $C \leftarrow Rd(0)$

Περιγραφή: Ολίσθηση των bits του καταχωρητή Rd μία θέση προς τα δεξιά. Το bit7 μηδενίζεται και το bit0 φορτώνεται στη σημαία C του SREG.

Ενημέρωση σημαιών: Ζ, C, N, S, V

Παράδειγμα: lsr r21

ROL Rd

Λειτουργία: $Rd(0) \leftarrow C$, $Rd(n+1) \leftarrow Rd(n)$, $C \leftarrow Rd(7)$

Περιγραφή: Περιστροφή των bits του καταχωρητή Rd μία θέση προς τα αριστερά μέσω της σημαίας κρατουμένου. Η σημαία C ολισθαίνει στο bit0 και το bit7 ολισθαίνει στη σημαία C.

Ενημέρωση σημαιών: Ζ, C, N, S, V, Η

Παράδειγμα: rol r2

ROR Rd

Λειτουργία: $Rd(7) \leftarrow C$, $Rd(n) \leftarrow Rd(n+1)$, $C \leftarrow Rd(0)$

Περιγραφή: Περιστροφή των bits του καταχωρητή Rd μία θέση προς τα δεξιά μέσω της σημαίας κρατουμένου. Η σημαία C ολισθαίνει στο bit7 και το bit0 ολισθαίνει στη σημαία C.

Ενημέρωση σημαιών: Ζ, C, N, S, V

Παράδειγμα: ror r2

ASR Rd

Λειτουργία: Rd(n) ←Rd(n+1) n=0...6,

 $C \leftarrow Rd(0)$

Περιγραφή: Ολίσθηση των bits του καταχωρητή Rd μία θέση προς τα δεξιά. Το bit7 διατηρείται σταθερό και το bit0

ολισθαίνει στη σημαία C.

Ενημέρωση σημαιών: Ζ, C, N, S, V

Παράδειγμα: asr r5

SWAP Rd

Λειτουργία: $R(7:4) \leftarrow Rd(3:0)$, R(3:0)

 $\leftarrow Rd(7:4)$

Περιγραφή: Εναλλαγή των τμημάτων high

και low ενός byte. **Παράδειγμα**: swap r1

BSET s

Λειτουργία: SREG(s) ←1

Περιγραφή: Ενεργοποίηση σημαίας του

καταχωρητή κατάστασης.

Ενημέρωση σημαιών: SREG(s)

Παράδειγμα: bset 5

BCLR s

Λειτουργία: SREG(s) ←0

Περιγραφή: Μηδενισμός σημαίας του

καταχωρητή κατάστασης.

Ενημέρωση σημαιών: SREG(s)

Παράδειγμα: bclr 7

SBI A, s

Λειτουργία: I/O(A,b) ←1

Περιγραφή: Ενεργοποίηση του bit s ενός

καταχωρητή εισόδου-εξόδου. Παράδειγμα: sbi portc,0

CBI A, s

Λειτουργία: I/O(A,b) ←0

Περιγραφή: Μηδενισμός του bit s ενός

καταχωρητή εισόδου-εξόδου. **Παράδειγμα**: cbi portc, 0

BST Rd, b

 $\overline{\Lambda \epsilon \iota \tau o \nu \rho \gamma \iota \alpha \colon T \leftarrow Rd(b)}$

Περιγραφή: Αποθήκευση του bit b του καταχωρητή Rd στη σημαία T του SREG.

Ενημέρωση σημαιών: Τ Παράδειγμα: bst r2,1

BLD Rd, b

Λειτουργία: Rd(b) ←T

Περιγραφή: Αποθήκευση της σημαίας Τ του

SREG στο bit b του καταχωρητή Rd.

Παράδειγμα: bld r2,1

SEC Λειτουργία: $C \leftarrow 1$

Περιγραφή: Ενεργοποίηση της σημαίας

κρατουμένου του SREG. Ενημέρωση σημαιών: C

CLC Λειτουργία: C ←0

Περιγραφή: Μηδενισμός της σημαίας

κρατουμένου του SREG. Ενημέρωση σημαιών: C

SEN Λειτουργία: N ←1

Περιγραφή: Ενεργοποίηση της σημαίας αρνητικού προσήμου του καταχωρητή κατάστασης. Ενημέρωση σημαιών: Ν

CLN Λειτουργία: Ν ←0

Περιγραφή: Μηδενισμός της σημαίας

αρνητικού προσήμου. **Ενημέρωση σημαιών**: Ν

SEZ Λειτουργία: Z ←1

Περιγραφή: Ενεργοποίηση της σημαίας μηδενισμού του καταχωρητή κατάστασης.

Ενημέρωση σημαιών: Ζ

CLZ Λειτουργία: Z ←0

Περιγραφή: Απενεργοποίηση της σημαίας

μηδενισμού.

Ενημέρωση σημαιών: Ζ

SEI Λειτουργία: Ι ←1

Περιγραφή: Ενεργοποίηση της σημαίας διακοπών του καταχωρητή κατάστασης.

Ενημέρωση σημαιών: Ι

CLI Λειτουργία: Ι ←0

Περιγραφή: Απενεργοποίηση της σημαίας διακοπών. Ενημέρωση σημαιών: Ι

SES Λειτουργία: S ←1

Περιγραφή: Ενεργοποίηση της σημαίας

προσήμου του SREG. **Ενημέρωση σημαιών**: S

CLS Λειτουργία: S ←0

Περιγραφή: Απενεργοποίηση της σημαίας προσήμου.

SEV Λειτουργία: $V \leftarrow 1$

Περιγραφή: Ενεργοποίηση της σημαίας

υπερχείλισης στην αριθμητική

συμπληρώματος 2.

Ενημέρωση σημαιών: V

CLV Λειτουργία: V ←0

Περιγραφή: Απενεργοποίηση της σημαίας

υπερχείλισης.

Ενημέρωση σημαιών: V

SET Λειτουργία: Τ ←1

Περιγραφή: Ενεργοποίηση της σημαίας

αντιγραφής και αποθήκευσης. **Ενημέρωση σημαιών**: Τ

CLΤ Λειτουργία: Τ ←0

Περιγραφή: Απενεργοποίηση της σημαίας

αντιγραφής και αποθήκευσης. **Ενημέρωση σημαιών**: Τ

SEH Λειτουργία: Η ←1

Περιγραφή: Ενεργοποίηση της σημαίας

δεκαδικού κρατουμένου. **Ενημέρωση σημαιών**: Η

CLH Λειτουργία: Η ←0

Περιγραφή: Απενεργοποίηση της σημαίας

δεκαδικού κρατουμένου. **Ενημέρωση σημαιών**: Η

SLEEP

Περιγραφή: Θέτει το κύκλωμα σε ανενεργό κύκλο που προσδιορίζεται από τον καταχωρητή ελέγχου της MCU.

WDR

Περιγραφή: Επαναθέτει το χρονιστή επιτήρησης.

NOP

Περιγραφή: Καμία λειτουργία.