Цифровые интерфейсы FPGA, DDR3L и STM32

Схема исправлена. Статические проверки пройдены.
Подтверждение DDR3L в Vivado/MIG остаётся открытым.

Решение пользователя от 30.10.2026: MIG/Vivado отложен. Вернуться перед трассировкой FPGA ↔ DDR3L на Control и до фиксации распиновки FPGA. Пользователь закрывает текущую карточку как схемный этап; обязательная проверка MIG остаётся невыполненной.

Перенесён такт SPI **MCU_FPGA_SCK_F: U500.AB12 → U500.Y11**. Новый вывод — положительный SRCC bank 13, питание 3.3 V; AB12 отмечен No Connect. Это позволяет использовать выделенный тактовый путь. При старом назначении требовалась архитектура с oversampling либо отдельное обоснование маршрута.

Компонент	Точный заказной код	Корпус / ёмкость
U500 / FPGA	XC7A200T-2FBG484I	FBG484, 23 × 23 mm, 1.0 mm
U800 / DDR3L	MT41K256M16TW-107:P	TW FBGA96, 8 × 14 mm, 0.8 mm; 512 MiB
U100 / MCU	STM32H745IIT6	LQFP176, 24 × 24 mm, 0.5 mm
U200 / SDRAM	IS42S16320F-7TLI	TSOP-II54; 64 MiB

Область изменения

Изменены два листа Control: 900 — такт SPI и пояснение; 800 — примечание о 400 MHz / 800 MT/s, PHY 4:1 и Disable Chip Select. Остальные соединения Control, вся схема Power и BOM сохранены. PCB и прошивка не обновлялись.

Основание: архив v6 и main после PR #2 совпали по всем 747 файлам. Базовый commit: 518fa10e7968a10190252800a8334731f9ae500a. SHA256 исходников и карта изменения находятся в source-snapshot.json и validation/.

1650 статических проверок • 39 линий FMC • ERC 0 ошибок / 0 предупреждений

Проверены функции 484 + 176 + 96 + 54 выводов и наборы площадок четырёх корпусов. Это не проверка всей геометрии PCB и не измерение работы платы.

Банки, такты и DDR3L

Bank	VCCO	Назначение	I/O
0	3.3 V	Конфигурация	—
13	3.3 V	Ethernet, SPI MCU	22
14	3.3 V	USB FIFO	44
15	1.35 V	DDR адрес/команды/CK, reference	28
16	1.35 V	DDR data / strobes / masks	22
34	3.3 V	DAC / HV	13
35	3.3 V	Matrix / ADC	35

Все 37 VCCO-контактов проверены по AMD CSV и native netlist. Пользовательские контакты не назначены повторно; 3.3 V интерфейсы не попали в DDR-банки. Внешние VREF H18/K14 и D15/C20 зарезервированы.

Сигнал	FPGA	Условие
SYSCLK	J19 / H19	MRCC; 200 MHz; LVDS_25 input
DDR CK	K17 / J17	P/N пара; окончательно проверяет MIG
DQS0 / DQS1	F18/E18 / B21/A21	Bank 16, byte groups T2 / T3
FT_CLK	W19	MRCC, bank 14; план 100 MHz
PHY_RXC	W11	MRCC, bank 13; до 125 MHz
SPI SCK	Y11	SRCC, bank 13; план 25 MHz

Целевая DDR3L: 400 MHz / 800 MT/s, PHY 4:1, UI 100 MHz. Один x16 компонент, row15/col10/bank3, CL6/CWL5. Предел выбран по DS181, таблица 16, для Artix-7 −2. Скоростная маркировка памяти −107 не задаёт частоту FPGA-контроллера.

CS# U800.L2 остаётся на GND: в MIG обязателен Disable Controller Chip Select Pin. RESET# имеет pull-down 10 kΩ, ZQ — 240 Ω. Для SYSCLK сохранены AC coupling, внешние 100 Ω и смещение DDR1V35/2: **DIFF_TERM FALSE**. Совместное использование системного и reference clock требует одного входного буфера.

Micron без суффикса IT: case temperature 0…95 °C; выше 85 °C требуется refresh ×2. Промышленное исполнение FPGA не определяет температурный диапазон всей платы. SI/PI, jitter, размещение PHY и временные ограничения ещё не подтверждены.

FMC: 39 соединений, все AF12

STM32 ↔ U200: SDRAM bank 1, 0xC0000000, x16, row13/col10, 4 внутренних банка. Таблица учитывает последовательные резисторы. STM32 ↔ FPGA использует SPI1.

Функция FMC	GPIO / U100	U200 / функция	Послед. R
FMC_A0	PF0 / 18	23 / A0	R200
FMC_A1	PF1 / 19	24 / A1	R201
FMC_A2	PF2 / 20	25 / A2	R202
FMC_A3	PF3 / 21	26 / A3	R203
FMC_A4	PF4 / 22	29 / A4	R204
FMC_A5	PF5 / 23	30 / A5	R205
FMC_SDNWE	PC0 / 34	16 / WE#	R219
FMC_SDNE0	PC4 / 53	19 / CS#	R220
FMC_SDCKE0	PC5 / 54	37 / CKE	R221
FMC_SDNRAS	PF11 / 58	18 / RAS#	R218
FMC_A6	PF12 / 59	31 / A6	R206
FMC_A7	PF13 / 60	32 / A7	R207
FMC_A8	PF14 / 61	33 / A8	R208
FMC_A9	PF15 / 62	34 / A9	R209
FMC_A10	PG0 / 63	22 / A10	R210
FMC_A11	PG1 / 66	35 / A11	R211
FMC_D4	PE7 / 67	8 / DQ4	прямо
FMC_D5	PE8 / 68	10 / DQ5	прямо
FMC_D6	PE9 / 69	11 / DQ6	прямо
FMC_D7	PE10 / 72	13 / DQ7	прямо
FMC_D8	PE11 / 73	42 / DQ8	прямо
FMC_D9	PE12 / 74	44 / DQ9	прямо
FMC_D10	PE13 / 75	45 / DQ10	прямо
FMC_D11	PE14 / 76	47 / DQ11	прямо
FMC_D12	PE15 / 77	48 / DQ12	прямо
FMC_D13	PD8 / 89	50 / DQ13	прямо
FMC_D14	PD9 / 90	51 / DQ14	прямо
FMC_D15	PD10 / 91	53 / DQ15	прямо
FMC_D0	PD14 / 97	2 / DQ0	прямо
FMC_D1	PD15 / 98	4 / DQ1	прямо
FMC_A12	PG2 / 110	36 / A12	R212
FMC_BA0	PG4 / 114	20 / BA0	R213
FMC_BA1	PG5 / 115	21 / BA1	R214
FMC_SDCLK	PG8 / 118	38 / CLK	R222
FMC_D2	PD0 / 143	5 / DQ2	прямо
FMC_D3	PD1 / 144	7 / DQ3	прямо
FMC_SDNCAS	PG15 / 161	17 / CAS#	R217
FMC_NBL0	PE0 / 170	15 / DQML	R215
FMC_NBL1	PE1 / 171	39 / DQMH	R216

Дополнительно проверены 17 AF-контактов: QSPI 6, SDMMC1 6, SPI1 3, USART2 2. PA4 — GPIO CS; PA5/PA6/PA7 — SPI1 AF5. Настройка clock tree, HAL, MPU/cache и полные тайминги SDRAM в прошивке не проверялись.

Что подтверждено и что остаётся

Пункт карточки	Результат
Точные FPGA, корпус и память	Выполнено
DDR через инструмент производителя	ОТЛОЖЕНО пользователем: выполнить до трассировки FPGA ↔ DDR3L
Банки, напряжения, конфликты	Статически проверено; общий DRC/timing ещё не выполнен
FMC и AF STM32	Выполнено по схеме и данным ST
XDC, параметры, схема сохранены	Кандидатные XDC/JSON/Tcl и исправленная схема сохранены; generated MIG отсутствует

Проверки

KiCad 10.0.8: Power 61 лист, Control 43 листа, ERC 0/0. Новые исключения не вводились; прежние настройки стиля сохранены. Восемь сценариев регрессии пройдены: питание, запуск, аварии, последовательность, защиты сигналов и соединения разъёмов. Геометрическая проверка разъёмов подтвердила 118 сопряжённых контактов.

Перед трассировкой: завершение MIG

1. Создать проект для **xc7a200tfbg484-2** и настроить MIG по mig-settings.json; выбрать точный вариант Micron или создать полный custom part.

2. Внести существующую карту выводов; включить режим Disable Chip Select. Выполнить Validate. При отказе мастера исправить карту и схему согласованно.

3. Сохранить generated .prj/.xci/XDC, output products и версию инструмента. Выполнить synthesis/implementation Example Design; сохранить DRC, IO и timing reports.

4. Сверить конечный XDC с CSV и схемой. Затем интегрировать остальные интерфейсы и проверить общие clocks, CDC и внешние задержки. Только после успешной проверки производителя закрывать соответствующий пункт.

Файлы для продолжения

fpga/digital-interfaces/: XDC, JSON, ports.tcl, create_io_project.tcl и create_mig_workspace.tcl. Tcl подготовлен и проверен на разбор в тестовой оболочке; Vivado не выполнялся. Сценарий MIG создаёт только неконфигурированный IP, а не готовое подтверждённое ядро.

Точная процедура и команды — README.md рядом с Tcl. Скрипт scripts/verify_digital_interfaces.py воспроизводит статическую сверку из свежей native netlist. Полная карта — fpga-all-484-pins.csv; назначения DDR и FMC — отдельные CSV.

Источники и комплект

AMD package pinout — Official a7packages archive; xc7a200tfbg484pkg.csv, 484 pins
Открыть документ

AMD DS181 — v1.27.1, 2024-07-03, table 16, p.15; DDR3L PHY limits
Открыть документ

AMD UG586 — 4.2, 2024-11-13; Bank and Pin Selection Guides for DDR3 Designs
Открыть документ

AMD UG586 clock — 4.2; LVDS input and nonstandard VCCO with external termination
Открыть документ

AMD UG586 CS — 4.2; Traffic Test Flow, chip select disable requires memory CS tied low
Открыть документ

ST DS12923 — Rev 3; STM32H745xI/G pinouts and alternate functions
Открыть документ

ST MCU XML — Official STM32_open_pin_data; exact LQFP176 device
Открыть документ

ST GPIO XML — Official shared H745/H747 GPIO IP mapping
Открыть документ

ST RM0399 — Rev 4; SDRAM bank mapping and FMC_SDRTR refresh counter, p.920
Открыть документ

Micron 4Gb DDR3L — Manufacturer PDF Rev R, 09/18; Figure 7 p.18 x16 ball map; Table 56 CL/CWL. Retrieved from a mirror.
Открыть документ

ISSI IS42/45R/S86400F,16320F — Manufacturer PDF Rev B1, 2017-07-17; TSOP54 pinout and SDRAM organization. Retrieved from a mirror.
Открыть документ

SiTime SiT9121 — Rev 1.08, 2019-08-17; differential oscillator output
Открыть документ

AMD UG835 — 2026.1; create_project, open_io_design, create_port; Tcl preparation only
Открыть документ

Метод сверки

AMD pinout и ST XML сравнивались со свежей XML-netlist KiCad. Карты 96/54 выводов памяти независимо транскрибированы из документов производителей; соответствующие CSV включены. Для FMC проверялся путь через резисторы. Допустимое изменение сети задано отдельно и проверено в обе стороны.

Все ссылки проверялись 30.10.2026. Документы Micron и ISSI — оригинальные PDF производителей, полученные с зеркал. Полные PDF производителей в архив не включены; ссылки, версии и хеши скачанных файлов сохранены в sources/manifest.json.

В комплекте — оба проекта KiCad, исправленные листы, PDF-просмотр, CSV, проверочные сценарии и патч к main после PR #2. Предыдущие отчёты и bundle сохранены как история. Основной вход — START_HERE.md.