MIRA CONTROL

MIRA Control: как работает исправленная схема

Питание, MCU, FPGA, ЦАП, матрица, измерение и аппаратная защита

Документ описывает обновлённую электрическую схему Control и отдельно показывает, что было исправлено по сравнению с переданным проектом. Все имена компонентов и листов относятся к текущей версии, если явно не указано «до исправления».

Схема исправлена по обнаруженным электрическим дефектам. Короткие микроамперные WRITE требуют отдельного инженерного решения: низкоплечевой ограничитель не измеряет заряд ёмкостей возвратных линий через DUT. Эта граница прямо показана в разделе проверок.


B - электрические исправления и последовательная нумерация

18.10.2026

Содержание

Содержание . . . 2
Общая архитектура . . . 3
Листы и обозначения . . . 4
Запуск и взаимодействие узлов . . . 5
100. Питание, тактирование, сброс и отладка STM32 . . . 6
200. FMC и внешняя SDRAM контроллера . . . 8
300. QSPI Flash, microSD и управление платой . . . 9
400. Межплатный интерфейс питания и аппаратного разрешения . . . 11
500. Питание Artix-7 и распределённая развязка . . . 13
600. Загрузка, повторная конфигурация и XADC FPGA . . . 14
700. USB Type-C и параллельный интерфейс FT601 . . . 16
800. DDR3L FPGA и опорный генератор 200 МГц . . . 18
900. Ethernet и буферизованный командный интерфейс MCU . . . 19
1000. ЦАП и буферы всех 32 битовых линий . . . 21
1100. Сервисные напряжения, ограничения тока и формовка . . . 23
1200. Интерфейс FPGA к банку ЦАП . . . 25
1300. Аппаратная логика разрешений и матричных режимов . . . 26
1400. Загрузка и хранение 80-разрядного образа ключей . . . 28
1500. Коммутация 32 BL: источник, земля и сервисный путь . . . 30
1600. Выбор источника, банка и направления сервисного тока . . . 32
1700. Драйверы WL, заземление NL и общий селектор возврата . . . 34
1800. Сокет кроссбара и выбор потенциала корпуса и опорного контакта . . . 36
1900. Преобразователь тока в напряжение, выбор монитора и развязка защиты . . . 38
2000. Буферизованный монитор, дифференциальный драйвер и AD4003 . . . 40
2100. Ограничение тока записи: выбор уставки, регулирование и отключение . . . 42
2200. Превышение тока, память аварии и выход запрета питания . . . 44
Что исправлено и почему . . . 46
Что исправлено и что пока блокирует выпуск PCB . . . 54
Почему ранний VSENSE не доказывает ток DUT . . . 55
Что проверено и что ещё требует проверки . . . 56
Официальные источники . . . 58

Общая архитектура



Питающие шины распределяются по всем узлам; на рисунке показаны основные сигнальные пути.

Аппаратный fault снимает разрешение матрицы независимо от программы STM32.

Как устроено устройство

STM32 управляет экспериментом: хранит настройки, работает со своей SDRAM, Flash и microSD и отправляет команды FPGA по SPI. FPGA реализует временную логику, параллельные интерфейсы и управление матричными ключами; её аппаратная функция появляется только после загрузки bitstream. Наличие соединений ещё не означает наличие готовой прошивки и HDL.

ЦАП задают аналоговые уровни, а ключи выбирают источник, полярность и путь через внешний кроссбар. TIA превращает выбранный ток в напряжение. Отдельный монитор выбирает напряжение или служебный узел, после чего AD4003 передаёт цифровой результат в FPGA. Один мониторный канал не означает одновременное измерение всех линий матрицы.

Аппаратная защита дополняет этот путь: она квалифицирует режим и разрешения, запоминает перегрузку и закрывает выходы. Она не заменяет корректный образ ключей, расписание переключений и проверенные токовые и временные пределы.

Листы и обозначения

Почему изменились номера

Пропуск после 300 появился из-за сохранения старых базовых номеров при предыдущем разделении проекта на группы. Это была ошибка организации. Теперь 22 функциональных листа образуют последовательность 100,200,300,400,...,2200. Межплатный интерфейс питания выделен в отдельный 400-й лист. Номер функционального листа и сквозной номер PDF-страницы KiCad - разные величины.

В каждом типе компонентов нумерация начинается с номера листа: U100, R100, C100 и далее до+99. Такой диапазон вмещает все 100 резисторов BL-листа 1500 без перехода в следующий лист. Многосекционный физический корпус сохраняет единое обозначение по первому листу: например, секции MCU на 100/200/300 относятся к U100. Псевдокомпоненты #PWR имеют отдельную уникальную нумерацию и не являются деталями для монтажа. Полная таблица старых и новых имён приложена к проекту в CSV.

Как читать связи

Одинаковые имена глобальных сетей на разных листах означают электрическое соединение. Вход, выход, источник питания и разрешение различаются по своей функции: наличие метки не является физическим разъёмом или генератором сигнала. Новая схема показывает физическую границу внешнего питания на листе 400.

Каждый лист далее описан отдельно: что в нём находится, откуда приходит воздействие, как проходит сигнал, зачем нужна обвязка и что ещё должна выполнять программа. История исправлений отделена от описания текущего поведения.

Запуск и взаимодействие узлов

Эта последовательность объясняет взаимодействие узлов. Перед использованием WRITE необходимо решить описанное далее ограничение токового комплаенса; она не подтверждает готовность коротких микроамперных импульсов.

1. Этап

Подать и проверить внешние шины питания; удерживать источники воздействия около 0 В и аппаратное разрешение снятым.

2. Этап

Загрузить FPGA, проверить INIT_N/DONE и настроить безопасные уровни всех интерфейсов.

3. Этап

Поднять только исходное разрешение Power при подтверждённых питаниях; пока нет принятого кадра, локальные матричные выходы остаются закрыты.

4. Этап

Сформировать 80-битный образ BL/WL/NL без конфликтов, сдвинуть его при разрешённой сдвиговой части, затем выдать FRAME_VALID и LATCH. Проверка длины и масок реализуется в HDL.

5. Этап

Выбрать только поддержанный режим SERVICE_READ, SERVICE_WRITE или VMM_READ; установить диапазоны и допустимые положительные уставки. Разрешить локальный выход только после завершения настроек.

6. Этап

Дождаться установления тракта и читать АЦП по проверенному расписанию. После аварии снять запрос выхода, устранить причину, сбросить fault при закрытых выходах и принять новый корректный кадр.

7. Этап

До смены маршрута снять воздействие, вернуть источник к 0 В и разрядить линии зажимами. Не считать короткие микроамперные WRITE подтверждённой возможностью без отдельной реализации и испытаний.

MCU

100. Питание, тактирование, сброс и отладка STM32

Что именно находится на листе

U100 - один физический STM32H745IIT6. Его секции распределены между листами 100, 200 и 300: это графическое разделение большого корпуса, а не три контроллера. Здесь показаны питание, генераторы, сброс, загрузочная перемычка и отладочный разъём. Назначение узла в MIRA - выполнять программу управления экспериментом, работать с памятью и обмениваться командами с FPGA. Конкретные алгоритмы нейронов и распределение работы между ядрами задаются будущей программой; электрическая схема их не определяет.

Откуда берётся питание ядра

SYS3V3 подаётся на VDD, VDDLDO и VBAT. Встроенный линейный регулятор формирует внутреннее питание ядра; к его резервуарному узлу MCU_VCAP подключены C119 и C120 по 2,2 мкФ. Три физических вывода VCAP объединены одной сетью. Подключать сюда внешнюю нагрузку нельзя: это часть регулятора контроллера. Выводы VDDSMPS, VFBSMPS и VSSSMPS заземлены, VLXSMPS оставлен свободным. Следовательно, программа должна выбирать соответствующую нарисованной схеме конфигурацию питания, а не произвольный режим встроенного SMPS.

Зачем столько конденсаторов

C100-C116 по 100 нФ относятся к разным физическим выводам VDD. При переключении внутренних узлов ток берётся из ближайшего конденсатора и возвращается по короткой петле, пока длинный питающий проводник не успевает обеспечить этот импульс. C117 и C118 по 4,7 мкФ поддерживают общий узел питания. R100, установленный как 0 Ом, соединяет SYS3V3 с MCU_VDDA; отдельная обвязка обслуживает VDDA/VREF+. Это не отдельный малошумящий стабилизатор. VBAT здесь подключён к основному питанию, поэтому отдельной батарейной автономности этот лист не создаёт.

Лист 100. Продолжение

Два разных источника времени

Y100 - готовый генератор 25 МГц: его выход проходит через R101, 33 Ом, к MCU_HSE_CLK. Это внешний тактовый сигнал, поэтому в прошивке нужен режим HSE bypass. Y101 - кварцевый резонатор 32,768 кГц между MCU_LSE_IN и MCU_LSE_OUT; C130 и C131 по 12 пФ образуют его нагрузочную обвязку. Низкочастотный источник может обслуживать RTC, а HSE - основную систему тактирования. Частота самого ядра получается программной настройкой PLL и делителей; надпись 25 МГц не задаёт её автоматически.

Сброс, отладка и наблюдение за конфигурацией FPGA

R106 подтягивает HOST_RESET_N вверх, C132 фильтрует этот узел, SW100 замыкает его на землю и вызывает сброс. R102 удерживает MCU_BOOT0 низким, J101 позволяет подключить его к SYS3V3; результат загрузки зависит также от настроек STM32. J100 выводит SWDIO, SWCLK, SWO, NRST, землю и опорное питание отладчика; R103/R104 по 33 Ом стоят в линиях SWD. Два ранее свободных GPIO теперь заняты: PC6, физический вывод 122 U100, принимает FPGA_DONE_MCU, а PC7, вывод 123, - FPGA_INIT_N_MCU. Источники этих сигналов находятся в конфигурационном блоке FPGA, а U901 на SYS3V3 возвращает их в домен контроллера. Прошивка сможет наблюдать завершение загрузки и состояние INIT_B; ей ещё предстоит определить тайм-ауты, обработку ошибок и отдельный признак готовности прикладной логики.

MCU

200. FMC и внешняя SDRAM контроллера

Для чего нужна отдельная память

U200 - IS42S16320F-7TLI, SDRAM организации 32 M × 16 бит, то есть 64 МиБ. Она расширяет рабочую память STM32: подходит для буферов, массивов состояния, промежуточных результатов и данных эксперимента. Это энергозависимая память - после отключения питания содержимое не сохраняется. Она соединена непосредственно с FMC U100 и не является памятью FPGA. Поэтому передать массив из неё в FPGA можно только через предусмотренный канал обмена и соответствующую программу, а не через общую для обоих процессоров шину.

Как адрес и данные проходят по проводникам

FMC_D0-FMC_D15 - двунаправленная 16-разрядная шина данных. Линии FMC_A0-FMC_A12 передают части адреса, а FMC_BA0/FMC_BA1 выбирают внутренний банк. Один и тот же адресный набор используется по-разному во время выбора строки и столбца: это нормальный принцип SDRAM, которым управляет FMC. FMC_NBL0 и FMC_NBL1 соединены с масками двух байтов. Они позволяют при записи изменять только выбранную половину 16-разрядного слова, если такая операция сформирована контроллером памяти.

Команды, тактирование и стартовое состояние

FMC_SDNRAS, FMC_SDNCAS и FMC_SDNWE совместно определяют команду памяти; FMC_SDNE0 выбирает микросхему, FMC_SDCKE0 управляет разрешением тактирования. FMC_SDCLK подводит синхронизирующий сигнал. R223, 10 кОм, удерживает вход выбора микросхемы в неактивном высоком состоянии, а R224, 10 кОм, удерживает CKE низким, пока STM32 ещё не настроил выводы. Эти резисторы создают определённый начальный режим. Они не выполняют всю процедуру инициализации и не заменяют настройку FMC.

Почему в сигналах стоят резисторы

R200-R221 по 22 Ом включены в показанные адресные и управляющие цепи; тактирование проходит через отдельный R222, 33 Ом. Последовательное сопротивление ограничивает резкость фронта и помогает уменьшить звон на соединении с входной ёмкостью и дорожкой. Это не согласование постоянного тока и не делитель логического уровня. DATA-линии соединены согласно своему показанному пути; нельзя считать, что каждый проводник листа обязательно имеет одинаковую цепочку. SYS3V3 питает память, C200-C206 по 100 нФ и C207, 4,7 мкФ, обслуживают её питание.

Что необходимо сделать программно

Перед использованием памяти программа должна настроить выводы FMC, геометрию, временные параметры, последовательность запуска и период обновления строк. Сам факт наличия U200 не делает её адресное пространство сразу рабочим после сброса. Для Cortex-M7 также придётся согласовать использование кэша, DMA и доступа к буферам: это программная организация данных, а не дополнительный элемент этого листа. Проверка рабочих частот, задержек и трассировки выполняется для готовой платы; схема не содержит результатов такого испытания.

MCU

300. QSPI Flash, microSD и управление платой

Три задачи одного листа

Секция U100 на этом листе объединяет внешнюю энергонезависимую память, съёмный накопитель и управляющие связи. В отличие от листа 200, здесь хранение не сводится к рабочей SDRAM. U300 может хранить относительно постоянные данные, J300 предназначен для карты microSD, а отдельные выводы идут к FPGA и интерфейсу управления питанием. Электрически это несколько независимых периферийных каналов STM32; выбор файлов, формата настроек и назначения разделов остаётся задачей приложения.

Как подключена большая NOR Flash

U300 - W25Q512JVEIQ ёмкостью 512 Мбит, или 64 МиБ. CLK, CS_N и четыре линии данных проходят через R303-R308 по 33 Ом. Исправленная сеть MCU_QSPI_IO2 соединяет PE2, вывод 1 U100, с выводом 2 R307; за резистором линия достигает IO2 микросхемы Flash. Прежнее имя QSPI_IO2_M создавало электрически отдельную сеть, хотя визуально тракт выглядел законченным. Теперь все четыре разряда имеют непрерывный путь к контроллеру. R309-R311 по 10 кОм задают исходные уровни многофункциональных выводов и выбора; C300, 100 нФ, и C301, 1 мкФ, развязывают питание. Прошивка должна включить нужные альтернативные функции, команды Flash и режим quad. Это накопитель STM32, отдельный от конфигурационной U600 FPGA.

Как работает тракт microSD и обнаружение карты

От STM32 к J300 идут CLK, CMD и четыре DATA-линии. За R312-R317 по 33 Ом сети называются SD_*_CARD; R318-R322 по 47 кОм задают исходные уровни CMD/DATA. Контакт DETECT1, вывод 9 J300, и вывод 2 R323 теперь объединены с MCU_SD_CD_N, которая приходит на PG6, вывод 116 U100. R323, 10 кОм, подтягивает узел к SYS3V3, а отдельная пара контактов обнаружения возвращает его к GND. Ранее сеть на стороне сокета не имела этого имени и не доходила до GPIO. Программа должна читать контакт, подавлять дребезг и согласовывать вставку или извлечение с операциями записи. U301-U303 защищают сигналы от ESD; C302/C303 поддерживают питание. Наличие карты ещё не означает наличие файловой системы или успешную инициализацию SDMMC.

Лист 300. Продолжение

Связь STM32 с FPGA

MCU_FPGA_SCK, MOSI, MISO и CS_N образуют аппаратный путь SPI через U900/U901 листа 900. FPGA_IRQ возвращает событие из FPGA, HOST_ALIVE передаёт признак активности STM32. MCU_RESET_FPGA_N уходит на U601 листа 600 и позволяет сформировать импульс PROGRAM_B для повторной конфигурации. R300 подтягивает CS_N вверх, R301 удерживает тактовую линию низкой, R302 задаёт низкое исходное состояние HOST_ALIVE. Для наблюдения за загрузкой дополнительно подключены DONE и INIT_B через U901 к PC6/PC7 на листе 100. Эти связи позволяют написать последовательность запуска и восстановление после ошибки, но готового протокола команд не создают. Формат сообщений, адреса регистров, подтверждения и критерий готовности прикладной логики предстоит реализовать в прошивке STM32 и проекте FPGA.

Граница с отдельной платой питания

ALL_RAILS_PG_HOST, GLOBAL_PWR_PERMIT_HOST и MATRIX_PERMIT_HOST являются входными статусами готовности и разрешений; HOST_WDI и HOST_ALIVE сообщают о работе контроллера. HOST_UART_TX и PM_UART_TX_HOST задают два направления служебного UART. Служебный интерфейс и поступающие шины питания оформляются отдельным листом связи с MIRA_Power. Для входов от дежурной логики важны буферы с Ioff, питаемые принимающим доменом: когда SYS3V3 выключено, статус не должен подпитывать STM32 через защитные структуры GPIO. Сама MIRA_Power в этом архиве отсутствует, поэтому согласование второй половины разъёма, допустимых токов и поведения при отказе остаётся отдельным этапом. Прошивка должна соблюдать аппаратные разрешения, а не считать наличие UART разрешением включить матрицу.

POWER INTERFACE

400. Межплатный интерфейс питания и аппаратного разрешения

Как питание физически попадает на Control

J400 задаёт явный межплатный путь всех внешних шин Control. До исправления такие сети, как SYS3V3, IO3V3, CORE1V0 и MATRIX_PERMIT, были показаны внутри функциональных узлов, но их физический вход в проекте отсутствовал. Теперь разъём 2×32 с шагом 2,54 мм связывает эти потребители с внешней силовой платой. Для CORE1V0, IO3V3 и DDR1V35 предусмотрены параллельные контакты и многочисленные земли. Это определённая распиновка стороны Control; существующая ответная плата MIRA_Power в переданном архиве отсутствует. Поэтому её разъём, допустимые токи контактов, высоту соединения и суммарный бюджет питания ещё необходимо согласовать перед изготовлением. Наличие символа разъёма само по себе не является проверкой этих параметров.

Какие шины нужно подавать раздельно

AON определена как постоянно включённая шина 3,3 В. SYS3V3 питает MCU, IO3V3 - выбранные FPGA-банки и цифровые интерфейсы; CORE1V0 и AUX1V8 относятся к ядру и вспомогательным узлам FPGA. DDR1V35 питает DDR3L и соответствующие банки. VTT должна принимать и отдавать ток при номинале DDR1V35/2, тогда как DDR_VREF является малошумящей опорой на том же номинальном уровне. Эти две сети нельзя замкнуть друг с другом. PHY1V05, ANA5 и ANA3V3 обслуживают соответствующие потребители. P15/N15 и PROG_P15/PROG_N15 оставлены отдельными аналоговыми доменами. USB5 - внешняя шина, а USB_VBUS приходит с кабеля на другом листе. Все земли этого разъёма соединены с GND Control.

Лист 400. Продолжение

Почему у разрешения два разных выхода

Внешние статусы ALL_RAILS_PG_POWER, GLOBAL_PWR_PERMIT_POWER и MATRIX_PERMIT_POWER имеют уровни логики 3,3 В. U400 - Nexperia 74LVC125APW с питанием SYS3V3 - передаёт их на MCU; четвёртый канал передаёт служебный UART от Power. U401 - 74LVC1G17 с питанием IO3V3 - отдельно формирует MATRIX_PERMIT для аппаратной матричной логики. Выходы двух приёмников соединять нельзя: они относятся к разным отключаемым доменам. У выбранных микросхем производитель определяет Ioff, что позволяет внешнему сигналу присутствовать при снятом питании приёмника в пределах спецификации. Это защита от подпитывания через приёмник, а не гальваническая развязка. Каждая микросхема имеет локальный конденсатор 100 нФ.

Что происходит, пока контроллеры не запущены

Резисторы по 10 кОм удерживают исходные входы power-good и разрешений низкими. Значит, отсутствие подключённой Power или её активного разрешения не должно разрешать матричные выходы. UART имеет высокий исходный уровень, HOST_ALIVE и HOST_WDI - низкий. HOST_RESET_N является общей цепью сброса MCU; внешний источник обязан работать как открытый сток, иначе возможно противодействие кнопке или другому источнику сброса. На входе MATRIX_PERMIT самой матричной логики также есть отдельная подтяжка вниз. Порядок появления AON, SYS3V3 и IO3V3 и алгоритм выдачи разрешений должны быть реализованы внешним менеджером питания; одни буферы эту последовательность не создают.

Как Control сообщает об аварии и своей работе

HOST_WDI предназначен для обслуживания сторожевой логики Power, HOST_ALIVE - для признака активности программы MCU. HOST_UART_TX и PM_UART_TX_POWER задают два направления служебного UART. MATRIX_INHIBIT_N возвращается к Power через открытый сток Q2203 и подтяжку к AON: сохранённая матричная авария стягивает эту линию вниз. Тем самым теперь показан физический обратный путь аппаратного запрещения. Реакция Power на него должна быть проверена на её собственной схеме. Ни активность HOST_ALIVE, ни наличие UART не доказывают корректность эксперимента: прошивка должна отдельно проверять готовность шин, статус FPGA, аварии, режим и принятый образ матричных ключей.

FPGA

500. Питание Artix-7 и распределённая развязка

Почему FPGA показана несколькими секциями

U500 - один XC7A200T-2FBG484I. Секции питания, конфигурации и банков на других листах относятся к этому же корпусу. FPGA получает аппаратную структуру после загрузки конфигурации: она может содержать автоматы управления, интерфейсы, буферы и вычислительные узлы. Электрическая схема задаёт доступные физические соединения, но сама не доказывает, что соответствующие HDL-блоки уже разработаны. Поэтому номера банков здесь важны как привязка реальных выводов к напряжению питания, а не как отдельные автономные микросхемы.

Три основных вида питания

CORE1V0 соединён с VCCINT и VCCBRAM: первый домен питает ядро логики, второй относится к встроенной блочной памяти. AUX1V8 подведён к VCCAUX. IO3V3 обслуживает выбранные банки ввода-вывода. Эти названия не означают наличие преобразователей на данном листе - здесь показаны потребители и развязка уже подготовленных шин. Перепутать напряжения между доменами нельзя; общая земля не делает их взаимозаменяемыми. Условие готовности каждого источника и порядок подачи питания задаются внешней силовой частью и проверяются отдельно.

Как устроен запас заряда

C500, 680 мкФ, создаёт крупный резервуар на CORE1V0; многочисленные 4,7 мкФ и 470 нФ распределяют развязку между участками корпуса. У VCCBRAM предусмотрены C536, 100 мкФ, и локальные 470 нФ. Обвязка AUX1V8 и банков показана собственными группами. Когда одновременно переключаются многие триггеры или выходы, ближайшие конденсаторы снижают изменение напряжения на индуктивности питающего пути. Их параллельное соединение на схеме не означает допустимость собрать всю группу далеко в одном углу платы.

Банки с разными логическими уровнями

VCCO0, VCCO13, VCCO14, VCCO34 и VCCO35 подключены к IO3V3. VCCO15 и VCCO16 подключены к DDR1V35: это банки интерфейса DDR3L. На листе 800 дополнительно показаны их опорные выводы DDR_VREF. При подготовке ограничений FPGA нужно согласовать назначение корпуса, номер банка и стандарт каждого сигнала. Например, проводник интерфейса DDR нельзя считать обычным выходом 3,3 В лишь потому, что другие секции U500 питаются от IO3V3.

Земля, незадействованные GTP и пределы этого описания

Отдельные секции сохраняют все физические земляные шары корпуса. Ниже показан неиспользуемый GTP-квад с уже существующими соединениями и свободными выводами. Именно через него USB здесь не проходит: USB обслуживает внешний FT601 на листе 700, а FPGA видит параллельную FIFO-шину. Указанные цепи GTP оставлены по исходному проекту; это описание не заменяет проверку корректности их выключения. Аналогично количество конденсаторов не является расчётом полного импеданса питания и подтверждением устойчивой работы готовой платы.

FPGA

600. Загрузка, повторная конфигурация и XADC FPGA

Откуда берётся аппаратная логика FPGA

U600 - W25Q128JVSIQ, отдельная конфигурационная Flash FPGA. FPGA_CFG_CLK, FPGA_CFG_CS_N и FPGA_CFG_D0-D3 соединяют её с конфигурационными выводами U500. M0 подключён к IO3V3, M1 и M2 - к земле: комбинация M[2:0]=001 соответствует Master SPI в AMD UG470. Значит, предусмотрен самостоятельный запуск FPGA с внешней Flash. Ширина чтения и параметры загрузки должны соответствовать записанному образу; наличие четырёх проводников ещё не доказывает выбранный в файле режим x4.

Что означают Flash и bitstream

В U600 хранится последовательность конфигурационных данных - bitstream. После включения она загружается внутрь FPGA и задаёт соединения и функции её логических ресурсов. Внешняя Flash не является местом, откуда FPGA по очереди исполняет каждую логическую операцию. R601, R602 и R606 подтягивают select и многофункциональные выводы Flash, C600 развязывает питание. Для сохранения новой конфигурации после выключения необходимо обновить содержимое U600 подходящим способом; временная загрузка через JTAG сама по себе этого не гарантирует.

Чем JTAG отличается от кнопки PROGRAM

J600 выводит TCK, TMS, TDI, TDO, опорное питание и землю. Через JTAG внешний программатор получает прямой доступ к FPGA для загрузки и диагностики. SW600 притягивает FPGA_PROGRAM_N к земле; после нормального включения питания импульс низкого уровня и последующее отпускание PROGRAM_B запускают повторную конфигурацию. Кнопка не передаёт новый образ, поэтому вновь используется предусмотренный путь чтения Flash. AMD отдельно указывает: удержание PROGRAM_B низким с самого включения питания не является способом задержать первую конфигурацию. Для такой задержки используется INIT_B, но в этой схеме STM32 только наблюдает INIT_B через буфер и не может непосредственно удерживать его низким. Поэтому последовательность включения должна учитывать самостоятельную загрузку Master SPI, а программную перезагрузку выполнять после готовности питающих шин.

Лист 600. Продолжение

Управление перезагрузкой и возврат статуса к STM32

MCU_RESET_FPGA_N подключён ко входу U601, SN74LVC1G07 с открытым стоком. Низкий вход стягивает FPGA_PROGRAM_N вниз, высокий освобождает линию. R605 теперь имеет 4,7 кОм вместо 10 кОм; такая же подтяжка R603, 4,7 кОм, стоит на FPGA_INIT_N. Эти номиналы соответствуют требованию AMD UG470 к внешним подтяжкам PROGRAM_B и INIT_B не более 4,7 кОм. R604 на DONE остаётся 10 кОм. FPGA_DONE и FPGA_INIT_N теперь приходят на входы 3A/4A U901, а его выходы передают FPGA_DONE_MCU на PC6 и FPGA_INIT_N_MCU на PC7 U100. Прошивка может наблюдать статусы, вводить тайм-аут и повторять загрузку, однако DONE не подтверждает обучение DDR, готовность MAC или исполнение пользовательского алгоритма. Эти прикладные признаки должен предоставить сам проект FPGA.

Зачем оставлен XADC

FB600 подаёт AUX1V8 на VCCADC через феррит; C601, 100 нФ, и C602, 470 нФ, создают локальную развязку. Внешние аналоговые входы и показанные опорные выводы заземлены. Здесь подготовлено питание встроенного измерительного блока FPGA, а не отдельный внешний канал измерения матрицы. Если проект FPGA будет использовать внутренний мониторинг кристалла, чтение и обработку надо реализовать в его конфигурации. Измерение токов кроссбара выполняется отдельным трактом TIA/AD4003 на листах 1900-2000.

FPGA

700. USB Type-C и параллельный интерфейс FT601

Путь от кабеля до FPGA

J700 принимает USB-кабель. U706, HD3SS3220, работает с CC1/CC2 и выбирает ориентацию высокоскоростных пар Type-C. Его общий SuperSpeed-тракт соединён с U707, FT601Q-B-R. Линии USB_DP/USB_DM идут к USB2-части FT601. В результате вся обработка физического USB-интерфейса сосредоточена во внешних микросхемах, а U500 обменивается уже параллельными цифровыми словами. Реверсивный разъём требует обоих наборов пар и переключателя; просто объединить соответствующие SuperSpeed-контакты между собой было бы другим соединением.

Как именно передаются слова

FT_D0-FT_D31 образуют двунаправленную 32-разрядную шину. FT_BE0-FT_BE3 сообщают, какие байты слова участвуют в операции. FT_CLK синхронизирует обмен, FT_RXF_N и FT_TXE_N сообщают состояние приёмной/передающей стороны FIFO. FT_RD_N, FT_WR_N и FT_OE_N управляют чтением, записью и выдачей данных. Логика FPGA должна соблюдать выбранный для FT601 протокол и своевременно реагировать на эти сигналы. Это отдельный интерфейс, не тот SPI, по которому STM32 передаёт команды FPGA.

Начальные уровни и локальный сброс

R710, R711 и R713 подтягивают WR_N, OE_N и RD_N к неактивному уровню. R712 подтягивает FT_RST_LOC_N, а команда FT_RESET_N приходит от FPGA через R706, 1 кОм. R708/R709 удерживают GPIO0/GPIO1 низкими. Пока HDL ещё не запущена, эти резисторы задают входам FT601 определённые уровни. Подтяжка R700 на FPGA_PUDC_N заменена с 10 кОм на 1 кОм: AMD требует для PUDC_B прямое подключение либо резистор не более 1 кОм к VCCO14 или GND. Высокий уровень отключает общие конфигурационные подтяжки пользовательских выводов, поэтому внешняя обвязка остаётся существенной. Конфигурационные линии, совмещённые с этим банком, сохраняют свои отдельные имена и связи с загрузочной Flash.

Лист 700. Продолжение

Тактирование и защищённое обнаружение USB VBUS

Y700 - резонатор 30 МГц с C713/C714 по 22 пФ; R705, 1,6 кОм, соединяет FT_RREF с землёй. Исправленные R703, 10 кОм сверху, и R704, 15 кОм снизу, образуют на USB_VBUS_DIV 3,0 В при кабельных 5,0 В. Прежние 20 кОм/10 кОм давали только 1,67 В, что не обеспечивало гарантированный HIGH входа FT601. Теперь делитель приходит на A, вывод 2 U708, Nexperia 74LVC1G17GV,125; Y, вывод 4, выдаёт FT_VBUS_DET на вывод 37 FT601. U708 питается IO3V3 через вывод 5, GND - вывод 3, вывод 1 оставлен NC. Шмитт устраняет неопределённость медленного фронта; гарантированные Ioff и терпимость входа до 5,5 В сохраняют развязку при отключённом IO3V3 и подключённом кабеле. C732, 100 нФ, обслуживает питание, R714, 100 кОм, удерживает выход низким без питания. У HD3SS3220 свой VBUS_DET через R701; R702, 200 кОм, подтягивает DIR.

Питание, защита и будущий протокол

IO3V3 питает цифровые выводы и трёхвольтовые группы FT601. Его DV10 является выходом внутреннего стабилизатора: сеть FT1V0 питает VD10, а фильтрованная FT_PLL1V0 - AVDD; это локальные шины, а не недостающий внешний источник 1 В. FB700/FB701 и конденсаторы обслуживают аналоговые группы. USB5 питает соответствующую часть Type-C-контроллера; USB_VBUS остаётся отдельной сетью кабеля. U700-U705 защищают сигнальные линии, D700 относится к защите VBUS. Наличие USB-FIFO моста не создаёт команды MIRA Studio, формат пакетов, буферизацию эксперимента или восстановление после обрыва: их предстоит реализовать в приложении и FPGA. Ширина FIFO и имя USB3 не являются измеренной скоростью всей системы.

FPGA

800. DDR3L FPGA и опорный генератор 200 МГц

Для чего FPGA своя внешняя память

U800, MT41K256M16TW-107:P, организована как 256 M × 16 бит: это 512 МиБ DDR3L. Она может служить буфером потоков, таблиц и последовательностей непосредственно для FPGA. STM32 не соединён с её адресными и информационными выводами. Чтобы сделать содержимое доступным MCU или компьютеру, логика FPGA должна организовать соответствующий канал и арбитраж. Память энергозависимая; хранение битстрима выполняет другая микросхема, U600 на листе 600.

Разделение банков и групп сигналов

Банк 15 U500 ведёт адреса DDR_A0-DDR_A14, выбор внутренних банков DDR_BA0-BA2, команды и тактовую пару DDR_CK_P/N. Банк 16 обслуживает DDR_DQ0-DQ15. Данные разделены на два байтовых канала: каждый имеет собственную пару DQS и маску DM. Стробы DQS сопровождают данные при передаче и нужны для их захвата. CKE, ODT и RESET_N задают режимы памяти. Chip select этой единственной памяти заземлён, поэтому отдельной управляемой линии CS в данном включении нет.

Что делают оконечные резисторы

R807-R829 по 49,9 Ом соединяют показанные адресные и командные линии с VTT. Их задача - ограничивать отражения на синхронных проводниках, а не задавать адрес. R830, 100 Ом, установлен между DDR_CK_P/N. R805, 240 Ом, соединяет ZQ памяти с землёй как калибровочный резистор, R806 удерживает RESET_N низким до активного управления. У DQ/DQS другие требования к согласованию, связанные с настройками контроллера и самой DDR; одинаковая сеть резисторов на всех выводах здесь не нарисована.

Питание и уровень сравнения

DDR1V35 питает VDD/VDDQ памяти и VCCO15/VCCO16 FPGA. DDR_VREF соединяет опорные входы U800 с соответствующими VREF-выводами обоих банков U500. VTT и DDR_VREF выполняют разные задачи: первый принимает ток оконечных цепей, второй служит уровнем сравнения для входов. Их нельзя объединять только на основании близких номинальных напряжений. Раздельные группы 100 нФ, 470 нФ, 4,7 мкФ и 47 мкФ поддерживают память и банки. Источники этих шин находятся за пределами данного листа.

Опорный генератор и работа контроллера

Y800 выдаёт дифференциальный сигнал 200 МГц. C801/C802 по 100 нФ развязывают постоянную составляющую, R800-R803 по 10 кОм задают смещение входов от DDR1V35, R804, 100 Ом, нагружает пару. Это опорный источник для FPGA, а не прямая тактовая пара DDR_CK_P/N: её формирует контроллер памяти. В проекте FPGA необходимы контроллер DDR3L, инициализация, калибровка, ограничения выводов и временных параметров. По электрической схеме нельзя утверждать подтверждённую частоту DDR или успешное прохождение тренировки на плате.

FPGA

900. Ethernet и буферизованный командный интерфейс MCU

Как подключён сетевой разъём

U902, DP83867IRRGZR, - Ethernet PHY. Его цифровая сторона соединена с банком 13 FPGA через RGMII, а четыре аналоговые пары MDI_A-MDI_D проходят через T900, H5007NLT, к J900 RJ45. Трансформаторы отделяют электрический потенциал кабеля от схемы платы и передают дифференциальные сигналы. U904-U907 ограничивают выбросы на парах. Таким образом, цепочка имеет вид FPGA → PHY → магнитика → кабель; Ethernet-кабель не подключён к выводам FPGA напрямую.

Данные и служебное управление PHY

PHY_TXD0-TXD3, PHY_TX_CTL и PHY_TXC составляют направление к передатчику PHY; PHY_RXD0-RXD3, RX_CTL и RXC возвращают принятые данные в FPGA. PHY_MDC/MDIO - отдельный канал чтения и настройки регистров, PHY_INT_N сообщает о событиях. Y900 задаёт опору 25 МГц, R906, 11 кОм, подключает RBIAS. Пары R909/R910 и R911/R912 задают стартовые уровни на многофункциональных выводах. Их конкретное декодирование и настройки задержек RGMII следует согласовать с даташитом и выбранной реализацией MAC.

Питание, сброс и кабельная сторона

U903, TLV75525, получает IO3V3 и формирует PHY2V5; PHY1V05 приходит отдельной сетью и питает ядро PHY. IO3V3 обслуживает цифровой домен. PHY_RESET_N от FPGA проходит через R913 к локальному узлу с подтяжкой R916 и C932. На кабельной стороне R917-R920 по 75 Ом объединяют центральные отводы через BS_NODE; C938 связывает этот узел с CHASSIS. R921 и C937 соединяют CHASSIS с GND. Светодиодные цепи RJ45 имеют R914/R915 по 470 Ом. Выводы VDDA1P8 13/48 оставлены NC намеренно: это предусмотренный TI режим с двумя питающими напряжениями; добавлять к ним конденсаторы или внешнее 1,8 В в этом режиме нельзя.

Лист 900. Продолжение

Командные и конфигурационные статусы между STM32 и FPGA

U900/U901 заменены на Nexperia 74LVC125APW,118: это четыре однонаправленных буфера в том же TSSOP-14, с документированным Ioff при отключённом питании. U900 остаётся на IO3V3 и передаёт SCK, MOSI, CS_N и HOST_ALIVE к FPGA. U901 вместе с C907 перенесён на SYS3V3 - принимающий домен STM32; он возвращает MISO и FPGA_IRQ. Два ранее неиспользуемых канала теперь передают конфигурационные статусы: 3A, вывод 9, получает FPGA_DONE; 3Y, вывод 8, выдаёт FPGA_DONE_MCU на PC6 U100. 4A, вывод 12, получает FPGA_INIT_N; 4Y, вывод 11, выдаёт FPGA_INIT_N_MCU на PC7. OE остаются заземлёнными, программного отключения нет. Буферы не обеспечивают гальванической развязки, но выбранный Ioff ограничивает обратный ток при выключенном принимающем домене. R900-R905 задают исходные уровни существующих командных и прерывающих линий.

Что ещё необходимо для рабочей сети и управления

DP83867 реализует электрическую часть Ethernet; MAC должен быть реализован в FPGA, а обработка кадров и сетевых протоколов - в выбранной логике и программах. На этой схеме нет подтверждения готового TCP/IP-стека, DHCP-клиента или сервера MIRA. Задержки RGMII, выбранные strap-уровни и настройки регистров PHY надо согласовать с MAC и ограничениями трассировки. Точно так же SPI-проводники между STM32 и FPGA уже соединены, а таблицу регистров, команды, контроль ошибок и обмен событиями необходимо создать. При запуске STM32 может проверить DONE/INIT_B, затем отдельно дождаться прикладной готовности FPGA по определённому протоколу. Статус конфигурации не доказывает работоспособность Ethernet, USB или внешней DDR3L.

DAC

1000. ЦАП и буферы всех 32 битовых линий

Какую физическую задачу решает лист

Лист создаёт 32 независимо задаваемых аналоговых напряжения. U1000 обслуживает BL0-BL7, U1003 - BL8-BL15, U1006 - BL16-BL23, U1009 - BL24-BL31. Каждый AD5676R содержит восемь каналов, поэтому здесь четыре микросхемы ЦАП, а не 32 отдельных преобразователя. Цифровое значение превращается в напряжение сначала на сети BL_DAC_RAWn, затем проходит усилитель и выходит как BL_DACn. Эти выходы ещё не являются непосредственно выводами сокета: подключение к реальной линии BLn выполняют ключи на листе 1500.

Диапазон и смысл цифрового кода

У всех четырёх AD5676R аналоговое питание ANA5, логическое питание IO3V3, вывод GAIN соединён с IO3V3, RSTSEL - с GND. Для применённого корпуса TSSOP это выбирает номинальную шкалу 0…5 В при внутренней опоре 2,5 В и сброс к нулевому коду. Идеальное соответствие можно записать как $V=5\cdot D/65536$, где D - 16-разрядное число. Реальное напряжение содержит ошибки опоры, смещения и усиления; питание усилителей ±15 В само по себе не превращает эту однополярную шкалу в ±15 В.

Зачем после ЦАП стоят OPA4192

U1001/U1002 буферизуют первую восьмёрку, U1004/U1005 - вторую, U1007/U1008 - третью, U1010/U1011 - четвёртую. Каждый корпус содержит четыре канала и отдельную секцию питания. Неинвертирующий вход получает BL_DAC_RAWn, выход непосредственно соединён с инвертирующим входом: это повторитель с номинальным усилением 1. После петли обратной связи включён последовательный резистор 4,7 Ом. Он отделяет выход усилителя от ёмкости и переключений последующей сети, однако создаёт падение напряжения при протекании тока и не заменяет самостоятельный ограничитель тока.

Лист 1000. Продолжение

Как выбирается и обновляется канал

CS_BL0-CS_BL3 адресуют четыре корпуса по отдельности, а DAC_SPI_SCK, DAC_SPI_MOSI и DAC_SPI_MISO общие. Номер канала передаётся внутри команды ЦАП. Общий DAC_LDAC_N позволяет согласовать обновление подготовленных каналов при соответствующей настройке команд и масок; это отдельная операция от загрузки 80-разрядной маски аналоговых ключей. DAC_RESET_N воздействует на ЦАП сразу нескольких листов. Поэтому изменение напряжения, обновление выходов и подключение матрицы должны рассматриваться как три разных этапа управления.

Обвязка и связь с измерением

Локальные конденсаторы рядом с ЦАП поддерживают ANA5 и логическое питание, отдельные конденсаторы шунтируют опору. Секции питания OPA4192 подключены к P15/N15 и имеют свои 100 нФ и 4,7 мкФ. При VMM разрешённые BL_DACn через лист 1500 возбуждают внешнюю матрицу, а выбранный NL возвращается к общему TIA и ADC. Такая коммутация не доказывает внутреннюю геометрию кристалла и не обеспечивает восемь одновременных измерительных каналов: возврат здесь выбирается последовательно. BL6 и BL7 теперь используют отдельные источники BL_DAC6 и BL_DAC7 на листе 1500; ошибочная привязка к BL_DAC2/3 устранена.

DAC

1100. Сервисные напряжения, ограничения тока и формовка

Один ЦАП - восемь разных заданий

U1100 формирует восемь сервисных уставок. Каналы 0-3 дают VREAD_DAC, VSET_DAC, VRESET_DAC и VWL_DAC; каналы 4-6 дают ILIM_SET_DAC, ILIM_RESET_DAC и ILIM_FORM_DAC; канал 7 даёт MATRIX_BIAS_DAC. Это напряжения, а не уже сформированные импульсы или непосредственно заданные токи. Часть уставок пойдёт в коммутатор источников, часть - в регулятор ограничения тока, ещё одна - к переключателям опорного и корпусного контактов сокета. U1100 выбирается сигналом CS_CTRL.

Почему READ, SET и RESET отличаются от WL

U1101A, U1101B и U1101C имеют неинвертирующую схему с одинаковыми резисторами 10 кОм в обратной связи и к земле. Номинальный коэффициент равен 1+10/10=2, поэтому шкала 0…5 В U1100 превращается примерно в 0…10 В на VREAD_SRC, VSET_SRC и VRESET_SRC. U1101D включён повторителем и выдаёт VWL_SRC примерно 0…5 В. U1102 повторяет три токовые уставки и MATRIX_BIAS_DAC; эти интерфейсы также имеют шкалу около 0…5 В. GAIN U1100 остаётся подключённым к IO3V3: при VLOGIC=3,3 В этот уровень допустим и выбирает удвоение внутренней опоры 2,5 В. После усилителей стоят резисторы 4,7 Ом, поэтому напряжение под токовой нагрузкой отличается от идеального кода.

Лист 1100. Продолжение

FORMING: источник и его фактически подключённое питание

U1103, AD5761R, подключён к PROG_P15/PROG_N15 и выбирается CS_HV. Он формирует VFORM_DAC_RAW, который подан на неинвертирующий вход U1104A. Локальная отрицательная обратная связь делает OPA192 повторителем; после R1117 получается VFORM_SRC. Вторая секция того же U1104 теперь подключает вывод 5 к PROG_P15, вывод 2 к PROG_N15; ошибочная отдельная силовая секция OPA4192 удалена. Существующие 100 нФ и 4,7 мкФ остаются на питающих шинах. Подключение питания исправлено без замены сигнального усилителя или изменения его коэффициента.

Какую шкалу использовать при записи

Для существующего одностороннего токового поглотителя на листе 2100 все источники WRITE, включая FORMING, должны быть положительными относительно GND: рабочее ограничение 0…+10 В. U1103 следует настраивать на однополярную шкалу 0…10 В с отключённым overrange. Знак напряжения между выбранными выводами кроссбара меняется MAT_POLARITY, который переставляет источник и возврат. Возможность самого AD5761R выдавать отрицательное напряжение не делает комплаенс двунаправленным: при отрицательном абсолютном источнике встроенный диод Q2100 обходит регулирование. Эти ограничения должны соблюдаться программой; аналогового детектора неправильной отрицательной шкалы здесь нет.

Куда уходят уставки и как выполняются сбросы

VREAD_SRC/VSET_SRC/VRESET_SRC/VFORM_SRC выбираются U1601; VWL_SRC поступает на WL-переключатели; ILIM - на лист 2100; MATRIX_BIAS_SRC - на лист 1800. Амперы определяются всей петлёй комплаенса и выбранным шунтом, а не именем ILIM. DAC_RESET_N и DAC_LDAC_N общие с остальными ЦАП. После полного сброса AD5761R его выходной усилитель требуется включить записью регистра управления; CLEAR должен быть настроен на нужное безопасное значение. HV_ALERT_N сообщает состояние микросхемы, но не заменяет MAT_FAULT_N. Окно физического подключения источника создаёт U1603A, а не сама запись кода ЦАП.

DAC

1200. Интерфейс FPGA к банку ЦАП

Этот лист не содержит второго FPGA

U500 здесь показан своей секцией, относящейся к управлению ЦАП. Это тот же физический Artix-7, чьи питание, конфигурация и другие интерфейсы разнесены по соседним листам. Секция выводит последовательный интерфейс и дискретные сигналы управления на преобразователи листов 1000 и 1100. Она связывает цифровой план эксперимента с конкретными аналоговыми уставками. Сам рисунок выводов не содержит SPI-контроллера как готовой программы: последовательности должны быть реализованы внутри FPGA или обслуживающего программного обеспечения.

Как цифровое слово попадает в нужный источник

DAC_SPI_MOSI переносит команды и данные из FPGA, DAC_SPI_SCK задаёт такты, DAC_SPI_MISO возвращает данные. CS_BL0-CS_BL3 выбирают четыре восьмиканальных ЦАП битовых линий, CS_CTRL - сервисный U1100, CS_HV - U1103 формовки. При обычном отдельном обращении активен один выбор устройства. Таким образом, одна последовательная шина обслуживает много каналов: отдельные провода на каждый 16-разрядный код не нужны. Конкретное назначение регистра и канала определяется форматом команды выбранной микросхемы.

Что остаётся общим после выбора корпуса

DAC_LDAC_N и DAC_RESET_N распределяются сразу к нескольким преобразователям. Программа может сначала записать будущие значения и затем согласовать их появление на выходах, но должна учитывать индивидуальные настройки LDAC каждого ЦАП. Важно не путать этот общий LDAC с MAT_SPI_LATCH: первый связан с аналоговыми значениями, второй - с выходным образом десяти регистров ключей. Сброс банка тоже не является полноценной командой остановки матрицы, потому что состояние ключей и питания определяется другими цепями.

Возврат данных и сигналы формовки

Общая MISO требует последовательного чтения устройств. В частности, SDO AD5676R при неактивном SYNC удерживает последний бит слабой защёлкой, а не просто всегда становится идеальным высоким импедансом; производитель предусматривает совместное использование таких выходов. Настройки readback и цепочки должны соответствовать выбранному протоколу. HV_ALERT_N идёт в FPGA от U1103, HV_CLEAR_N - в обратную сторону. Сигнал ALERT описывает состояние ЦАП формовки; он не является доказательством измерения тока внешней матрицы.

Обвязка и очередность включения

R1200-R1207 по 10 кОм задают неактивные уровни для линий выбора, LDAC и RESET, пока FPGA не управляет выводами. Локальные 47 мкФ, 4,7 мкФ и 470 нФ относятся к IO3V3 данного банка, а не к аналоговому выходному тракту. Практический порядок разделён: инициализировать интерфейс, установить диапазоны и уставки ЦАП, подготовить измерение и маски, затем разрешить аналоговый маршрут. Ни наличие SPI, ни успешное чтение регистра сами по себе не подтверждают правильное напряжение на сокете; для этого нужен измерительный тракт и проверка платы.

MATRIX

1300. Аппаратная логика разрешений и матричных режимов

Откуда приходит разрешение и что запрещает работу

MATRIX_PERMIT приходит от внешней платы Power через физический межплатный разъём листа 400 и буфер с Ioff. Это отдельная ветвь в домене IO3V3; одноимённый статус для MCU не соединяет напрямую разные домены питания. R1304, 10 кОм, удерживает вход разрешения низким при отсутствии активного источника. U1300 теперь вычисляет MAT_ALLOWED = MATRIX_PERMIT AND MAT_FAULT_N AND MAT_FAULT_CLEAR_N. Следовательно, разрешение Power, отсутствие сохранённой аварии и отпущенный сброс памяти должны присутствовать одновременно. Ноль любого из этих входов сбрасывает готовность образа U1301 и очищает сдвиговую часть регистров 1400. Это аппаратное запрещение локальных выходов Control; фактическое отключение шин внешней платой определяется также схемой и логикой самой Power.

Почему одного фронта LATCH больше недостаточно

На D U1301 теперь подан MAT_FRAME_VALID от вывода L4 секции U500, банк 35; R1303, 10 кОм, задаёт ноль до конфигурации FPGA. Положительный фронт MAT_SPI_LATCH записывает этот уровень в MAT_IMAGE_ARMED, если MAT_ALLOWED уже разрешён. Поэтому LATCH при FRAME_VALID = 0 снимает готовность, а не создаёт её. Однако U1301 не считает биты: FPGA обязана выдать FRAME_VALID только после ровно 80 тактов и проверки полного теневого образа. MAT_ALLOWED должен быть высоким ещё до первого из этих тактов и оставаться высоким на протяжении передачи: входы SRCLR_N регистров 595 очищают сдвиговую часть, а не выходную память. После потери разрешения или сброса нужен новый полный проверенный кадр и новая фиксация. Независимого аппаратного счётчика длины или CRC здесь нет.

Лист 1300. Продолжение

Какие сочетания проходят общую проверку режима

U1323 формирует A = MAT_SERVICE_REQ OR MAT_VMM_REQ; U1324 формирует B = MAT_SERVICE_REQ AND MAT_WRITE_REQ; U1325 формирует C = MAT_READ_REQ OR B; U1326 выдаёт MAT_REQUEST_VALID = A AND C. Запросы уже содержат взаимное исключение противоположной команды. В результате проходят только SERVICE_READ, SERVICE_WRITE и VMM_READ. Равные SERVICE/VMM, равные READ/WRITE и сочетание VMM_WRITE дают VALID = 0. U1304 формирует MAT_RUN = MAT_ALLOWED AND MAT_IMAGE_ARMED AND NOT MAT_SPI_OE_N AND MAT_REQUEST_VALID. Ошибочное командное сочетание теперь снимает общий RUN, поэтому отключаются также общие выходы масок WL и зажимов BL/NL. Декодер использует исходные запросы, а не SAFE-выходы, и комбинационной петли через RUN не образует.

Чем отличаются разрешение чтения, записи и импульс

MAT_READ_SAFE равен MAT_RUN AND MAT_READ_REQ; MAT_WRITE_SAFE равен MAT_SERVICE_SAFE AND MAT_WRITE_REQ. Благодаря общей проверке режима чтение уже не может включиться при отсутствии выбранного режима или при его конфликте. U1318 добавляет MAT_PULSE и получает MAT_WRITE_PULSE. U1319/U1320 объединяют сервисное чтение с этим импульсом в MAT_SOURCE_SAFE; U1322 разрешает параллельный VMM-драйв только совместно с MAT_READ_SAFE, а U1321 формирует MAT_VMM_OE_N для DAC-масок. WRITE_SAFE - разрешённая ветвь записи, а WRITE_PULSE - отдельное временное окно подачи записи: эти сети не взаимозаменяемы. Длительность импульса создаёт FPGA; отдельного аппаратного ограничителя его максимального времени на этом листе нет.

Какой порядок обязана обеспечить FPGA

Перед передачей кадра FPGA запрещает выходы через MAT_SPI_OE_N = 1, снимает MAT_PULSE и MAT_FRAME_VALID. Затем при устойчивом MAT_ALLOWED = 1 передаёт ровно 80 бит, проверяет образ, поднимает FRAME_VALID с соблюдением setup/hold, выдаёт один LATCH и снова снимает FRAME_VALID. После выдержки на установление аналоговых узлов можно разрешить выходы. Проверка образа обязана исключать пересечение DAC- и GND-масок, зажим выбранной сервисной BL и выбранного NL-возврата, а также несогласованные адреса и диапазоны. Переключать режим, адреса, полярность и маски нужно при выключенных выходах с паузой на размыкание и установление. Схема задаёт межблокировки, но не заменяет HDL-автомат, контроль прерванной передачи и предел длительности импульса. Его реализация и временные допуски требуют отдельной проверки.

MATRIX

1400. Загрузка и хранение 80-разрядного образа ключей

Почему нужны десять регистров

U1400-U1409, SN74HC595, превращают последовательную передачу FPGA в 80 отдельных логических выходов. Первые 32 управляют подключением источников BL_DAC к BL, следующие 32 - независимыми заземляющими ключами BL, ещё восемь - выбором напряжения WL, последние восемь - заземлением NL. Это маски управления аналоговой коммутацией, а не хранилище весов мемристоров и не сами транзисторы внутри внешнего кристалла. Содержимое внешней матрицы меняется уже под действием аналогового воздействия.

Путь данных и порядок передачи

MAT_SPI_MOSI входит в SER U1400. Последовательные выходы QH_SER через MAT_CHAIN_0-8 соединяют U1400→U1401→…→U1409. MAT_SPI_SCK сдвигает данные, MAT_SPI_LATCH переносит сдвинутый образ на параллельные выходы. Для полного кадра первым передают содержимое самого дальнего U1409, последним - ближайшего U1400. Если байт отправляется старшим битом вперёд, его биты 7…0 должны соответствовать QH…QA. При ином программном порядке битов упаковка меняется; электрические соединения не меняют своего назначения.

Лист 1400. Продолжение

Точное распределение масок

U1400-U1403 дают MAT_BL_VMM_0…31 четырьмя последовательными восьмёрками. U1404-U1407 дают MAT_BL_ZERO_0…31. U1408 выдаёт MAT_WL_ON_0…7, U1409 - MAT_NL_ZERO_0…7. Например, QA U1400 относится к BL_VMM_0, QH того же корпуса - к BL_VMM_7. Здесь нет аппаратной проверки, что для одной BL не выставлены одновременно VMM и ZERO. Такая комбинация может подключить выход буфера к земле через два аналоговых ключа, поэтому согласованность масок является обязанностью управляющей последовательности.

Два домена выходного разрешения

Выходы U1400-U1403 управляются MAT_VMM_OE_N; остальные шесть корпусов - MAT_OE_N. Это позволяет оставить общие WL и зажимы работающими, а подключение BL_DAC разрешать только при квалифицированном VMM-чтении. Высокий OE переводит выходы соответствующего регистра в высокоимпедансное состояние, после чего управляющий уровень ключа определяется его резисторной обвязкой. Локальные 100 нФ стоят у каждого регистра; повторённые подтяжки общих линий существуют параллельно, а не создают четыре отдельных SPI-интерфейса.

Что происходит при аварии и восстановлении

MAT_ALLOWED соединён с активным низким входом очистки всех сдвиговых частей. При снятии разрешения данные внутри этих частей очищаются, но выходные защёлки не переписываются автоматически: для этого нужен LATCH. Параллельно лист 1300 выключает выходные разрешения, поэтому старое содержимое остаётся внутри без активного управления ключами. Для восстановления следует удерживать выходы выключенными, передать полный корректный кадр, выполнить LATCH и только затем запросить работу. Один случайный LATCH способен выставить MAT_IMAGE_ARMED; счётчика правильной длины кадра здесь нет. Передача всех 80 бит должна начинаться только при MAT_ALLOWED=1; иначе SRCLR_N удерживает сдвиговые регистры в сбросе.

MATRIX

1500. Коммутация 32 BL: источник, земля и сервисный путь

Три назначения одной физической линии

Для каждой BL предусмотрены независимое подключение источника BL_DAC, независимое подключение GND и доступ через сервисный мультиплексор. Всего U1500-U1515 дают 64 канала ADG5412, то есть по два управляемых ключа на каждую из 32 BL. При единице на управляющем входе ADG5412 соответствующий контакт замкнут. MAT_BL_VMM_n соединяет BL с источником, MAT_BL_ZERO_n - с землёй. Реальная линия продолжается к одноимённому контакту J1800; название исходного файла BL0_7 не означало, что остальные группы отсутствуют.

Состояния линии и незапаянные резисторы

Для возбуждения линии нужен VMM_n=1 и ZERO_n=0; для принудительного заземления - VMM_n=0 и ZERO_n=1. Две единицы соединяют источник с землёй и аппаратно не запрещены локальными ключами. Все 32 резистора BL→GND по 1 МОм теперь имеют DNP: они оставлены на схеме как опциональные места, но не устанавливаются в рабочую сборку. Иначе при обратной полярности выбранная BL получала бы возврат тока мимо Q2100 и нарушала бы микроамперный комплаенс. Поэтому при двух выключенных ключах BL может быть плавающей; для определённого потенциала и разряда следует явно использовать управляемый BL_ZERO и согласованный алгоритм. Резисторы 10 кОм относятся к управляющим входам, а не к аналоговому заземлению BL.

Лист 1500. Продолжение

Как адресуется одиночная BL

U1516, U1517, U1518 и U1519 - четыре ADG5408, обслуживающие соответственно BL0-7, BL8-15, BL16-23 и BL24-31. Общие MAT_BL_A2:A0 выбирают одну позицию внутри каждого банка. Поэтому при разрешении сразу образуются четыре промежуточные сети MAT_BL_BANK_0…3. Только U1600 на следующем листе выбирает один из этих банков по MAT_BL_A4:A3. Адрес выбранной линии равен 8·bank+local; это адрес внешнего подключения и не доказательство определённой внутренней структуры мемристорного кристалла.

Сервисный режим и связь с защитой

MAT_SERVICE_SAFE включает локальные селекторы, после чего выбранная BL через MAT_BL_SERVICE может быть соединена либо с источником, либо с возвратом в зависимости от MAT_POLARITY. Для одиночного чтения источник обычно VREAD_SRC, для записи - VSET_SRC, VRESET_SRC или VFORM_SRC. Название выбранной уставки не заменяет настройки полярности. Токовый комплаенс расположен в отдельном возврате записи, поэтому нельзя автоматически считать любой ток BL в VMM ограниченным тем же самым регулятором.

Питание и исправленное соответствие каналов

Силовые секции ключей подключены к P15/N15, с локальными шунтирующими конденсаторами у групп корпусов и мультиплексоров. У U1501 исправлены две скопированные метки: pin 11, относящийся к BL6, теперь соединён с BL_DAC6, а pin 6, относящийся к BL7, - с BL_DAC7. Верхние каналы BL2 и BL3 сохранили свои источники BL_DAC2 и BL_DAC3. Таким образом, все 32 канала используют соответствующие им буферизованные источники по номеру. Исправление не меняет полярность ключей, маски регистров, адреса мультиплексоров или соединение с сокетом.

MATRIX

1600. Выбор источника, банка и направления сервисного тока

Два независимых адресных выбора

U1600 завершает выбор BL: MAT_BL_A4:A3 выбирают MAT_BL_BANK_0…3, третий адресный вход A2 заземлён. Получается MAT_BL_SERVICE. U1601 независимо выбирает источник: MAT_SRC_A1:A0=00 означает VREAD_SRC, 01 - VSET_SRC, 10 - VRESET_SRC, 11 - VFORM_SRC; его A2 тоже заземлён. Оба мультиплексора разрешены MAT_SERVICE_SAFE. Выбранный источник сначала появляется на MAT_SRC_SELECTED, а не сразу на внешней матрице. Поэтому можно заранее выбрать напряжение и адрес, сохраняя собственно подачу источника разомкнутой.

Окно воздействия и устранённый обход возврата

U1603A соединяет MAT_SRC_SELECTED с MAT_SOURCE по MAT_SOURCE_SAFE. При сервисном чтении разрешение действует на интервале согласованного READ; при записи источник включается только с MAT_PULSE. R1600=1 МОм остаётся между MAT_SOURCE и GND: это нагрузка источника до DUT, а не обход измерения возвратного тока. R1601=1 МОм на MAT_RETURN теперь помечен DNP и не устанавливается. Вместе с DNP резисторов выбранной BL/NL это убирает постоянные возвраты DUT в землю мимо Q2100. При выключенных ключах MAT_RETURN может быть плавающим; для разряда внешних контактов требуются соответствующие управляемые зажимы и выдержка, а не расчёт на неустановленный резистор.

Лист 1600. Продолжение

Что именно меняет MAT_POLARITY

Два канала U1602, ADG5434, меняют местами роли BL и NL. По таблице этой микросхемы IN=1 выбирает S_A, IN=0 - S_B. При MAT_POLARITY=1 MAT_BL_SERVICE соединён с MAT_SOURCE, MAT_NL_SERVICE - с MAT_RETURN. При нуле MAT_BL_SERVICE идёт в MAT_RETURN, а MAT_NL_SERVICE - к MAT_SOURCE. Это перестановка электродов подключения, а не арифметическое изменение знака кода всех ЦАП. Внешнее воздействие определяется одновременно выбранным источником, его реальной полярностью и состоянием маршрутизатора.

Почему у чтения и записи разные возвраты

U1603B соединяет MAT_RETURN с MAT_TIA_IN по MAT_READ_SAFE. Дальше ток преобразуется TIA в напряжение и передаётся ADC. U1603C соединяет тот же MAT_RETURN с MAT_WRITE_RETURN по MAT_WRITE_SAFE, откуда он идёт в цепь комплаенса листа 2100. Возврат записи остаётся подключённым на всём окне WRITE_SAFE, даже между импульсами MAT_PULSE. Теперь затвор токового MOSFET отдельно отключается между импульсами: источник режется U1603A, а привод затвора - переиспользованной U1603D на листе 2100. READ_SAFE непосредственно от режима не зависит, поэтому программно по-прежнему требуются согласованные SERVICE/VMM и READ/WRITE.

VMM и дополнительные секции этих же корпусов

При VMM сервисные U1600/U1601 выключены, U1603A не подаёт общий источник. Напряжения приходят в BL отдельно с 32 ЦАП через лист 1500. Выбранный U1705 нейронный вывод должен попасть в возврат и TIA, поэтому для этого пути нужна MAT_POLARITY=1. Ранее свободные U1602C и U1603D теперь изображены на листе 2100: первая переключает обратную связь OPA197 между реальным sense и tracking, вторая отключает привод затвора. Это дополнительные секции уже существующих физических корпусов, а не две новые микросхемы. Их питание осталось в силовых секциях на листе 1600; секция U1602D по-прежнему не используется.

MATRIX

1700. Драйверы WL, заземление NL и общий селектор возврата

Какие соединения реально представлены

U1700 и U1701, два ADG5434, обслуживают WL0-WL7. Каждый канал соединяет свою WL либо с VWL_SRC, либо с GND. Здесь сформировано восемь управляемых внешних линий; внутренние транзисторы и мемристоры кроссбара на этом листе не нарисованы. Поэтому говорить о точной внутренней схеме ячейки только на основании имён WL и NL нельзя. Для платы важно другое: какие контакты сокета возбуждаются, какие заземлены и откуда приходит выбранный аналоговый уровень.

Как включается WL

MAT_WL_ON_0…7 приходят с U1408. Единица подключает соответствующую WL к VWL_SRC, ноль - к GND. Само напряжение VWL_SRC задаётся отдельным каналом U1100 и повторителем U1101D, поэтому смена кода ЦАП меняет доступный общий уровень, а маска выбирает линии. На каждой WL установлен резистор 10 кОм к земле. Он остаётся нагрузкой и во включённом состоянии: при 5 В это примерно 0,5 мА на одну линию без учёта остальных нагрузок, а не только абстрактная подтяжка.

Зажимы NL и почему их 1 МОм теперь DNP

U1702/U1703, ADG5412, дают восемь независимых ключей NL→GND. Их управляют MAT_NL_ZERO_0…7 с U1409: единица замыкает соответствующий зажим. Восемь резисторов NL→GND по 1 МОм оставлены как DNP. В рабочей сборке они не установлены, потому что ток через такой резистор на выбранной возвратной NL прошёл бы мимо Q2100 и не попал бы в сигнал комплаенса. Для измеряемого NL управляемый зажим должен быть выключен; иначе он сам создаст сильный обход возврата. При всех ключах OFF линия может плавать. Состояние остальных NL и этап разряда задаются алгоритмом с учётом подключённого кристалла.

Лист 1700. Продолжение

Как один из NL попадает в измерение

U1705, ADG5408, выбирает NL0…NL7 по MAT_NL_A2:A0 и выдаёт MAT_NL_SERVICE. U1704 формирует разрешение MAT_NL_SAFE=MAT_SERVICE_SAFE OR MAT_VMM_DRIVE_SAFE. При сервисном режиме выбранный NL может стать источником или возвратом через U1602; при VMM-чтении он становится общим измеряемым выходом при MAT_POLARITY=1. Мультиплексор выбирает только одну NL в данный момент. Даже при одновременной подаче многих BL результат оцифровывается через один общий тракт, а другие NL измеряются следующим выбором адреса.

Питание, разряд контактов и последовательность

Аналоговые ключи используют P15/N15, логическое ИЛИ питается IO3V3, возле силовых секций стоят локальные 100 нФ. Подтяжки задают уровни управления при отключённых регистрах. Перед опытом следует подготовить WL, снять зажим с измеряемого NL, выбрать адрес и полярность, затем разрешить режим. Для намеренного заземления или разряда используются NL_ZERO и BL_ZERO: неустановленные DNP-резисторы эту задачу больше не выполняют. Смена адреса требует выдержки на установление TIA и ADC; конкретное время определяется реальной ёмкостью и диапазоном. Показанная логика не проверяет автоматически ни снятие зажима выбранной линии, ни соответствие матричной маски конкретному образцу.

MATRIX

1800. Сокет кроссбара и выбор потенциала корпуса и опорного контакта

Где сама матрица подключается к плате

На этом листе заканчивается электроника платы и начинается физическое подключение исследуемого кроссбара. J1800 - один сокет ICS-CQFP64-1830-1830-100-1 на 64 контакта. Изображения J1800A и J1800B являются двумя частями одного УГО: первая показывает выводы 1-32, вторая - 33-64. На печатной плате им соответствует одно посадочное место. Сам сокет не выбирает ячейку, не генерирует напряжение и не измеряет ток. Он соединяет выводы установленной микросхемы с именованными цепями BL, WL и NL. Поэтому одинаковые метки на разных листах - продолжение одного электрического проводника. Например, BL0 приходит сюда с коммутации на листе 1500 и непосредственно соединяется с контактом 64 J1800.

Почему контакты идут в необычном порядке

Распиновка следует предоставленному пользователем образцу кроссбара, а не порядку чтения УГО слева направо. BL0-BL15 занимают контакты 64-49 в обратном порядке, BL16-BL31 - контакты 17-32 в прямом. NL0-NL7 выведены на контакты 3-10. WL0-WL5 занимают 46-41, затем WL6 находится на 39, WL7 - на 38. Пропуск контакта 40 внутри группы WL намеренный: он отведён под CASE_COM. Тридцать два BL, восемь WL и восемь NL составляют 48 сигнальных соединений. Имена BL/WL/NL описывают разные семейства электродов матрицы; конкретную структуру ячейки следует брать из документации установленного образца. Само наличие этих групп не доказывает совместимость с любым кроссбаром того же корпуса.

Лист 1800. Продолжение

CASE_COM и GND_REF выбираются раздельно

Контакт 40 имеет функцию CASE_COM и подключён к MAT_ADAPTER_CASE. Контакт 48 обозначен GND_REF; в существующем проекте его цепь сохраняет историческое имя MAT_ADAPTER_VSUB. Это имя не превращает контакт автоматически в подложку: для данного образца его назначение определено пользовательской распиновкой. J1802 выбирает потенциал контакта 40, J1801 - контакта 48. Средний вывод 2 каждого джампера идёт к сокету, вывод 1 - на GND, вывод 3 - на MATRIX_BIAS_SRC с листа 1100. Перемычка 1-2 даёт прямое соединение с землёй, 2-3 - с источником смещения. Одновременно замыкать обе стороны нельзя: тогда источник смещения окажется соединён с GND. Оба выбора не зависят друг от друга.

Что означает DNP у двух резисторов

R1800 и R1801 по 100 кОм нарисованы между соответствующими контактами сокета и землёй, но в текущем исходнике оба имеют признак DNP: по умолчанию их не устанавливают. Следовательно, нельзя описывать их как гарантированно существующие подтяжки. Если резистор установлен, при снятой перемычке он задаёт слабый возврат к земле; если DNP соблюдён, а джампер снят, лист не обеспечивает такого возврата. При выбранном смещении установленный резистор также нагружает источник: например, при 1 В через 100 кОм течёт 10 мкА. Для чувствительного эксперимента это отдельная физическая нагрузка, а не только удобная настройка. Базовое положение, указанное в проекте, - оба джампера на землю.

Неиспользуемые контакты и граница проверки

Контакты 1, 2, 11-16, 33-37 и 47 оставлены NC; их 14. В частности, 47 не является вторым контактом корпуса или земли. Знак отсутствия соединения означает намеренное отсутствие проводника, поэтому объединять такие выводы с общей заливкой по догадке нельзя. Электрическая схема подтверждает логические номера и цепи, но сама по себе не подтверждает ориентацию реального сокета, координаты механических отверстий или распиновку нового образца кроссбара. Источник, из которого переносилось посадочное место, использовал другую карту контактов; переносить её поверх пользовательской распиновки нельзя. Ранее подготовленная 3D-модель приближённая и служит для компоновки; точные механические зазоры требуют размеров изготовителя или измерения изделия.

ADC

1900. Преобразователь тока в напряжение, выбор монитора и развязка защиты

Почему вход TIA близок к земле, а выход меняет знак

U1900 OPA551 получает питание P15/N15 и превращает ток MAT_TIA_IN в напряжение MAT_TIA_OUT. MAT_TIA_IN приходит из аналоговой маршрутизации матрицы на инвертирующий вход; неинвертирующий вход соединён с GND. При замкнутой обратной связи усилитель изменяет выход так, чтобы напряжение входного узла оставалось близко к земле. Это виртуальная земля: она получается благодаря усилению и обратной связи, а не прямому соединению входа с GND. Определим положительный IIN как ток, втекающий из матрицы в MAT_TIA_IN. Тогда для установившегося сигнала идеальная формула VOUT = -IIN × R эфф. Положительный входной ток требует отрицательного выхода; при обратном токе знак меняется. Постоянные R1900 = 10 МОм и C1903 = 2,2 пФ поддерживают обратную связь при переключении диапазонов. Питание ±15 В не означает гарантированный линейный выход точно до обеих шин. Допустимые токи, размах и устойчивость всего TIA зависят также от нагрузки и ёмкостей матрицы, ключей и будущей платы.

Как восемь адресов задают пять основных диапазонов

U1901 ADG5408 подключает к входу TIA одну ветвь обратной связи. Адрес MAT_TIA_A2:A0 = 000 выбирает R1901/C1907: 100 Ом/330 пФ; 001 - R1902/C1908: 1 кОм/100 пФ; 010 - R1903/C1909: 10 кОм/33 пФ; 011 - R1904/C1910: 100 кОм/10 пФ; 100 - R1905/C1911: 1 МОм/3,3 пФ. Адреса 101-111 выбирают R1906/C1912, R1907/C1913 и R1908/C1914: все три повторяют 100 Ом/330 пФ. В модели постоянного тока R эфф = 10 МОм || (R выбр + RON), где RON - сопротивление выбранного канала U1901. Например, если временно пренебречь RON, ветвь 10 кОм даёт 9,990 кОм, а 1 МОм - 909,1 кОм: постоянные 10 МОм нельзя забывать при калибровке. Даташит ADG5408 приводит типовое RON 13,5 Ом при определённых условиях; это не постоянная величина для любого напряжения и температуры. На диапазоне 100 Ом его вклад особенно заметен. Конденсаторы задают частотную обратную связь, но одно произведение R×C не определяет время установления целого TIA.

Лист 1900. Продолжение

Что именно выбирает независимый монитор

U1902 ADG1208 имеет собственный адрес MAT_SENSE_A2:A0; изменение монитора не обязано менять диапазон TIA. Реальные подключения таковы: 000/S1 - MAT_TIA_OUT; 001/S2 - MAT_BL_SERVICE; 010/S3 - MAT_NL_SERVICE; 011/S4 - MAT_CC_SENSE_BUF; 100/S5 - MAT_ILIM_SENSE_BUF; 101/S6, 110/S7 и 111/S8 - GND. На MAT_MONITOR_RAW появляется один выбранный сигнал, поэтому ток TIA, напряжения сервисных шин и уставку комплаенса получают последовательными отсчётами. Три заземлённых канала позволяют наблюдать суммарное смещение измерительного тракта, но проверка нуля не заменяет проверку масштаба известным напряжением или током. Выход мультиплексора идёт на U2002 листа 2000. Там стоит высокоомный повторитель, поэтому сопротивление U1902 теперь прежде всего влияет на зарядку входных и паразитных ёмкостей, утечки и переходный процесс; оно больше не образует прежний постоянный делитель с входным резистором драйвера АЦП.

Зачем комплаенсу добавлены два отдельных повторителя

U1903 - один двухканальный OPA2197 в SOIC-8. Секция A принимает исходный MAT_CC_SENSE на неинвертирующий вход и возвращает выход на инвертирующий; её выход называется MAT_CC_SENSE_BUF. Секция B аналогично повторяет MAT_ILIM_SENSE в MAT_ILIM_SENSE_BUF. Секция C показывает общее питание P15/N15; C1917 и C1918 по 100 нФ обеспечивают местный обход каждой шины на GND. Исходные MAT_CC_SENSE и MAT_ILIM_SENSE остаются в контуре регулирования листа 2100. Входы делителей защиты листа 2200 и каналы S4/S5 монитора подключены к выходам повторителей. Поэтому токи этих делителей отдают выходы U1903, а не высокоомные узлы задания и измерения комплаенса. Одного повторителя после мультиплексора для этого недостаточно: он отделяет АЦП, однако не устраняет постоянную нагрузку делителей аппаратной защиты. У реальных повторителей остаются входной ток, смещение, шум и конечное время отклика; дополнительную задержку пути аварийного отключения необходимо измерить.

Как получать сопоставимые отсчёты после переключения

Сначала задают маршрут матрицы, диапазон MAT_TIA_A2:A0 и канал MAT_SENSE_A2:A0, затем выдерживают время установления и запускают преобразование. Для первоначальной проверки принят режим не выше 100 тыс. отсчётов/с и пауза 20 мкс после изменения источника или диапазона. Эти числа - условия начала стендовой проверки, а не доказанные пределы или гарантия точности. Проверять нужно максимальный перепад, высокоомные диапазоны, выход из насыщения, собственный шум и реакцию защиты. В идеальном примере IIN = +10 мкА, выбранные 10 кОм и постоянные 10 МОм дают MAT_TIA_OUT = -99,900 мВ без учёта RON. Новый драйвер листа 2000 имеет коэффициент -0,15, поэтому разность входов АЦП будет +14,985 мВ и идеальный знаковый код около +393 при VREF = 5 В и выключенном сжатии диапазона. Для реального результата нужны отдельные поправки смещения и масштаба каждого диапазона; направление тока и знак кода следует проверить известным воздействием.

ADC

2000. Буферизованный монитор, дифференциальный драйвер и AD4003

Как разделены опорное напряжение и питание АЦП

U2000 ADR4550 создаёт MAT_ADC_REF, номинально 5 В. Этот узел задаёт масштаб АЦП, а не питает его ядро. U2005 TLV75518P получает ANA3V3 и формирует MAT_ADC_1V8 для VDD U2004 AD4003; вывод VIO АЦП питается от IO3V3. C2001/C2002 возле опорника и C2008/C2009 возле АЦП обеспечивают резерв заряда и высокочастотный обход опорного узла. Перед U2000 добавлен U2006 TLV76012DBZR: вход pin 2 получает P15, выход pin 1 формирует MAT_REF_PRE12, pin 3 соединён с GND. Номинальные 12 В дают запас относительно верхней рабочей границы VIN = 15 В у ADR4550. Для спецификации 12-вольтового TLV760 требуется достаточное входное напряжение, в частности не ниже 13,5 В при заданных условиях. R2010 = 10 кОм создаёт необходимую минимальную нагрузку: даже при 11,4 В и сопротивлении 10,1 кОм ток около 1,129 мА. C2000, C2017 и C2018 по 1 мкФ имеют допустимое напряжение не ниже 25 В. Включение, спад питания и нагрев регулятора всё равно проверяются на реальной плате.

Почему монитор сначала буферизуется на ±15 В

U2002 OPA197 включён повторителем: MAT_MONITOR_RAW идёт на IN+, выход возвращён на IN- и называется MAT_MONITOR_BUF. Его питание изменено на P15/N15, чтобы принимать биполярные мониторные сигналы. C2003/C2015 обходят P15, C2014/C2016 - N15; новые конденсаторы на этих шинах рассчитаны минимум на 25 В. Входной ток повторителя мал, поэтому выбранный канал U1902 не отдаёт постоянный ток в резистивную сеть драйвера. Этот ток теперь обеспечивает выход U2002. Например, для идеального крайнего сигнала -15 В ток входного резистора FDA составляет примерно 0,81 мА. На практике выход OPA197 не гарантирован точно на шине питания под нагрузкой. Поэтому математический расчёт FDA для ±15 В не означает гарантированный диапазон всего тракта до ±15 В; исходный диапазон стендовой квалификации предложен внутри шин, например ±14 В. Утечки, смещение, динамика мультиплексора и выход из насыщения также остаются предметом проверки. Два дополнительных буфера U1903 на листе 1900 отдельно изолируют именно исходные узлы комплаенса от делителей защиты.

Лист 2000. Продолжение

Как THP210 удерживает среднее обоих входов постоянным

U2003 THP210IDR питается от ANA5/GND. R2004 = 20 кОм подаёт MAT_MONITOR_BUF на IN-, R2005 = 3 кОм возвращает OUT+ на этот вход. R2002 = 20 кОм соединяет IN+ с GND, а R2003 = 3 кОм возвращает OUT- на IN+. Для обеих пар требуются согласованные отношения и точность резисторов 0,1%. R2000/R2001 по 10 кОм делят опорные 5 В пополам; повторитель U2001 питает вход VOCM драйвера сигналом MAT_ADC_CM ≈ 2,5 В. В идеальной модели VIN+ АЦП = 2,5 - 0,075×VMON, VIN- = 2,5 + 0,075×VMON и VDIFF = -0,15×VMON. Среднее двух входов равно 2,5 В при обоих знаках сигнала; оно соответствует требованию AD4003 VREF/2 ±0,125 В. При VMON = ±15 В выходы FDA находятся в пределах 1,375…3,625 В. Внутреннее общее напряжение входов THP210 равно (2,5 + 0,075×VMON)/1,15, то есть 1,196…3,152 В: оно укладывается в паспортный интервал 1…4 В при питании 5 В. PD, pin 7, соединён с ANA5 для нормальной работы, а не с логическими 3,3 В.

Что делают симметричный RC и выбранное начальное расписание

OUT+ проходит через R2006 = 100 Ом на MAT_ADC_INP, OUT- - через R2009 = 100 Ом на MAT_ADC_INN. C2006 = 470 пФ C0G подключён непосредственно между этими двумя входами. В идеальной дифференциальной RC-модели постоянная времени равна (100+100)×470 пФ = 94 нс, частота полюса - около 1,69 МГц. Для полного скачка и ошибки меньше половины младшего разряда 18-разрядного преобразователя один такой полюс потребовал бы около 1,24 мкс. Это расчёт только внешней RC-цепи: он не включает установление THP210 и TIA, ёмкость и зарядовые импульсы SAR-входа, мультиплексор, паразитные элементы и насыщение. Резисторы изолируют выходы FDA от ёмкостной нагрузки, а конденсатор локально отдаёт заряд входу АЦП. Начальная проверка использует не более 100 тыс. отсчётов/с и паузу 20 мкс после переключения, затем осциллографом и кодами проверяются установление и отсутствие возбуждения. Максимум 2 млн отсчётов/с из даташита AD4003 не является подтверждённой скоростью этого конкретного драйвера и платы.

Как переводить код в напряжение и передавать его в FPGA

При VREF = 5 В и выключенном сжатии диапазона номинальный дифференциальный диапазон AD4003 равен ±5 В. Один младший разряд соответствует 10/2^18 = 38,147 мкВ на разности входов, или 254,313 мкВ на выбранном мониторе при коэффициенте -0,15. Номинальная обратная формула VMON = -VDIFF/0,15; для канала TIA затем используют фактическую R эфф и её калибровку. Математические ±15 В монитора дают ±2,25 В разности, поэтому используется часть полного диапазона АЦП ради запасов драйвера по напряжению. Из TIA получаются два последовательных инвертирования: положительный входной ток даёт отрицательный MAT_TIA_OUT и положительный код АЦП. MAT_ADC_CNV запускает преобразование, MAT_ADC_SCK тактирует интерфейс, MAT_ADC_SDI передаёт настройки, MAT_ADC_SDO возвращает данные; соединения с U500 сохранены. R2008 = 100 кОм удерживает CNV на нуле, R2007 = 10 кОм подтягивает SDI к IO3V3. Схема не содержит готовую прошивку, проверенное расписание CNV/SCK или выбранный режим данных. Все приведённые масштабы требуют согласования с настройками АЦП и измеренной калибровкой.

PROTECTION

2100. Ограничение тока записи: выбор уставки, регулирование и отключение

Выбор операции и масштаб токовой уставки

Лист получает ILIM_SET, ILIM_RESET и ILIM_FORM с сервисного ЦАП. U2100 ADG5408 выбирает источник: MAT_ILIM_A1:A0=00 - SET, 01 - RESET, 10 - FORM, 11 - GND. A2 заземлён, EN подключён к IO3V3. R2100=4 кОм и R2101=1 кОм номинально уменьшают выбранное напряжение в пять раз: 2,5 В дают около 0,5 В MAT_ILIM_SENSE. C2102=1 нФ фильтрует этот узел. Последовательное сопротивление ключа немного меняет коэффициент. Измерительный буфер U1903B теперь отделяет исходную уставку от монитора и компараторного делителя, поэтому прежней нагрузки 27,4 кОм на нижнее плечо здесь больше нет.

Замкнутая петля во время импульса

MAT_WRITE_RETURN поступает на сток Q2100; исток соединён с MAT_CC_SENSE и шунтами к GND. Положительный вход U2101 получает MAT_ILIM_SENSE. При MAT_WRITE_PULSE=1 U1602C соединяет отрицательный вход с raw MAT_CC_SENSE, а U1603D соединяет выход усилителя через R2102=100 Ом с затвором. Если sense ниже уставки, напряжение затвора растёт и ток увеличивается; если выше - уменьшается. U2101 питается P15/GND, что даёт запас VGS Q2100 при максимальной уставке около 1 В. C2104 остаётся 100 нФ, но заменён на подходящий 50-вольтовый 0402. При достаточном запасе напряжения и устойчивой петле VSENSE приближается к уставке.

Tracking и принудительное выключение между импульсами

При MAT_WRITE_PULSE=0 U1602C соединяет отрицательный вход U2101 с его собственным выходом MAT_CC_GATE_RAW. Усилитель становится повторителем уставки и не уходит в глубокое положительное насыщение из-за отсутствующего тока матрицы. Одновременно U1603D размыкает путь к затвору, а инвертор U2102 включает Q2101 и прижимает MAT_CC_GATE к GND. R2103=100 кОм сохраняет пассивный путь на землю. Выход ОУ и затвор теперь разные сети, поэтому clamp не нагружает выход постоянным конфликтным током. Отдельный резистор gate→sense не добавлен: его ток исказил бы измерение на чувствительных диапазонах.

Лист 2100. Продолжение

Шунты и ток непосредственно через DUT

U2103 выбирает R2105=100 Ом, R2106=1 кОм, R2107=10 кОм или R2108=100 кОм. MAT_RUN разрешает селектор; R2109=1 МОм остаётся постоянным возвратом внутри измеряемой сети. Статическая оценка I_Q≈VSENSE/[(RSH+RON)||1 МОм] учитывает сопротивление включённого канала. U1903A/B изолируют raw sense и уставку от прежних нагрузок монитора и компараторов. Все 32 BL-резистора 1 МОм, восемь NL-резисторов 1 МОм и R1601 теперь DNP: устранены постоянные обходы Q2100. При ILIM=2,5 В, типовом RON=13,5 Ом и двухвыводном DUT=100 Ом модель дала установившиеся 4,394 мА / 492,529 мкА / 50,299 мкА / 5,485 мкА соответственно. Это расчётные значения, не спецификация точности. В реальном кроссбаре должны быть исключены дополнительные разрешённые пути через зажимы и другие электроды.

Пусковой ток остаётся блокирующим ограничением

WRITE допускает только абсолютный источник 0…+10 В; знак на DUT задаёт MAT_POLARITY. Отрицательный источник обходит регулирование через body diode Q2100. C2103=100 пФ и R2102=100 Ом сохранены: уменьшение C ускоряет старт, но ухудшает расчётный запас фазы. В тесте 100 кОм / 10 В / DUT=100 Ом проводимый ток 5,485 мкА установился в полосе ±1% примерно через 39,6 мкс; импульс 10 мкс до этого режима не доходит. Ёмкость возвратного контакта к GND заряжается через DUT мимо Q2100, поэтому даже резистивная ветвь DUT получила модельный пик около 23,17 мА при заданных паразитных ёмкостях. Это отдельный эффект от тока собственной параллельной ёмкости DUT. Предварительное включение при источнике 0 В также насыщает ОУ; последующая рампа 1 мс не устранила выброс. Схема не признана готовой к PCB как быстрый микроамперный ограничитель. Следующий шаг - задать минимальный ток, длительность, допустимый пик и заряд, затем переработать ограничение со стороны источника; один алгоритм ramp и аварийный trip не дают требуемой гарантии.

PROTECTION

2200. Превышение тока, память аварии и выход запрета питания

Как компаратор сравнивает токовую обратную связь с уставкой

U2200 TLV3201 сравнивает два положительных напряжения, масштабированных делителями. Теперь R2200/R2201 = 20 кОм/10 кОм получают MAT_CC_SENSE_BUF, а R2202/R2203 = 17,4 кОм/10 кОм - MAT_ILIM_SENSE_BUF. Повторители U1903A/B отделяют эти делители и мониторный селектор от исходных регулируемых узлов: нагрузка 30 кОм и 27,4 кОм больше не подключена к ним напрямую. Для идеальных повторителей номинальная граница остаётся VSENSE/3 > VSETPOINT × 10/27,4, то есть VSENSE > 1,09489 × VSETPOINT. Например, при уставке 0,5 В это около 0,5474 В sense. Точный ток определяется выбранным шунтом с сопротивлением ключа и оставшимся параллельным R2109, а также погрешностями. Буферы добавляют собственные смещение и динамическую задержку; передаточное отношение делителей не доказывает точность полного тракта.

Когда аналоговое превышение становится цифровым событием

U2201 формирует MAT_TRIP = MAT_CMP_RAW AND MAT_WRITE_SAFE. Значит, компаратор способен создать событие памяти только в разрешённой ветви записи. Это квалификация по WRITE_SAFE, а не исключительно по фронту или высокому уровню MAT_WRITE_PULSE: между импульсами при сохранённом WRITE_SAFE компаратор также остаётся участником защиты. MAT_TRIP подан прямо на тактовый вход U2202; отдельный инвертор исходной версии и сеть MAT_TRIP_N удалены. Фильтра длительности или программируемой задержки в этом пути нет. Для надёжного захвата фронт и длительность MAT_TRIP должны удовлетворять требованиям SN74LVC1G74; к общей задержке обнаружения относятся также U1903, компаратор и логический элемент. Внешняя настраиваемая положительная обратная связь для задания гистерезиса компаратора здесь не добавлена.

Лист 2200. Продолжение

Как запоминается авария и почему сброс теперь определён однозначно

У U2202 D и PRE_N постоянно подключены к IO3V3, CLK получает MAT_TRIP, а CLR_N - MAT_FAULT_CLEAR_N. Положительный фронт TRIP при отпущенном clear записывает Q = 1; возврат TRIP в ноль не стирает память. Низкий CLR_N асинхронно сбрасывает Q, при этом PRE_N остаётся высоким: запрещённое сочетание двух активных асинхронных входов устранено. R2204, 100 кОм, по умолчанию удерживает clear низким. Этот же clear участвует в MAT_ALLOWED листа 1300, поэтому при очистке одновременно запрещаются выходы и сбрасывается готовность образа. После отпускания clear требуется новый полный кадр и LATCH. Если превышение осталось, новое разрешение записи создаст новый фронт TRIP. Очистка не проверяет устранение причины; при сбросе FPGA и потере питания содержимое этой памяти не гарантируется.

Как авария останавливает матрицу и закрывает токовый ключ

Сохранённый MAT_FAULT_Q открывает Q2200 2N7002. Его сток тянет MAT_FAULT_N к GND, а R2205, 10 кОм, возвращает статус к IO3V3 при закрытом транзисторе. MAT_FAULT_N приходит одновременно к U500 и к U1300: аппаратное снятие MAT_ALLOWED не ждёт чтения ADC или решения MCU. Падение MAT_ALLOWED сбрасывает image arm; цепочка MAT_RUN снимает MAT_WRITE_SAFE и MAT_WRITE_PULSE и отключает выходы регистров масок. В исправленной цепи 2100 U2102 инвертирует именно MAT_WRITE_PULSE: вне разрешённого импульса Q2101 зажимает затвор Q2100 к земле. Переключатели U1602C/U1603D также переводят регулятор в слежение и изолируют его выход от затвора. Это физический путь остановки, но его конечная задержка, остаточная энергия и выброс тока требуют динамической проверки.

Как запрет передаётся на внешнюю плату Power

Вторая ветвь MAT_FAULT_Q открывает Q2201 и через R2206, 4,7 кОм, тянет базу PNP Q2202 вниз. Его эмиттер питается от AON; коллектор поднимает MAT_KILL_H. R2207 возвращает базу к эмиттеру, R2208 тянет MAT_KILL_H вниз. Через R2209 сигнал открывает Q2203 BSS138N; R2210 удерживает его затвор низким без команды. Выход MATRIX_INHIBIT_N имеет открытый сток: при аварии он замыкается на GND, в норме освобождается и выведен на межплатный разъём листа 400. Подтяжка и приём запрета относятся к стороне Power; линия не является двухтактным логическим выходом Control. Наличие разъёма делает аппаратную связь явной, но не доказывает поведение отсутствующей в этом проекте схемы Power: снятие шин, задержки и возможное внешнее запоминание запрета нужно проверить совместно с ней.

Что исправлено и почему

Здесь приведены изменения электрических соединений и моделей выводов. «Было» описывает исходный дефект; «стало» - текущую реализацию. Номера компонентов соответствуют финальному проекту; удалённые корпуса обозначены своими исходными именами.

1. Развязка исходных узлов комплаенса

Было	Стало
MAT_CC_SENSE и MAT_ILIM_SENSE одновременно нагружались делителями защиты и мониторным трактом; на высокоомных диапазонах нагрузка изменяла само регулируемое напряжение.	U1903A/B повторяют исходные узлы в MAT_CC_SENSE_BUF и MAT_ILIM_SENSE_BUF. Копии питают защитные делители листа 2200 и каналы S4/S5 U1902; исходные сети остаются в регулировании.

Почему: Ток внешних нагрузок отдаёт выход усилителя. Постмультиплексорный U2002 дополнительно отделяет любой выбранный монитор от резисторов FDA; он сам по себе не устранил бы нагрузку защитных делителей.

2. Дифференциальный вход AD4003

Было	Стало
Один вход АЦП удерживался на 2,5 В, второй двигался с коэффициентом -0,2; среднее входов менялось с сигналом и выходило за требование общего режима.	THP210 с согласованными 20 кОм/3 кОм формирует два противофазных выхода вокруг VREF/2, дифференциальный коэффициент -0,15. Между входами 470 пФ, в каждом плече 100 Ом.

Почему: Общее напряжение входов AD4003 теперь фиксируется на VREF/2. Коэффициент -0,15 оставляет запас также по входному общему режиму самого THP210 при математических ±15 В монитора. Скорость и устойчивость требуют стендовой квалификации.

3. Запас по входному питанию опорника

Было	Стало
VIN ADR4550 получал номинальные P15 непосредственно, то есть находился на верхней рабочей границе 15 В без запаса на допуск шины.	U2006 TLV76012DBZR формирует номинальные 12 В, R2010 обеспечивает минимальную нагрузку; добавлены необходимые входные и выходные конденсаторы с подходящим допустимым напряжением.

Почему: Для опорника появляется запас по максимальному VIN. TLV76012 pin 1 - OUT, pin 2 - IN, pin 3 - GND; точная распиновка отражена в отдельном библиотечном символе.

4. 1100

Было	Стало
Усилитель U1104 имел только сигнальную секцию; рядом стояла чужая силовая секция U1803 OPA4192.	Добавлена секция питания того же U1104 OPA192: pin5 PROG_P15, pin2 PROG_N15; U1803 удалён.

Почему: Правильное физическое питание существующего OPA192 без замены сигнального тракта.

5. 1500

Было	Стало
BL6 и BL7 использовали скопированные источники BL_DAC2 и BL_DAC3.	BL6→BL_DAC6, BL7→BL_DAC7; остальные каналы сохранены.

Почему: Восстановлено взаимно однозначное соответствие 32 аналоговых источников и BL.

6. 1600/2100

Было	Стало
Секции U1602C/U1603D не использовались; ОУ был постоянно связан с затвором и sense.	U1602C выбирает tracking/реальную обратную связь; U1603D отключает привод gate между импульсами.

Почему: Исключены предварительное положительное насыщение между импульсами и постоянная борьба выхода ОУ с clamp.

7. 2100

Было	Стало
Clamp был привязан ко всему WRITE_SAFE, а U2101 питался ANA5/GND.	Clamp привязан к MAT_WRITE_PULSE; U2101 питается P15/GND, C2104=100 нФ 50 В 0402.

Почему: Gate удерживается низким между импульсами; увеличен запас VGS силового MOSFET без отрицательной шины питания ОУ.

8. 2100 / интерфейс 1900-2200

Было	Стало
Raw sense и ILIM непосредственно нагружались компараторными делителями и монитором.	Наблюдение и компараторы используют буферизованные сети; токовая петля остаётся на raw sense.

Почему: Убраны существенные паразитные токи чувствительных узлов; это согласованное изменение ADC-агента, а не дополнительная электрическая правка этого файла.

9. WRITE operating contract

Было	Стало
AD5761R технически поддерживал биполярные шкалы, совместимость которых с low-side токовым возвратом не была задана.	Разрешены источники WRITE 0…+10 В, полярность на DUT задаётся MAT_POLARITY.

Почему: Положительная ILIM и один 2N7002 не обеспечивают регулируемый обратный ток через его body diode.

10. 1500/1600/1700

Было	Стало
Резистор 1 M выбранной возвратной BL/NL и R1601 проводили ток DUT в GND в обход Q2100; при 10 V эта добавка могла достигать порядка 20µA.	Все 32 резистора BL по 1 МОм, 8 резисторов NL по 1 МОм и R1601 имеют DNP. R1600 source-side и R2109 внутри sense сохранены.

Почему: Комплаенс должен ограничивать ток DUT, а не только ток своего MOSFET. Узлы OFF могут плавать; для определённых уровней служат управляемые зажимы.

11. 2100 dynamic verification

Было	Стало
Tracking предполагался достаточным для безопасного старта, а динамика была только помечена как требующая проверки.	DC исправления подтверждены; явно показаны задержка 39,6 мкс на 100 k, ёмкостной обход low-side sense и неудачный pre-arm/ramp. Номиналы 100 p/100 Ω сохранены.

Почему: Снижение компенсации ухудшает AC запас, а заряд возвратных ёмкостей архитектурно не измеряется шунтом. Нельзя объявлять плату готовой к быстрому микроамперному WRITE.

12. 100

Было	Стало
PC6, вывод 122, и PC7, вывод 123, были NC.	PC6 принимает FPGA_DONE_MCU; PC7 принимает FPGA_INIT_N_MCU.

Почему: Добавлен физический путь наблюдения за конфигурацией FPGA через U901.

13. 100

Было	Стало
В английской подписи NRST был указан C129.	Подпись указывает C132.

Почему: C132 физически подключён к HOST_RESET_N; это исправление текста без изменения RC-цепи.

14. 300

Было	Стало
R307.2 имел глобальное имя QSPI_IO2_M, отдельное от MCU_QSPI_IO2.	R307.2 и U100.1 объединены сетью MCU_QSPI_IO2.

Почему: Восстановлен четвёртый информационный разряд Quad-SPI.

15. 300

Было	Стало
J300.9 и R323.2 образовывали отдельный безымянный узел обнаружения.	Узел назван MCU_SD_CD_N и соединён с U100.116 PG6.

Почему: Аппаратный контакт обнаружения теперь доступен STM32.

16. 600

Было	Стало
R603 INIT_B и R605 PROGRAM_B имели номинал 10 кОм.	Оба номинала 4,7 кОм, MPN RC0201FR-074K7L.

Почему: AMD UG470 Table 2-4 требует внешние подтяжки не более 4,7 кОм; R604 DONE остаётся 10 кОм.

17. 700

Было	Стало
R700 на PUDC_B имел 10 кОм.	Установлен 1 кОм, RC0201FR-071KL.

Почему: AMD требует прямое подключение либо резистор ≤1 кОм.

18. 700

Было	Стало
Делитель R703/R704=20 кОм/10 кОм давал 1,67 В и непосредственно питал FT601 VBUS.	R703/R704=10 кОм/15 кОм дают 3,0 В; узел USB_VBUS_DIV поступает на U708.A.

Почему: Устранён негарантированный HIGH; номиналы имеют допуск 1%.

19. 700

Было	Стало
Отдельной развязки VBUS sense при IO3V3=0 В не было.	U708 pin 2 A=USB_VBUS_DIV, pin 4 Y=FT_VBUS_DET, pin 5 VCC=IO3V3, pin 3 GND=GND, pin 1 NC; C732=100 нФ, R714=100 кОм к GND.

Почему: Шмитт формирует фронт; документированные Ioff и overvoltage tolerance исключают прямое воздействие кабельного VBUS на выключенный FT601.

20. 900

Было	Стало
U900/U901 были TI SN74LVC125APW, без гарантии Ioff в его datasheet.	Оба - Nexperia 74LVC125APW,118, тот же TSSOP-14 и pinout.

Почему: У выбранного изготовителя документирован Ioff для частичного отключения питания.

21. 900

Было	Стало
U901.14 и C907.1 питались IO3V3.	Оба подключены к SYS3V3.

Почему: Обратные сигналы должны формироваться в питающем домене принимающего STM32.

22. 900

Было	Стало
U901.9/.12 были GND, выходы.8/.11 - NC.	9=FPGA_DONE,8=FPGA_DONE_MCU;12=FPGA_INIT_N,11=FPGA_INIT_N_MCU.

Почему: Два свободных канала возвращают статусы к U100 PC6/PC7; OE.10/.13 остаются GND.

23. Межплатный интерфейс 400

Было	Стало
Источники внешних шин и часть supervisor-сетей были представлены только метками; законченный межплатный путь отсутствовал.	Добавлен лист 400 с J400, распиновкой шин и supervisor-сигналов, двумя отдельными доменами приёма разрешения, Ioff-буферами и исходными подтяжками.

Почему: Сделать входы питания и аппаратного разрешения физически определёнными и не соединять выходами отключаемые домены SYS3V3/IO3V3. Ответный интерфейс Power и токи контактов остаются отдельной проверкой перед изготовлением.

24. 1300

Было	Стало
MATRIX_PERMIT имел только вход U1300; физического источника и pull-down не было. MAT_ALLOWED учитывал только permit и FAULT_N.	Разрешение приходит от Power через разъём/буфер листа 400; R1304 задаёт default0. MAT_ALLOWED дополнительно требует CLEAR_N=1.

Почему: Явный межплатный интерфейс и запрет локальных выходов при сбросе памяти; независимые домены MCU и FPGA не склеиваются напрямую.

25. 1300

Было	Стало
D U1301 был постоянной единицей; любой LATCH при разрешении вооружал образ.	D получает MAT_FRAME_VALID от U500.L4 с pull-down R1303; FPGA обязана проверить ровно 80 бит и маски перед фиксацией.

Почему: Случайный LATCH без выставленного признака готовности снимает arm. При этом проверка длины/содержимого остается HDL-контрактом, а не независимым аппаратным CRC.

26. 1300

Было	Стало
Конфликт SERVICE/VMM или READ/WRITE выключал отдельные SAFE-ветви, но общие маски могли оставаться включёнными через MAT_RUN.	U1323-U1326 формируют общий VALID; RUN разрешён только для SERVICE_READ, SERVICE_WRITE, VMM_READ.

Почему: Некорректная команда теперь снимает также общий выходной OE, включая WL и маски зажимов. Декодер построен без обратной связи через RUN.

27. 1300

Было	Стало
Порядок обновления и проверка конфликтов масок не были оформлены как обязательный полный commit-контракт.	Явно описаны OEoff, PULSE0, ровно 80 бит при ALLOWED1, проверка теневого образа, FRAME_VALID/LATCH, снятие valid и выдержка.

Почему: Комбинационные межблокировки не проверяют содержание 80 бит и не обеспечивают отсутствие переходных замыканий при произвольной очередности команд.

28. 2200

Было	Стало
Делители компаратора были напрямую подключены к сырым CC/ILIM; они нагружали регулировочный тракт.	Верхние выводы R2200/R2202 питаются от повторителей U1903 через *_SENSE_BUF; номинальное отношение порога 30/27.4 сохраняется.

Почему: Устранена прямая нагрузка делителей и мониторного селектора на исходные sense-узлы; динамика новых буферов должна учитываться отдельно.

29. 2200

Было	Стало
MAT_TRIP_N управлял асинхронным PRE_N; CLK/D были на GND. Clear мог одновременно активироваться с preset.	TRIP непосредственно тактирует U2202, D=1, PRE_N=1, CLEAR_N остается единственным используемым асинхронным входом; U3203/C3203 удалены.

Почему: Устранено недопустимое PRE_N=CLR_N=0. Низкий clear определённо сбрасывает память при соблюдении требований производителя к фронтам/восстановлению.

30. 2200

Было	Стало
Сброс памяти сам по себе не был общим запретом работы и оставлял неоднозначность повторного пуска.	CLEAR_N входит в MAT_ALLOWED, сбрасывает arm и удерживает выходы выключенными; после clear нужен новый полный кадр.

Почему: При сохраняющемся превышении последующий WRITE_SAFE создаёт новый фронт TRIP; очистка памяти не считается подтверждением устранения причины.

31. 2200

Было	Стало
MATRIX_INHIBIT_N имел только сток Q2203, без показанного межплатного разъёма. Старый текст связывал зажим затвора с WRITE_SAFE.	Открытый сток выведен на интерфейс 400; приём/подтяжка относятся к Power. В новой цепи 2100 зажим затвора управляется WRITE_PULSE.

Почему: Уточнены физическая граница проекта и настоящее временное окно управления затвором; поведение самой Power не приписывается одной схеме Control.

32. Организация и обозначения

Было	Стало
После 300 сразу шёл 900; часть диапазонов была пропущена. Нумерация резисторов BL выходила в базу следующего листа.	22 функциональных листа 100…2200 с шагом 100; каждый физический префикс использует ownerbase…ownerbase+99. Все секции общего корпуса имеют одно обозначение.

Почему: Сделать порядок чтения последовательным и обозначения привязанными к функциональному листу.

33. Самодостаточность библиотек и ERC

Было	Стало
Не хватало локальной библиотеки power, а часть встроенных определений отличалась от общей библиотеки. Типы VCAP и некоторых входов HD3SS3220 вызывали ложные конфликты. После пассивных фильтров не были указаны источники питания для ERC.	Добавлена локальная power, согласованы реально размещённые секции без сдвига выводов, сохранён отдельный геометрический вариант U2001. Исправлены типы выводов по datasheet; добавлены 4 виртуальных объявления источников после существующих пассивных фильтров.

Почему: Библиотечное обновление не должно сдвигать электрические контакты. Виртуальный PWR_FLAG описывает существующий источник и не является новым стабилизатором.

Что исправлено и что пока блокирует выпуск PCB

Было → стало

Постоянные токи через резисторы BL/NL/MAT_RETURN обходили измерительный MOSFET; теперь эти 41 резистор имеют DNP. Нагрузки наблюдения вынесены за буферы, питание FORMING исправлено, OUT ОУ отсоединяется от затвора между импульсами, а tracking предотвращает насыщение только в состоянии OFF. Это реальные исправления электрических связей и сборки; они подтверждены native netlist.

Что показала динамическая проверка

Установившееся регулирование и мгновенное ограничение тока DUT - разные требования. На ступени источника ёмкость возвратной линии к GND заряжается через сам DUT вне цепи шунта. Одновременно C2103 может временно создать нужный sense до возникновения требуемого проводимого тока. Поэтому успешный DC-расчёт и достижение VSENSE уставки не подтверждают безопасный короткий WRITE. Программная последовательность route при source=0 с последующим ramp тоже дала насыщение и бросок. Текущий статус - PCB release для такого режима заблокирован, пока не согласованы минимальный ток, длительность импульса, допустимый пик и лишний заряд и не решено ограничение со стороны источника.

DC и время установления: модель, ILIM=2,5 В, источник 10 В, DUT 100 Ом, C2103=100 пФ


Шунт	DC ток DUT	Установление ±1%
100 Ом	4,394 мА	0,67 мкс
1 кОм	492,529 мкА	1,06 мкс
10 кОм	50,299 мкА	4,96 мкс
100 кОм	5,485 мкА	39,60 мкс

Запас фазы модели: четыре шунта в порядке 100 Ом/1 к/10 к/100 к

Вариант	Расчётный PM
100 пФ /100 Ом, nominal C	56 /42 /44 /58°
100 пФ /100 Ом, high-C	39 /23 /27 /44°
10 пФ /100 Ом, nominal C	54 /34 /24 /27°
470 пФ /100 Ом, high-C	50 /44 /57 /67°

Числа получены с официальной неизменённой моделью TI OPA197, но MOSFET, ключи и паразитные ёмкости представлены приближённо. High-C означает Ciss 50 пФ и CSENSE 500 пФ; это выбранный тест чувствительности, не доказанный worst case платы. Эти результаты демонстрируют проблему и компромиссы, а не гарантированные пределы готового устройства.

Почему ранний VSENSE не доказывает ток DUT



Контрпример выбранной модели для шунта 100 кОм. Верхняя часть показывает пусковой ток ветвей DUT; средняя - позднее установление проводимого тока; нижняя - раннее достижение уставки sense при ещё растущем напряжении затвора. Это расчёт при заданных приближённых ёмкостях, а не измерение платы. Подробнее: docs/repair/CC_ENGINEERING_DECISION_RU.md.

Что проверено и что ещё требует проверки

Результат ревизии

• Проверки KiCad, сверка физических выводов, расчётные модели и визуальный просмотр проверяют разные свойства. Нулевое число электрических ошибок ERC не подтверждает быстродействие аналогового узла, импеданс питания, электромагнитную совместимость или успешную работу будущей прошивки.

Выполненные проверки

• Финальная версия:277 критичных проверок PASS; полное сравнение связей не выявило незапланированных соединений. Native ERC:0 электрических ошибок,116 предупреждений.

• Исправленные соединения сверены с нативным netlist KiCad по физическим номерам выводов.

• Аппаратные условия допустимых режимов проверены перебором 1024 комбинаций логических входов; комбинационная обратная связь исключена.

• Для FPGA проверены 484 физических шара корпуса и статическое распределение DDR-сигналов по допустимым группам.

• Для АЦП проверены симметричные входы, отрицательная обратная связь THP210, уровни VOCM, диапазоны постоянного сигнала и расчёт выходного RC.

• Для ограничителя тока проверены установившиеся режимы с четырьмя шунтами и отдельно рассмотрены переходные процессы; модель транзистора является параметрическим приближением.

Не подтверждено этой ревизией

• Ответная схема MIRA_Power не приложена. Перед изготовлением согласовать распиновку J400, напряжение AON3,3 В, допустимые токи, последовательность питания, реакцию на MATRIX_INHIBIT_N и геометрию межплатного соединения.

• Схема не содержит готовой HDL и прошивки. MAT_FRAME_VALID должна формироваться FPGA только после полного 80-битного корректного кадра; внешний триггер не считает биты и не проверяет конфликтующие маски самостоятельно.

• DDR3L требует Vivado MIG/XDC, проверки timing и трассировки. Статическая проверка выводов не является прохождением MIG или испытанием платы. Аналогично USB3/Ethernet требуют собственной проверки целостности сигналов.

• Для измерительного тракта 100kSPS и 20 мкс после переключения - начальные условия стендовых испытаний. Полное 18-битное установление, максимальные 2MSPS, выход из насыщения и задержка защиты на плате не подтверждены.

• Токовая петля находится в нижнем плече. Она регулирует установившийся проводимый ток; заряд ёмкостей линий через DUT и инжекция аналоговых ключей могут создавать краткие выбросы. Короткий импульс порядка 10 мкс при микроамперной уставке нельзя считать реализованным или безопасно ограниченным этой схемой.

• После DNP возвратных 1 МОм отключённые BL/NL могут сохранять заряд. Перед коммутацией использовать предусмотренные зажимы, источник 0 В и проверенную последовательность. Такая последовательность сама по себе не гарантирует пиковый ток при неизвестной ёмкости.

• Токовый режим рассчитан на положительный абсолютный источник WRITE/FORMING. Полярность относительно выбранных выводов матрицы меняется маршрутизацией MAT_POLARITY. Отрицательный источник обходит низкоплечевой MOSFET через его паразитный диод и запрещён для этого режима.

• 3D-модель сокета сохраняет статус приближённой по высоте и механике. Её нельзя использовать как подтверждённую модель зазоров и перемещения крышки.

Границы применимости

• В текущей ревизии нельзя считать подтверждёнными короткие микроамперные импульсы WRITE. Это существенное ограничение перед выпуском платы, если такие импульсы входят в требования устройства.

• Оставшиеся 116 предупреждений ERC разобраны:72 вывода/конца провода вне стандартной сетки,34 связи VSS с предусмотренными отрицательными шинами и 10 альтернативных скрытых имён общих питающих выводов. Они сохранены в полном отчёте; совпадение электрических соединений проверено отдельно.

Уточнения по аналоговым трактам

• Установление после переключения, выход из насыщения и устойчивость измеряются на плате; 100 kSPS/20 us - начальные условия испытаний.

• Мониторные повторители на ±15 В требуют запаса от шин; квалифицировать полный диапазон, начав с внутреннего, например ±14 В.

• Время реакции защиты включает динамику новых U1903A/B.

• Сопротивление ключей, постоянные 10 МОм TIA и 1 МОм возвратной цепи комплаенса учитываются в собственных калибровках; добавленные буферы не устраняют эти элементы.

• Схема не поставляет прошивку или HDL с готовым расписанием ADC.

Официальные источники

1. TI_THP210

Распиновка SOIC-8, питание, входной общий режим, PD, работа при усилении меньше единицы и ёмкостная нагрузка

https://www.ti.com/lit/ds/symlink/thp210.pdf

2. TI_OPA197

OPA197/OPA2197, диапазон питания, входной ток, повторитель и ограничения выходного размаха

https://www.ti.com/lit/ds/symlink/opa197.pdf

3. TI_TLV760

TLV76012DBZR, исправленная распиновка, минимум нагрузки, требования по VIN и обходным ёмкостям

https://www.ti.com/lit/ds/symlink/tlv760.pdf

4. ADI_ADR4550

Рабочий диапазон VIN ADR4550 и опорные 5 В

https://www.analog.com/media/en/technical-documentation/data-sheets/ADR4520_4525_4530_4533_4540_4550.pdf

5. ADI_AD4003

VREF/2 ±0,125 В общего режима, дифференциальный диапазон, 18 разрядов, SAR-вход и интерфейс

https://www.analog.com/media/en/technical-documentation/data-sheets/AD4003-4007-4011.pdf

6. ADI_ADG5408

Мультиплексор, зависимость RON и типовое 13,5 Ом

https://www.analog.com/media/en/technical-documentation/data-sheets/ADG5408_5409.pdf

7. ADI_ADG1208

Независимый восьмиканальный монитор и переходные свойства

https://www.analog.com/media/en/technical-documentation/data-sheets/ADG1208_1209.pdf

8. TI_OPA551

Выходной усилитель TIA, питание и устойчивость при единичном усилении

https://www.ti.com/lit/ds/symlink/opa551.pdf

9. https://assets.nexperia.com/documents/data-sheet/74LVC125A.pdf

https://assets.nexperia.com/documents/data-sheet/74LVC125A.pdf

10. https://assets.nexperia.com/documents/data-sheet/74LVC1G17.pdf

https://assets.nexperia.com/documents/data-sheet/74LVC1G17.pdf

11. https://www.ti.com/lit/ds/symlink/sn74lvc1g11.pdf

https://www.ti.com/lit/ds/symlink/sn74lvc1g11.pdf

12. https://www.ti.com/lit/ds/symlink/sn74lvc1g74.pdf

https://www.ti.com/lit/ds/symlink/sn74lvc1g74.pdf

13. https://www.ti.com/lit/ds/symlink/sn74hc595.pdf

https://www.ti.com/lit/ds/symlink/sn74hc595.pdf

14. TI OPA197 PSpice model

https://www.ti.com/lit/mo/sboma34d/sboma34d.zip

15. Nexperia 2N7002

https://assets.nexperia.com/documents/data-sheet/2N7002.pdf

16. STM32H745 DS12923 Rev3

https://www.st.com/resource/en/datasheet/stm32h745ii.pdf

17. STM32H745/755/747/757 RM0399 Rev5

https://www.st.com/resource/en/reference_manual/rm0399-stm32h745755-and-stm32h747757-advanced-armbased-32bit-mcus-stmicroelectronics.pdf

18. AMD UG470 7Series Configuration

https://docs.amd.com/v/u/en-US/ug470_7Series_Config

19. AMD UG482 GTP Transceivers

https://docs.amd.com/v/u/en-US/ug482_7Series_GTP_Transceivers

20. AMD XC7A200T FBG484 package pins

https://www.xilinx.com/support/packagefiles/a7packages/xc7a200tfbg484pkg.txt

21. AMD UG586 Input Clock Guidelines

https://docs.amd.com/r/en-US/ug586_7Series_MIS/Input-Clock-Guidelines?contentId=xMPtdYx6gKP_fGhjWtP25A

22. TI DP83867IR SNLS484J

https://www.ti.com/lit/ds/symlink/dp83867ir.pdf

23. TI HD3SS3220

https://www.ti.com/lit/ds/symlink/hd3ss3220.pdf

24. FT600Q/FT601Q v1.06

https://ftdichip.com/wp-content/uploads/2024/11/DS_FT600Q-FT601Q-IC-Datasheet.pdf

Что не являлось дефектом

• VDDA1P8 DP83867 оставлены NC: это допустимо в выбранном режиме двух внешних питаний.

• Неиспользуемый GTP Artix-7 оставлен в рекомендованном отключённом включении; его RX/RREF/питания на GND не являются случайным замыканием.

• Заземлённые выводы SMPS и свободный VLX STM32 соответствуют выбранному внешнему подключению в LDO-режиме.

• ADR4550 изначально получал P15, а не ANA5. Исправление - добавление запаса по верхнему входному напряжению через предрегулятор 12 В.

• U2101 изначально был запитан ANA5/GND. Переход на P15/GND выполнен для запаса управления затвором; прежнего отрицательного питания у него не было.