MIRA CONTROL

MIRA Control: как работает схема

Схема по листам, новый источник CV/CC и полная история исправлений

Документ описывает электрическую схему того же проекта Control после доработки источника воздействия. Каждый из 22 функциональных листов рассмотрен отдельно. Обозначения в описании текущих листов относятся к окончательной схеме. Новая схема является прототипом: её полная динамическая квалификация ещё не завершена, макет с эквивалентами матрицы нужен до выпуска основной PCB.

История охватывает ранее созданные УГО, футпринт и приближённую 3D-модель сокета, организацию листов, все 33 пункта предыдущего электрического исправления и новые изменения. Устаревшая низкоплечевая петля показана как историческое состояние. Расчётные и модельные результаты отделены от измерений, которые ещё предстоит выполнить на плате.


Обновление узла воздействия с сохранением истории проекта

18.10.2026

Содержание

Содержание . . . 2
Общая архитектура . . . 3
Листы и обозначения . . . 4
Запуск и взаимодействие узлов . . . 5
100. Питание, тактирование, сброс и отладка STM32 . . . 7
200. FMC и внешняя SDRAM контроллера . . . 9
300. QSPI Flash, microSD и управление платой . . . 10
400. Межплатный интерфейс питания и аппаратного разрешения . . . 12
500. Питание Artix-7 и распределённая развязка . . . 14
600. Загрузка, повторная конфигурация и XADC FPGA . . . 15
700. USB Type-C и параллельный интерфейс FT601 . . . 17
800. DDR3L FPGA и опорный генератор 200 МГц . . . 19
900. Ethernet и буферизованный командный интерфейс MCU . . . 20
1000. ЦАП и буферы всех 32 битовых линий . . . 22
1100. Сервисные напряжения, ограничения тока и формовка . . . 24
1200. Интерфейс FPGA к банку ЦАП . . . 26
1300. Аппаратная логика разрешений и матричных режимов . . . 27
1400. Загрузка и хранение 80-разрядного образа ключей . . . 29
1500. Коммутация 32 BL: источник, земля и сервисный путь . . . 31
1600. Выбор команды источника, сервисного маршрута и полярности . . . 33
1700. Драйверы WL, заземление NL и общий селектор возврата . . . 35
1800. Сокет кроссбара и выбор потенциала корпуса и опорного контакта . . . 37
1900. Преобразователь тока в напряжение, выбор монитора и развязка защиты . . . 39
2000. Буферизованный монитор, дифференциальный драйвер и AD4003 . . . 41
2100. Общий источник CV/CC: напряжение, ток и управляемое отключение . . . 43
2200. Превышение тока, память аварии и выход запрета питания . . . 45
Что исправлено и почему . . . 47
Ранний этап. Сокет и организация . . . 47
Этап 1. Предыдущие исправления . . . 49
Этап 2. Текущая доработка . . . 58
Новый источник: что задаётся, что проверено и как читать пределы . . . 65
Что проверено и что ещё требует проверки . . . 70
Официальные источники . . . 72

Общая архитектура



Питающие шины распределяются по всем узлам; на рисунке показаны основные сигнальные пути.

Аппаратный fault снимает разрешение матрицы независимо от программы STM32.

Как устроено устройство

STM32 управляет экспериментом: хранит настройки, работает со своей SDRAM, Flash и microSD и отправляет команды FPGA по SPI. FPGA реализует временную логику, параллельные интерфейсы и управление матричными ключами; её аппаратная функция появляется только после загрузки bitstream. Наличие соединений ещё не означает наличие готовой прошивки и HDL.

ЦАП задают напряжение и токовую уставку. Общий регулируемый источник CV/CC выбирает ограничение по напряжению либо по току, после чего ключи выбирают путь и полярность воздействия на внешний кроссбар. TIA превращает выбранный ток чтения в напряжение, а отдельный монитор выбирает один из доступных узлов для AD4003. Один мониторный канал не означает одновременное измерение всех линий матрицы.

Аппаратная логика сохраняет режим и адреса вместе с 80-битной маской, сравнивает их с текущими запросами FPGA и запоминает обнаруженную аварию. Такая логика дополняет аналоговое регулирование. Она не заменяет проверку масок, правильную последовательность коммутации, прошивку и квалификацию динамики на плате.

Листы и обозначения

Почему изменились номера

Пропуск после 300 появился из-за сохранения старых базовых номеров при предыдущем разделении проекта на группы. Это была ошибка организации. Теперь 22 функциональных листа образуют последовательность 100,200,300,400,...,2200. Межплатный интерфейс питания выделен в отдельный 400-й лист. Номер функционального листа и сквозной номер PDF-страницы KiCad - разные величины.

В каждом типе компонентов нумерация начинается с номера листа: U100, R100, C100 и далее до+99. Такой диапазон вмещает все 100 резисторов BL-листа 1500 без перехода в следующий лист. Многосекционный физический корпус сохраняет единое обозначение по первому листу: например, секции MCU на 100/200/300 относятся к U100. Псевдокомпоненты #PWR имеют отдельную уникальную нумерацию и не являются деталями для монтажа. Полная таблица старых и новых имён приложена к проекту в CSV.

Как читать связи

Одинаковые имена глобальных сетей на разных листах означают электрическое соединение. Вход, выход, источник питания и разрешение различаются по своей функции: наличие метки не является физическим разъёмом или генератором сигнала. Новая схема показывает физическую границу внешнего питания на листе 400.

Каждый лист далее описан отдельно: что в нём находится, откуда приходит воздействие, как проходит сигнал, зачем нужна обвязка и что ещё должна выполнять программа. История исправлений отделена от описания текущего поведения.

Запуск и взаимодействие узлов

Последовательность ниже описывает управление новой схемой. Для каждого сочетания тока, напряжения, длительности и нагрузки действуют отдельные условия установления и переходного процесса, приведённые в инженерном разделе.

1. Питание и исходное состояние

Подать и проверить внешние шины питания. Источник воздействия оставить выключенным, выходы масок запретить высоким MAT_SPI_OE_N, MAT_PULSE удерживать низким. Уставки напряжения подготовить около нуля. Условия готовности внешней платы Power должны быть согласованы отдельно.

2. Загрузка и настройка

Загрузить FPGA, проверить INIT_N/DONE, настроить безопасные уровни интерфейсов. Отпустить fault clear только при закрытых выходах. При отсутствии принятого кадра аппаратная готовность образа остаётся сброшенной.

3. Подготовка воздействия

При закрытых выходах и низком LATCH задать запросы адресов BL/NL, полярности, режима, источника и токового диапазона. Запрограммировать соответствующие ЦАП. SERVICE_READ использует SRC=00; SERVICE_WRITE использует 01 SET, 10 RESET либо 11 FORM. Напряжение, ток и время остаются регулируемыми в пределах конкретного режима.

4. Единая фиксация

Передать 80 бит масок при MAT_ALLOWED=1. HDL должна проверить длину и отсутствие конфликтов, затем сформировать MAT_FRAME_VALID и один импульс LATCH при MAT_SPI_OE_N=1. Защищённый MAT_CONFIG_LATCH одновременно сохраняет маски, 16 бит конфигурации и готовность. Перед изменением OE вернуть LATCH в ноль; выдержать не менее 1 мкс для цифровой части и отдельно требуемое аналоговое установление.

5. Работа и контроль

Разрешить выходы. В READ источник включается на интервале чтения; WRITE открывает источник только внутри квалифицированного MAT_PULSE. Во время WRITE запросы конфигурации должны совпадать с сохранёнными, а сервисные CS, LDAC и RESET должны оставаться неактивными. Изменение этих условий закрывает воздействие и сохраняет аварию.

6. Измерение

После установления выбранного тракта запускать AD4003 по проверенному расписанию. Один и тот же код токовой уставки даёт разные амперы при разных шунтах. Следует сохранять в журнале выбранные диапазон, код ЦАП, длительность, измеренные напряжения и признаки аварии.

7. Завершение и смена маршрута

В WRITE сначала снять MAT_PULSE при сохранённых RUN, OE и адресах маршрута. Дождаться разряда через выбранный шунт и ещё подключённую матрицу; только затем запретить выходы высоким OE и менять запросы. В READ сначала задать VREAD=0 и дождаться снижения напряжения при подключённом маршруте, затем запретить OE. При необходимости использовать предусмотренные зажимы и дополнительную выдержку. Само отключение U1600 может изолировать заряженный электрод. После аварии устранить причину, сбросить fault при запрещённых выходах и загрузить полный корректный кадр заново.

MCU

100. Питание, тактирование, сброс и отладка STM32

Что именно находится на листе

U100 - один физический STM32H745IIT6. Его секции распределены между листами 100, 200 и 300: это графическое разделение большого корпуса, а не три контроллера. Здесь показаны питание, генераторы, сброс, загрузочная перемычка и отладочный разъём. Назначение узла в MIRA - выполнять программу управления экспериментом, работать с памятью и обмениваться командами с FPGA. Конкретные алгоритмы нейронов и распределение работы между ядрами задаются будущей программой; электрическая схема их не определяет.

Откуда берётся питание ядра

SYS3V3 подаётся на VDD, VDDLDO и VBAT. Встроенный линейный регулятор формирует внутреннее питание ядра; к его резервуарному узлу MCU_VCAP подключены C119 и C120 по 2,2 мкФ. Три физических вывода VCAP объединены одной сетью. Подключать сюда внешнюю нагрузку нельзя: это часть регулятора контроллера. Выводы VDDSMPS, VFBSMPS и VSSSMPS заземлены, VLXSMPS оставлен свободным. Следовательно, программа должна выбирать соответствующую нарисованной схеме конфигурацию питания, а не произвольный режим встроенного SMPS.

Зачем столько конденсаторов

C100-C116 по 100 нФ относятся к разным физическим выводам VDD. При переключении внутренних узлов ток берётся из ближайшего конденсатора и возвращается по короткой петле, пока длинный питающий проводник не успевает обеспечить этот импульс. C117 и C118 по 4,7 мкФ поддерживают общий узел питания. R100, установленный как 0 Ом, соединяет SYS3V3 с MCU_VDDA; отдельная обвязка обслуживает VDDA/VREF+. Это не отдельный малошумящий стабилизатор. VBAT здесь подключён к основному питанию, поэтому отдельной батарейной автономности этот лист не создаёт.

Лист 100. Продолжение

Два разных источника времени

Y100 - готовый генератор 25 МГц: его выход проходит через R101, 33 Ом, к MCU_HSE_CLK. Это внешний тактовый сигнал, поэтому в прошивке нужен режим HSE bypass. Y101 - кварцевый резонатор 32,768 кГц между MCU_LSE_IN и MCU_LSE_OUT; C130 и C131 по 12 пФ образуют его нагрузочную обвязку. Низкочастотный источник может обслуживать RTC, а HSE - основную систему тактирования. Частота самого ядра получается программной настройкой PLL и делителей; надпись 25 МГц не задаёт её автоматически.

Сброс, отладка и наблюдение за конфигурацией FPGA

R106 подтягивает HOST_RESET_N вверх, C132 фильтрует этот узел, SW100 замыкает его на землю и вызывает сброс. R102 удерживает MCU_BOOT0 низким, J101 позволяет подключить его к SYS3V3; результат загрузки зависит также от настроек STM32. J100 выводит SWDIO, SWCLK, SWO, NRST, землю и опорное питание отладчика; R103/R104 по 33 Ом стоят в линиях SWD. Два ранее свободных GPIO теперь заняты: PC6, физический вывод 122 U100, принимает FPGA_DONE_MCU, а PC7, вывод 123, - FPGA_INIT_N_MCU. Источники этих сигналов находятся в конфигурационном блоке FPGA, а U901 на SYS3V3 возвращает их в домен контроллера. Прошивка сможет наблюдать завершение загрузки и состояние INIT_B; ей ещё предстоит определить тайм-ауты, обработку ошибок и отдельный признак готовности прикладной логики.

MCU

200. FMC и внешняя SDRAM контроллера

Для чего нужна отдельная память

U200 - IS42S16320F-7TLI, SDRAM организации 32 M × 16 бит, то есть 64 МиБ. Она расширяет рабочую память STM32: подходит для буферов, массивов состояния, промежуточных результатов и данных эксперимента. Это энергозависимая память - после отключения питания содержимое не сохраняется. Она соединена непосредственно с FMC U100 и не является памятью FPGA. Поэтому передать массив из неё в FPGA можно только через предусмотренный канал обмена и соответствующую программу, а не через общую для обоих процессоров шину.

Как адрес и данные проходят по проводникам

FMC_D0-FMC_D15 - двунаправленная 16-разрядная шина данных. Линии FMC_A0-FMC_A12 передают части адреса, а FMC_BA0/FMC_BA1 выбирают внутренний банк. Один и тот же адресный набор используется по-разному во время выбора строки и столбца: это нормальный принцип SDRAM, которым управляет FMC. FMC_NBL0 и FMC_NBL1 соединены с масками двух байтов. Они позволяют при записи изменять только выбранную половину 16-разрядного слова, если такая операция сформирована контроллером памяти.

Команды, тактирование и стартовое состояние

FMC_SDNRAS, FMC_SDNCAS и FMC_SDNWE совместно определяют команду памяти; FMC_SDNE0 выбирает микросхему, FMC_SDCKE0 управляет разрешением тактирования. FMC_SDCLK подводит синхронизирующий сигнал. R223, 10 кОм, удерживает вход выбора микросхемы в неактивном высоком состоянии, а R224, 10 кОм, удерживает CKE низким, пока STM32 ещё не настроил выводы. Эти резисторы создают определённый начальный режим. Они не выполняют всю процедуру инициализации и не заменяют настройку FMC.

Почему в сигналах стоят резисторы

R200-R221 по 22 Ом включены в показанные адресные и управляющие цепи; тактирование проходит через отдельный R222, 33 Ом. Последовательное сопротивление ограничивает резкость фронта и помогает уменьшить звон на соединении с входной ёмкостью и дорожкой. Это не согласование постоянного тока и не делитель логического уровня. DATA-линии соединены согласно своему показанному пути; нельзя считать, что каждый проводник листа обязательно имеет одинаковую цепочку. SYS3V3 питает память, C200-C206 по 100 нФ и C207, 4,7 мкФ, обслуживают её питание.

Что необходимо сделать программно

Перед использованием памяти программа должна настроить выводы FMC, геометрию, временные параметры, последовательность запуска и период обновления строк. Сам факт наличия U200 не делает её адресное пространство сразу рабочим после сброса. Для Cortex-M7 также придётся согласовать использование кэша, DMA и доступа к буферам: это программная организация данных, а не дополнительный элемент этого листа. Проверка рабочих частот, задержек и трассировки выполняется для готовой платы; схема не содержит результатов такого испытания.

MCU

300. QSPI Flash, microSD и управление платой

Три задачи одного листа

Секция U100 на этом листе объединяет внешнюю энергонезависимую память, съёмный накопитель и управляющие связи. В отличие от листа 200, здесь хранение не сводится к рабочей SDRAM. U300 может хранить относительно постоянные данные, J300 предназначен для карты microSD, а отдельные выводы идут к FPGA и интерфейсу управления питанием. Электрически это несколько независимых периферийных каналов STM32; выбор файлов, формата настроек и назначения разделов остаётся задачей приложения.

Как подключена большая NOR Flash

U300 - W25Q512JVEIQ ёмкостью 512 Мбит, или 64 МиБ. CLK, CS_N и четыре линии данных проходят через R303-R308 по 33 Ом. Исправленная сеть MCU_QSPI_IO2 соединяет PE2, вывод 1 U100, с выводом 2 R307; за резистором линия достигает IO2 микросхемы Flash. Прежнее имя QSPI_IO2_M создавало электрически отдельную сеть, хотя визуально тракт выглядел законченным. Теперь все четыре разряда имеют непрерывный путь к контроллеру. R309-R311 по 10 кОм задают исходные уровни многофункциональных выводов и выбора; C300, 100 нФ, и C301, 1 мкФ, развязывают питание. Прошивка должна включить нужные альтернативные функции, команды Flash и режим quad. Это накопитель STM32, отдельный от конфигурационной U600 FPGA.

Как работает тракт microSD и обнаружение карты

От STM32 к J300 идут CLK, CMD и четыре DATA-линии. За R312-R317 по 33 Ом сети называются SD_*_CARD; R318-R322 по 47 кОм задают исходные уровни CMD/DATA. Контакт DETECT1, вывод 9 J300, и вывод 2 R323 теперь объединены с MCU_SD_CD_N, которая приходит на PG6, вывод 116 U100. R323, 10 кОм, подтягивает узел к SYS3V3, а отдельная пара контактов обнаружения возвращает его к GND. Ранее сеть на стороне сокета не имела этого имени и не доходила до GPIO. Программа должна читать контакт, подавлять дребезг и согласовывать вставку или извлечение с операциями записи. U301-U303 защищают сигналы от ESD; C302/C303 поддерживают питание. Наличие карты ещё не означает наличие файловой системы или успешную инициализацию SDMMC.

Лист 300. Продолжение

Связь STM32 с FPGA

MCU_FPGA_SCK, MOSI, MISO и CS_N образуют аппаратный путь SPI через U900/U901 листа 900. FPGA_IRQ возвращает событие из FPGA, HOST_ALIVE передаёт признак активности STM32. MCU_RESET_FPGA_N уходит на U601 листа 600 и позволяет сформировать импульс PROGRAM_B для повторной конфигурации. R300 подтягивает CS_N вверх, R301 удерживает тактовую линию низкой, R302 задаёт низкое исходное состояние HOST_ALIVE. Для наблюдения за загрузкой дополнительно подключены DONE и INIT_B через U901 к PC6/PC7 на листе 100. Эти связи позволяют написать последовательность запуска и восстановление после ошибки, но готового протокола команд не создают. Формат сообщений, адреса регистров, подтверждения и критерий готовности прикладной логики предстоит реализовать в прошивке STM32 и проекте FPGA.

Граница с отдельной платой питания

ALL_RAILS_PG_HOST, GLOBAL_PWR_PERMIT_HOST и MATRIX_PERMIT_HOST являются входными статусами готовности и разрешений; HOST_WDI и HOST_ALIVE сообщают о работе контроллера. HOST_UART_TX и PM_UART_TX_HOST задают два направления служебного UART. Служебный интерфейс и поступающие шины питания оформляются отдельным листом связи с MIRA_Power. Для входов от дежурной логики важны буферы с Ioff, питаемые принимающим доменом: когда SYS3V3 выключено, статус не должен подпитывать STM32 через защитные структуры GPIO. Сама MIRA_Power в этом архиве отсутствует, поэтому согласование второй половины разъёма, допустимых токов и поведения при отказе остаётся отдельным этапом. Прошивка должна соблюдать аппаратные разрешения, а не считать наличие UART разрешением включить матрицу.

POWER INTERFACE

400. Межплатный интерфейс питания и аппаратного разрешения

Как питание физически попадает на Control

J400 задаёт явный межплатный путь всех внешних шин Control. До исправления такие сети, как SYS3V3, IO3V3, CORE1V0 и MATRIX_PERMIT, были показаны внутри функциональных узлов, но их физический вход в проекте отсутствовал. Теперь разъём 2×32 с шагом 2,54 мм связывает эти потребители с внешней силовой платой. Для CORE1V0, IO3V3 и DDR1V35 предусмотрены параллельные контакты и многочисленные земли. Это определённая распиновка стороны Control; существующая ответная плата MIRA_Power в переданном архиве отсутствует. Поэтому её разъём, допустимые токи контактов, высоту соединения и суммарный бюджет питания ещё необходимо согласовать перед изготовлением. Наличие символа разъёма само по себе не является проверкой этих параметров.

Какие шины нужно подавать раздельно

AON определена как постоянно включённая шина 3,3 В. SYS3V3 питает MCU, IO3V3 - выбранные FPGA-банки и цифровые интерфейсы; CORE1V0 и AUX1V8 относятся к ядру и вспомогательным узлам FPGA. DDR1V35 питает DDR3L и соответствующие банки. VTT должна принимать и отдавать ток при номинале DDR1V35/2, тогда как DDR_VREF является малошумящей опорой на том же номинальном уровне. Эти две сети нельзя замкнуть друг с другом. PHY1V05, ANA5 и ANA3V3 обслуживают соответствующие потребители. P15/N15 и PROG_P15/PROG_N15 оставлены отдельными аналоговыми доменами. USB5 - внешняя шина, а USB_VBUS приходит с кабеля на другом листе. Все земли этого разъёма соединены с GND Control.

Лист 400. Продолжение

Почему у разрешения два разных выхода

Внешние статусы ALL_RAILS_PG_POWER, GLOBAL_PWR_PERMIT_POWER и MATRIX_PERMIT_POWER имеют уровни логики 3,3 В. U400 - Nexperia 74LVC125APW с питанием SYS3V3 - передаёт их на MCU; четвёртый канал передаёт служебный UART от Power. U401 - 74LVC1G17 с питанием IO3V3 - отдельно формирует MATRIX_PERMIT для аппаратной матричной логики. Выходы двух приёмников соединять нельзя: они относятся к разным отключаемым доменам. У выбранных микросхем производитель определяет Ioff, что позволяет внешнему сигналу присутствовать при снятом питании приёмника в пределах спецификации. Это защита от подпитывания через приёмник, а не гальваническая развязка. Каждая микросхема имеет локальный конденсатор 100 нФ.

Что происходит, пока контроллеры не запущены

Резисторы по 10 кОм удерживают исходные входы power-good и разрешений низкими. Значит, отсутствие подключённой Power или её активного разрешения не должно разрешать матричные выходы. UART имеет высокий исходный уровень, HOST_ALIVE и HOST_WDI - низкий. HOST_RESET_N является общей цепью сброса MCU; внешний источник обязан работать как открытый сток, иначе возможно противодействие кнопке или другому источнику сброса. На входе MATRIX_PERMIT самой матричной логики также есть отдельная подтяжка вниз. Порядок появления AON, SYS3V3 и IO3V3 и алгоритм выдачи разрешений должны быть реализованы внешним менеджером питания; одни буферы эту последовательность не создают.

Как Control сообщает об аварии и своей работе

HOST_WDI предназначен для обслуживания сторожевой логики Power, HOST_ALIVE - для признака активности программы MCU. HOST_UART_TX и PM_UART_TX_POWER задают два направления служебного UART. MATRIX_INHIBIT_N возвращается к Power через открытый сток Q2203 и подтяжку к AON: сохранённая матричная авария стягивает эту линию вниз. Тем самым теперь показан физический обратный путь аппаратного запрещения. Реакция Power на него должна быть проверена на её собственной схеме. Ни активность HOST_ALIVE, ни наличие UART не доказывают корректность эксперимента: прошивка должна отдельно проверять готовность шин, статус FPGA, аварии, режим и принятый образ матричных ключей.

FPGA

500. Питание Artix-7 и распределённая развязка

Почему FPGA показана несколькими секциями

U500 - один XC7A200T-2FBG484I. Секции питания, конфигурации и банков на других листах относятся к этому же корпусу. FPGA получает аппаратную структуру после загрузки конфигурации: она может содержать автоматы управления, интерфейсы, буферы и вычислительные узлы. Электрическая схема задаёт доступные физические соединения, но сама не доказывает, что соответствующие HDL-блоки уже разработаны. Поэтому номера банков здесь важны как привязка реальных выводов к напряжению питания, а не как отдельные автономные микросхемы.

Три основных вида питания

CORE1V0 соединён с VCCINT и VCCBRAM: первый домен питает ядро логики, второй относится к встроенной блочной памяти. AUX1V8 подведён к VCCAUX. IO3V3 обслуживает выбранные банки ввода-вывода. Эти названия не означают наличие преобразователей на данном листе - здесь показаны потребители и развязка уже подготовленных шин. Перепутать напряжения между доменами нельзя; общая земля не делает их взаимозаменяемыми. Условие готовности каждого источника и порядок подачи питания задаются внешней силовой частью и проверяются отдельно.

Как устроен запас заряда

C500, 680 мкФ, создаёт крупный резервуар на CORE1V0; многочисленные 4,7 мкФ и 470 нФ распределяют развязку между участками корпуса. У VCCBRAM предусмотрены C536, 100 мкФ, и локальные 470 нФ. Обвязка AUX1V8 и банков показана собственными группами. Когда одновременно переключаются многие триггеры или выходы, ближайшие конденсаторы снижают изменение напряжения на индуктивности питающего пути. Их параллельное соединение на схеме не означает допустимость собрать всю группу далеко в одном углу платы.

Банки с разными логическими уровнями

VCCO0, VCCO13, VCCO14, VCCO34 и VCCO35 подключены к IO3V3. VCCO15 и VCCO16 подключены к DDR1V35: это банки интерфейса DDR3L. На листе 800 дополнительно показаны их опорные выводы DDR_VREF. При подготовке ограничений FPGA нужно согласовать назначение корпуса, номер банка и стандарт каждого сигнала. Например, проводник интерфейса DDR нельзя считать обычным выходом 3,3 В лишь потому, что другие секции U500 питаются от IO3V3.

Земля, незадействованные GTP и пределы этого описания

Отдельные секции сохраняют все физические земляные шары корпуса. Ниже показан неиспользуемый GTP-квад с уже существующими соединениями и свободными выводами. Именно через него USB здесь не проходит: USB обслуживает внешний FT601 на листе 700, а FPGA видит параллельную FIFO-шину. Указанные цепи GTP оставлены по исходному проекту; это описание не заменяет проверку корректности их выключения. Аналогично количество конденсаторов не является расчётом полного импеданса питания и подтверждением устойчивой работы готовой платы.

FPGA

600. Загрузка, повторная конфигурация и XADC FPGA

Откуда берётся аппаратная логика FPGA

U600 - W25Q128JVSIQ, отдельная конфигурационная Flash FPGA. FPGA_CFG_CLK, FPGA_CFG_CS_N и FPGA_CFG_D0-D3 соединяют её с конфигурационными выводами U500. M0 подключён к IO3V3, M1 и M2 - к земле: комбинация M[2:0]=001 соответствует Master SPI в AMD UG470. Значит, предусмотрен самостоятельный запуск FPGA с внешней Flash. Ширина чтения и параметры загрузки должны соответствовать записанному образу; наличие четырёх проводников ещё не доказывает выбранный в файле режим x4.

Что означают Flash и bitstream

В U600 хранится последовательность конфигурационных данных - bitstream. После включения она загружается внутрь FPGA и задаёт соединения и функции её логических ресурсов. Внешняя Flash не является местом, откуда FPGA по очереди исполняет каждую логическую операцию. R601, R602 и R606 подтягивают select и многофункциональные выводы Flash, C600 развязывает питание. Для сохранения новой конфигурации после выключения необходимо обновить содержимое U600 подходящим способом; временная загрузка через JTAG сама по себе этого не гарантирует.

Чем JTAG отличается от кнопки PROGRAM

J600 выводит TCK, TMS, TDI, TDO, опорное питание и землю. Через JTAG внешний программатор получает прямой доступ к FPGA для загрузки и диагностики. SW600 притягивает FPGA_PROGRAM_N к земле; после нормального включения питания импульс низкого уровня и последующее отпускание PROGRAM_B запускают повторную конфигурацию. Кнопка не передаёт новый образ, поэтому вновь используется предусмотренный путь чтения Flash. AMD отдельно указывает: удержание PROGRAM_B низким с самого включения питания не является способом задержать первую конфигурацию. Для такой задержки используется INIT_B, но в этой схеме STM32 только наблюдает INIT_B через буфер и не может непосредственно удерживать его низким. Поэтому последовательность включения должна учитывать самостоятельную загрузку Master SPI, а программную перезагрузку выполнять после готовности питающих шин.

Лист 600. Продолжение

Управление перезагрузкой и возврат статуса к STM32

MCU_RESET_FPGA_N подключён ко входу U601, SN74LVC1G07 с открытым стоком. Низкий вход стягивает FPGA_PROGRAM_N вниз, высокий освобождает линию. R605 теперь имеет 4,7 кОм вместо 10 кОм; такая же подтяжка R603, 4,7 кОм, стоит на FPGA_INIT_N. Эти номиналы соответствуют требованию AMD UG470 к внешним подтяжкам PROGRAM_B и INIT_B не более 4,7 кОм. R604 на DONE остаётся 10 кОм. FPGA_DONE и FPGA_INIT_N теперь приходят на входы 3A/4A U901, а его выходы передают FPGA_DONE_MCU на PC6 и FPGA_INIT_N_MCU на PC7 U100. Прошивка может наблюдать статусы, вводить тайм-аут и повторять загрузку, однако DONE не подтверждает обучение DDR, готовность MAC или исполнение пользовательского алгоритма. Эти прикладные признаки должен предоставить сам проект FPGA.

Зачем оставлен XADC

FB600 подаёт AUX1V8 на VCCADC через феррит; C601, 100 нФ, и C602, 470 нФ, создают локальную развязку. Внешние аналоговые входы и показанные опорные выводы заземлены. Здесь подготовлено питание встроенного измерительного блока FPGA, а не отдельный внешний канал измерения матрицы. Если проект FPGA будет использовать внутренний мониторинг кристалла, чтение и обработку надо реализовать в его конфигурации. Измерение токов кроссбара выполняется отдельным трактом TIA/AD4003 на листах 1900-2000.

FPGA

700. USB Type-C и параллельный интерфейс FT601

Путь от кабеля до FPGA

J700 принимает USB-кабель. U706, HD3SS3220, работает с CC1/CC2 и выбирает ориентацию высокоскоростных пар Type-C. Его общий SuperSpeed-тракт соединён с U707, FT601Q-B-R. Линии USB_DP/USB_DM идут к USB2-части FT601. В результате вся обработка физического USB-интерфейса сосредоточена во внешних микросхемах, а U500 обменивается уже параллельными цифровыми словами. Реверсивный разъём требует обоих наборов пар и переключателя; просто объединить соответствующие SuperSpeed-контакты между собой было бы другим соединением.

Как именно передаются слова

FT_D0-FT_D31 образуют двунаправленную 32-разрядную шину. FT_BE0-FT_BE3 сообщают, какие байты слова участвуют в операции. FT_CLK синхронизирует обмен, FT_RXF_N и FT_TXE_N сообщают состояние приёмной/передающей стороны FIFO. FT_RD_N, FT_WR_N и FT_OE_N управляют чтением, записью и выдачей данных. Логика FPGA должна соблюдать выбранный для FT601 протокол и своевременно реагировать на эти сигналы. Это отдельный интерфейс, не тот SPI, по которому STM32 передаёт команды FPGA.

Начальные уровни и локальный сброс

R710, R711 и R713 подтягивают WR_N, OE_N и RD_N к неактивному уровню. R712 подтягивает FT_RST_LOC_N, а команда FT_RESET_N приходит от FPGA через R706, 1 кОм. R708/R709 удерживают GPIO0/GPIO1 низкими. Пока HDL ещё не запущена, эти резисторы задают входам FT601 определённые уровни. Подтяжка R700 на FPGA_PUDC_N заменена с 10 кОм на 1 кОм: AMD требует для PUDC_B прямое подключение либо резистор не более 1 кОм к VCCO14 или GND. Высокий уровень отключает общие конфигурационные подтяжки пользовательских выводов, поэтому внешняя обвязка остаётся существенной. Конфигурационные линии, совмещённые с этим банком, сохраняют свои отдельные имена и связи с загрузочной Flash.

Лист 700. Продолжение

Тактирование и защищённое обнаружение USB VBUS

Y700 - резонатор 30 МГц с C713/C714 по 22 пФ; R705, 1,6 кОм, соединяет FT_RREF с землёй. Исправленные R703, 10 кОм сверху, и R704, 15 кОм снизу, образуют на USB_VBUS_DIV 3,0 В при кабельных 5,0 В. Прежние 20 кОм/10 кОм давали только 1,67 В, что не обеспечивало гарантированный HIGH входа FT601. Теперь делитель приходит на A, вывод 2 U708, Nexperia 74LVC1G17GV,125; Y, вывод 4, выдаёт FT_VBUS_DET на вывод 37 FT601. U708 питается IO3V3 через вывод 5, GND - вывод 3, вывод 1 оставлен NC. Шмитт устраняет неопределённость медленного фронта; гарантированные Ioff и терпимость входа до 5,5 В сохраняют развязку при отключённом IO3V3 и подключённом кабеле. C732, 100 нФ, обслуживает питание, R714, 100 кОм, удерживает выход низким без питания. У HD3SS3220 свой VBUS_DET через R701; R702, 200 кОм, подтягивает DIR.

Питание, защита и будущий протокол

IO3V3 питает цифровые выводы и трёхвольтовые группы FT601. Его DV10 является выходом внутреннего стабилизатора: сеть FT1V0 питает VD10, а фильтрованная FT_PLL1V0 - AVDD; это локальные шины, а не недостающий внешний источник 1 В. FB700/FB701 и конденсаторы обслуживают аналоговые группы. USB5 питает соответствующую часть Type-C-контроллера; USB_VBUS остаётся отдельной сетью кабеля. U700-U705 защищают сигнальные линии, D700 относится к защите VBUS. Наличие USB-FIFO моста не создаёт команды MIRA Studio, формат пакетов, буферизацию эксперимента или восстановление после обрыва: их предстоит реализовать в приложении и FPGA. Ширина FIFO и имя USB3 не являются измеренной скоростью всей системы.

FPGA

800. DDR3L FPGA и опорный генератор 200 МГц

Для чего FPGA своя внешняя память

U800, MT41K256M16TW-107:P, организована как 256 M × 16 бит: это 512 МиБ DDR3L. Она может служить буфером потоков, таблиц и последовательностей непосредственно для FPGA. STM32 не соединён с её адресными и информационными выводами. Чтобы сделать содержимое доступным MCU или компьютеру, логика FPGA должна организовать соответствующий канал и арбитраж. Память энергозависимая; хранение битстрима выполняет другая микросхема, U600 на листе 600.

Разделение банков и групп сигналов

Банк 15 U500 ведёт адреса DDR_A0-DDR_A14, выбор внутренних банков DDR_BA0-BA2, команды и тактовую пару DDR_CK_P/N. Банк 16 обслуживает DDR_DQ0-DQ15. Данные разделены на два байтовых канала: каждый имеет собственную пару DQS и маску DM. Стробы DQS сопровождают данные при передаче и нужны для их захвата. CKE, ODT и RESET_N задают режимы памяти. Chip select этой единственной памяти заземлён, поэтому отдельной управляемой линии CS в данном включении нет.

Что делают оконечные резисторы

R807-R829 по 49,9 Ом соединяют показанные адресные и командные линии с VTT. Их задача - ограничивать отражения на синхронных проводниках, а не задавать адрес. R830, 100 Ом, установлен между DDR_CK_P/N. R805, 240 Ом, соединяет ZQ памяти с землёй как калибровочный резистор, R806 удерживает RESET_N низким до активного управления. У DQ/DQS другие требования к согласованию, связанные с настройками контроллера и самой DDR; одинаковая сеть резисторов на всех выводах здесь не нарисована.

Питание и уровень сравнения

DDR1V35 питает VDD/VDDQ памяти и VCCO15/VCCO16 FPGA. DDR_VREF соединяет опорные входы U800 с соответствующими VREF-выводами обоих банков U500. VTT и DDR_VREF выполняют разные задачи: первый принимает ток оконечных цепей, второй служит уровнем сравнения для входов. Их нельзя объединять только на основании близких номинальных напряжений. Раздельные группы 100 нФ, 470 нФ, 4,7 мкФ и 47 мкФ поддерживают память и банки. Источники этих шин находятся за пределами данного листа.

Опорный генератор и работа контроллера

Y800 выдаёт дифференциальный сигнал 200 МГц. C801/C802 по 100 нФ развязывают постоянную составляющую, R800-R803 по 10 кОм задают смещение входов от DDR1V35, R804, 100 Ом, нагружает пару. Это опорный источник для FPGA, а не прямая тактовая пара DDR_CK_P/N: её формирует контроллер памяти. В проекте FPGA необходимы контроллер DDR3L, инициализация, калибровка, ограничения выводов и временных параметров. По электрической схеме нельзя утверждать подтверждённую частоту DDR или успешное прохождение тренировки на плате.

FPGA

900. Ethernet и буферизованный командный интерфейс MCU

Как подключён сетевой разъём

U902, DP83867IRRGZR, - Ethernet PHY. Его цифровая сторона соединена с банком 13 FPGA через RGMII, а четыре аналоговые пары MDI_A-MDI_D проходят через T900, H5007NLT, к J900 RJ45. Трансформаторы отделяют электрический потенциал кабеля от схемы платы и передают дифференциальные сигналы. U904-U907 ограничивают выбросы на парах. Таким образом, цепочка имеет вид FPGA → PHY → магнитика → кабель; Ethernet-кабель не подключён к выводам FPGA напрямую.

Данные и служебное управление PHY

PHY_TXD0-TXD3, PHY_TX_CTL и PHY_TXC составляют направление к передатчику PHY; PHY_RXD0-RXD3, RX_CTL и RXC возвращают принятые данные в FPGA. PHY_MDC/MDIO - отдельный канал чтения и настройки регистров, PHY_INT_N сообщает о событиях. Y900 задаёт опору 25 МГц, R906, 11 кОм, подключает RBIAS. Пары R909/R910 и R911/R912 задают стартовые уровни на многофункциональных выводах. Их конкретное декодирование и настройки задержек RGMII следует согласовать с даташитом и выбранной реализацией MAC.

Питание, сброс и кабельная сторона

U903, TLV75525, получает IO3V3 и формирует PHY2V5; PHY1V05 приходит отдельной сетью и питает ядро PHY. IO3V3 обслуживает цифровой домен. PHY_RESET_N от FPGA проходит через R913 к локальному узлу с подтяжкой R916 и C932. На кабельной стороне R917-R920 по 75 Ом объединяют центральные отводы через BS_NODE; C938 связывает этот узел с CHASSIS. R921 и C937 соединяют CHASSIS с GND. Светодиодные цепи RJ45 имеют R914/R915 по 470 Ом. Выводы VDDA1P8 13/48 оставлены NC намеренно: это предусмотренный TI режим с двумя питающими напряжениями; добавлять к ним конденсаторы или внешнее 1,8 В в этом режиме нельзя.

Лист 900. Продолжение

Командные и конфигурационные статусы между STM32 и FPGA

U900/U901 заменены на Nexperia 74LVC125APW,118: это четыре однонаправленных буфера в том же TSSOP-14, с документированным Ioff при отключённом питании. U900 остаётся на IO3V3 и передаёт SCK, MOSI, CS_N и HOST_ALIVE к FPGA. U901 вместе с C907 перенесён на SYS3V3 - принимающий домен STM32; он возвращает MISO и FPGA_IRQ. Два ранее неиспользуемых канала теперь передают конфигурационные статусы: 3A, вывод 9, получает FPGA_DONE; 3Y, вывод 8, выдаёт FPGA_DONE_MCU на PC6 U100. 4A, вывод 12, получает FPGA_INIT_N; 4Y, вывод 11, выдаёт FPGA_INIT_N_MCU на PC7. OE остаются заземлёнными, программного отключения нет. Буферы не обеспечивают гальванической развязки, но выбранный Ioff ограничивает обратный ток при выключенном принимающем домене. R900-R905 задают исходные уровни существующих командных и прерывающих линий.

Что ещё необходимо для рабочей сети и управления

DP83867 реализует электрическую часть Ethernet; MAC должен быть реализован в FPGA, а обработка кадров и сетевых протоколов - в выбранной логике и программах. На этой схеме нет подтверждения готового TCP/IP-стека, DHCP-клиента или сервера MIRA. Задержки RGMII, выбранные strap-уровни и настройки регистров PHY надо согласовать с MAC и ограничениями трассировки. Точно так же SPI-проводники между STM32 и FPGA уже соединены, а таблицу регистров, команды, контроль ошибок и обмен событиями необходимо создать. При запуске STM32 может проверить DONE/INIT_B, затем отдельно дождаться прикладной готовности FPGA по определённому протоколу. Статус конфигурации не доказывает работоспособность Ethernet, USB или внешней DDR3L.

DAC

1000. ЦАП и буферы всех 32 битовых линий

Какую физическую задачу решает лист

Лист создаёт 32 независимо задаваемых аналоговых напряжения. U1000 обслуживает BL0-BL7, U1003 - BL8-BL15, U1006 - BL16-BL23, U1009 - BL24-BL31. Каждый AD5676R содержит восемь каналов, поэтому здесь четыре микросхемы ЦАП, а не 32 отдельных преобразователя. Цифровое значение превращается в напряжение сначала на сети BL_DAC_RAWn, затем проходит усилитель и выходит как BL_DACn. Эти выходы ещё не являются непосредственно выводами сокета: подключение к реальной линии BLn выполняют ключи на листе 1500.

Диапазон и смысл цифрового кода

У всех четырёх AD5676R аналоговое питание ANA5, логическое питание IO3V3, вывод GAIN соединён с IO3V3, RSTSEL - с GND. Для применённого корпуса TSSOP это выбирает номинальную шкалу 0…5 В при внутренней опоре 2,5 В и сброс к нулевому коду. Идеальное соответствие можно записать как $V=5\cdot D/65536$, где D - 16-разрядное число. Реальное напряжение содержит ошибки опоры, смещения и усиления; питание усилителей ±15 В само по себе не превращает эту однополярную шкалу в ±15 В.

Зачем после ЦАП стоят OPA4192

U1001/U1002 буферизуют первую восьмёрку, U1004/U1005 - вторую, U1007/U1008 - третью, U1010/U1011 - четвёртую. Каждый корпус содержит четыре канала и отдельную секцию питания. Неинвертирующий вход получает BL_DAC_RAWn, выход непосредственно соединён с инвертирующим входом: это повторитель с номинальным усилением 1. После петли обратной связи включён последовательный резистор 4,7 Ом. Он отделяет выход усилителя от ёмкости и переключений последующей сети, однако создаёт падение напряжения при протекании тока и не заменяет самостоятельный ограничитель тока.

Лист 1000. Продолжение

Как выбирается и обновляется канал

CS_BL0-CS_BL3 адресуют четыре корпуса по отдельности, а DAC_SPI_SCK, DAC_SPI_MOSI и DAC_SPI_MISO общие. Номер канала передаётся внутри команды ЦАП. Общий DAC_LDAC_N позволяет согласовать обновление подготовленных каналов при соответствующей настройке команд и масок; это отдельная операция от загрузки 80-разрядной маски аналоговых ключей. DAC_RESET_N воздействует на ЦАП сразу нескольких листов. Поэтому изменение напряжения, обновление выходов и подключение матрицы должны рассматриваться как три разных этапа управления.

Обвязка и связь с измерением

Локальные конденсаторы рядом с ЦАП поддерживают ANA5 и логическое питание, отдельные конденсаторы шунтируют опору. Секции питания OPA4192 подключены к P15/N15 и имеют свои 100 нФ и 4,7 мкФ. При VMM разрешённые BL_DACn через лист 1500 возбуждают внешнюю матрицу, а выбранный NL возвращается к общему TIA и ADC. Такая коммутация не доказывает внутреннюю геометрию кристалла и не обеспечивает восемь одновременных измерительных каналов: возврат здесь выбирается последовательно. BL6 и BL7 теперь используют отдельные источники BL_DAC6 и BL_DAC7 на листе 1500; ошибочная привязка к BL_DAC2/3 устранена.

DAC

1100. Сервисные напряжения, ограничения тока и формовка

Один ЦАП - восемь разных заданий

U1100 формирует восемь сервисных уставок. Каналы 0-3 дают VREAD_DAC, VSET_DAC, VRESET_DAC и VWL_DAC; каналы 4-6 дают ILIM_SET_DAC, ILIM_RESET_DAC и ILIM_FORM_DAC; канал 7 даёт MATRIX_BIAS_DAC. Это напряжения, а не уже сформированные импульсы или непосредственно заданные токи. Часть уставок пойдёт в коммутатор источников, часть - в регулятор ограничения тока, ещё одна - к переключателям опорного и корпусного контактов сокета. U1100 выбирается сигналом CS_CTRL.

Почему READ, SET и RESET отличаются от WL

U1101A, U1101B и U1101C имеют неинвертирующую схему с одинаковыми резисторами 10 кОм в обратной связи и к земле. Номинальный коэффициент равен 1+10/10=2, поэтому шкала 0…5 В U1100 превращается примерно в 0…10 В на VREAD_SRC, VSET_SRC и VRESET_SRC. U1101D включён повторителем и выдаёт VWL_SRC примерно 0…5 В. U1102 повторяет три токовые уставки и MATRIX_BIAS_DAC; эти интерфейсы также имеют шкалу около 0…5 В. GAIN U1100 остаётся подключённым к IO3V3: при VLOGIC=3,3 В этот уровень допустим и выбирает удвоение внутренней опоры 2,5 В. После усилителей стоят резисторы 4,7 Ом, поэтому напряжение под токовой нагрузкой отличается от идеального кода.

FORMING: источник и его фактически подключённое питание

U1103, AD5761R, подключён к PROG_P15/PROG_N15 и выбирается CS_HV. Он формирует VFORM_DAC_RAW, который подан на неинвертирующий вход U1104A. Локальная отрицательная обратная связь делает OPA192 повторителем; после R1117 получается VFORM_SRC. Вторая секция того же U1104 теперь подключает вывод 5 к PROG_P15, вывод 2 к PROG_N15; ошибочная отдельная силовая секция OPA4192 удалена. Существующие 100 нФ и 4,7 мкФ остаются на питающих шинах. Подключение питания исправлено без замены сигнального усилителя или изменения его коэффициента.

Лист 1100. Продолжение

Что теперь означает напряжение сервисного ЦАП

Выходы VREAD_SRC, VSET_SRC, VRESET_SRC и VFORM_SRC теперь задают требуемое напряжение общего источника CV/CC листа 2100. Они не подают силовой ток непосредственно через выбранный DUT. Для сервисного воздействия используется положительная абсолютная уставка; знак между выбранными электродами кроссбара по-прежнему меняет MAT_POLARITY, переставляя источник и возврат. AD5761R следует настраивать на однополярную шкалу 0…10 В без overrange. ЦАП способен формировать другие диапазоны, однако сам факт выбора такой шкалы не подтверждает допустимость другого режима всего аналогового тракта.

Как регулируются ток, напряжение и длительность

VREAD_SRC/VSET_SRC/VRESET_SRC/VFORM_SRC выбираются U1601 и поступают в петлю регулирования напряжения. ILIM_SET, ILIM_RESET и ILIM_FORM поступают в петлю ограничения тока; амперы определяются выбранным шунтом и масштабом уставки. Эти два селектора используют одни сохранённые SRC-биты, чтобы операция и её токовый предел не расходились. VWL_SRC идёт к WL-переключателям, MATRIX_BIAS_SRC - к сокету. Длительность задаёт FPGA сигналом MAT_PULSE; запись кода ЦАП сама по себе не создаёт импульс. DAC_RESET_N и DAC_LDAC_N общие: во время WRITE их изменение, как и активный CS_CTRL либо CS_HV, вызывает аппаратное отключение. В SERVICE_READ изменение уставок допускается для I-V-сканирования. После полного сброса AD5761R его выходной усилитель нужно включить регистром управления и задать безопасный CLEAR; HV_ALERT_N остаётся статусом микросхемы, а не заменой общего fault.

DAC

1200. Интерфейс FPGA к банку ЦАП

Этот лист не содержит второго FPGA

U500 здесь показан своей секцией, относящейся к управлению ЦАП. Это тот же физический Artix-7, чьи питание, конфигурация и другие интерфейсы разнесены по соседним листам. Секция выводит последовательный интерфейс и дискретные сигналы управления на преобразователи листов 1000 и 1100. Она связывает цифровой план эксперимента с конкретными аналоговыми уставками. Сам рисунок выводов не содержит SPI-контроллера как готовой программы: последовательности должны быть реализованы внутри FPGA или обслуживающего программного обеспечения.

Как цифровое слово попадает в нужный источник

DAC_SPI_MOSI переносит команды и данные из FPGA, DAC_SPI_SCK задаёт такты, DAC_SPI_MISO возвращает данные. CS_BL0-CS_BL3 выбирают четыре восьмиканальных ЦАП битовых линий, CS_CTRL - сервисный U1100, CS_HV - U1103 формовки. При обычном отдельном обращении активен один выбор устройства. Таким образом, одна последовательная шина обслуживает много каналов: отдельные провода на каждый 16-разрядный код не нужны. Конкретное назначение регистра и канала определяется форматом команды выбранной микросхемы.

Что остаётся общим после выбора корпуса

DAC_LDAC_N и DAC_RESET_N распределяются сразу к нескольким преобразователям. Программа может сначала записать будущие значения и затем согласовать их появление на выходах, но должна учитывать индивидуальные настройки LDAC каждого ЦАП. Важно не путать этот общий LDAC с MAT_SPI_LATCH: первый связан с аналоговыми значениями, второй - с выходным образом десяти регистров ключей. Сброс банка тоже не является полноценной командой остановки матрицы, потому что состояние ключей и питания определяется другими цепями.

Возврат данных и сигналы формовки

Общая MISO требует последовательного чтения устройств. В частности, SDO AD5676R при неактивном SYNC удерживает последний бит слабой защёлкой, а не просто всегда становится идеальным высоким импедансом; производитель предусматривает совместное использование таких выходов. Настройки readback и цепочки должны соответствовать выбранному протоколу. HV_ALERT_N идёт в FPGA от U1103, HV_CLEAR_N - в обратную сторону. Сигнал ALERT описывает состояние ЦАП формовки; он не является доказательством измерения тока внешней матрицы.

Обвязка и очередность включения

R1200-R1207 по 10 кОм задают неактивные уровни для линий выбора, LDAC и RESET, пока FPGA не управляет выводами. Локальные 47 мкФ, 4,7 мкФ и 470 нФ относятся к IO3V3 данного банка, а не к аналоговому выходному тракту. Практический порядок разделён: инициализировать интерфейс, установить диапазоны и уставки ЦАП, подготовить измерение и маски, затем разрешить аналоговый маршрут. Ни наличие SPI, ни успешное чтение регистра сами по себе не подтверждают правильное напряжение на сокете; для этого нужен измерительный тракт и проверка платы.

MATRIX

1300. Аппаратная логика разрешений и матричных режимов

Откуда приходит разрешение и что запрещает работу

MATRIX_PERMIT приходит от внешней Power через разъём и буфер листа 400. R1304 задаёт ноль при отсутствии разрешающего источника. Исправление предыдущего этапа сохранено: U1300 формирует MAT_ALLOWED только при MATRIX_PERMIT=1, MAT_FAULT_N=1 и MAT_FAULT_CLEAR_N=1. Потеря любого условия сбрасывает готовность образа U1301 и очищает сдвиговые части регистров листа 1400. Теперь исходный запрос на работу MAT_RUN_INTENT дополнительно проходит проверку совпадения захваченной конфигурации с запросами FPGA и контроль изменения сервисных ЦАП во время WRITE. Таким образом, отсутствие аварии само по себе не включает матрицу: ещё необходимы свежий принятый кадр, включённое выходное разрешение и согласованная конфигурация.

Как фиксируются адреса и режим вместе с образом ключей

Добавлены U1327/U1328, 74LVC574A. На одном положительном фронте MAT_CONFIG_LATCH они сохраняют 16 бит: два адреса источника, два адреса токового диапазона, полярность, пять адресов BL, три адреса NL и три результата декодирования режима: SERVICE_REQ_RAW, READ_REQ_RAW, REQUEST_VALID_RAW. Выходы регистров управляют реальными адресами аналоговых ключей; исходные выводы FPGA теперь имеют суффикс _REQ. Захваченные SERVICE_REQ и READ_REQ определяют сервис/VMM и чтение/запись, а отдельный захваченный VALID запрещает работу после недопустимой комбинации. U1331 формирует MAT_CONFIG_LATCH = MAT_SPI_LATCH AND MAT_SPI_OE_N. Поэтому команда фиксации проходит только при запрещённых выходах. Этим же фронтом фиксируются 80 бит масок и D триггера U1301: MAT_FRAME_VALID AND REQUEST_VALID_RAW. Счётчик длины кадра и проверка масок остаются в HDL, внешний FRAME_VALID не является независимым аппаратным доказательством их правильности.

Какие режимы и источники допускаются аппаратно

Исходный декодер U1306-U1315 и U1323-U1326 сохраняет взаимное исключение SERVICE/VMM и READ/WRITE. Дополнительная логика U1332-U1335 проверяет код источника. Для SERVICE_READ допускается только 00, то есть VREAD. Для SERVICE_WRITE допустимы 01 SET, 10 RESET и 11 FORM. VMM_READ не зависит от кода сервисного источника. Поэтому команда READ больше не может случайно подключить FORMING-источник. Селекторы напряжения и токовой уставки на аналоговых листах используют одни и те же сохранённые SRC-биты, а отдельные старые MAT_ILIM_A0/A1 от FPGA удалены, выводы H5/H3 оставлены NC. Команда тока остаётся программируемой через соответствующий канал ЦАП; устраняется рассогласование выбора между двумя независимыми мультиплексорами.

Лист 1300. Продолжение

Как аппаратно обнаруживается изменение уже работающей конфигурации

U1329/U1330, 74HC688, сравнивают все 16 текущих запросов с сохранёнными битами. При любом несовпадении MAT_CONFIG_MISMATCH становится единицей, MAT_CONFIG_MATCH падает, и конечный MAT_RUN блокируется до изменения адресов на реальных ключах. Изменённые запросы не проходят через регистры без новой разрешённой фиксации. Одновременно MAT_ROUTE_CHANGE_TRIP формируется от MAT_RUN_INTENT, то есть от намерения работать до проверки совпадения; это позволяет сохранить аварию, даже когда фактический RUN уже снят. Условия аварии не берутся обратно от собственного отключённого RUN, поэтому комбинационной петли RUN→ошибка→RUN не возникает. MAT_CONFIG_TRIP поступает в общую память аварии листа 2200. Новый LATCH при OE_N=0 блокируется и не меняет ни адресные регистры, ни параллельные маски.

Что происходит при изменении ЦАП и как запускать следующий импульс

U1341-U1352 контролируют CS_CTRL, CS_HV, DAC_LDAC_N и DAC_RESET_N. Во время намеренного WRITE-импульса все четыре линии должны быть высокими. Попытка записи, общего обновления или сброса сервисных ЦАП немедленно закрывает окно подачи источника и создаёт MAT_DAC_CHANGE_TRIP. Выборы VMM-ЦАП BLx отдельно не блокируются; общие LDAC и RESET затрагивают также сервисные ЦАП, поэтому во время WRITE они запрещены. При SERVICE_READ программирование ЦАП разрешено для плавного I-V-сканирования. При нормальном завершении WRITE FPGA сначала снимает MAT_PULSE, сохраняя RUN/OE, маршрут и диапазон до завершения управляемого разряда. Для READ сначала задаётся VREAD=0, затем выдерживается разряд при ещё подключённом маршруте. Только после этого выходы запрещаются через OE_N=1, устанавливаются новые запросы, передаётся полный проверенный образ и выполняется один LATCH. Преждевременное отключение OE способно изолировать ключи сервисного пути и оставить заряд в DUT. Аварийное отключение остаётся немедленным и имеет приоритет над обычной последовательностью. Между этим фронтом и разрешением OE предусмотрено не менее 1 мкс для цифровых трактов; аналоговое установление добавляется отдельно. LATCH должен быть низким при изменении OE. После аварии нужны нулевой источник, явный сброс и новый полный кадр. Длительность WRITE по-прежнему задаёт FPGA; отдельного аппаратного таймера максимальной длительности здесь нет.

MATRIX

1400. Загрузка и хранение 80-разрядного образа ключей

Почему нужны десять регистров

U1400-U1409, SN74HC595, превращают последовательную передачу FPGA в 80 отдельных логических выходов. Первые 32 управляют подключением источников BL_DAC к BL, следующие 32 - независимыми заземляющими ключами BL, ещё восемь - выбором напряжения WL, последние восемь - заземлением NL. Это маски управления аналоговой коммутацией, а не хранилище весов мемристоров и не сами транзисторы внутри внешнего кристалла. Содержимое внешней матрицы меняется уже под действием аналогового воздействия.

Путь данных и порядок передачи

MAT_SPI_MOSI входит в SER U1400. Последовательные выходы QH_SER через MAT_CHAIN_0-8 соединяют U1400→U1401→…→U1409. MAT_SPI_SCK сдвигает данные. Параллельный образ теперь переносится по MAT_CONFIG_LATCH, а не по необработанному MAT_SPI_LATCH. Лист 1300 формирует этот защищённый фронт только при MAT_SPI_OE_N=1, одновременно фиксируя адреса и режим в U1327/U1328. Поэтому случайный LATCH во время включённых выходов не меняет маски. Для полного кадра первым передают содержимое самого дальнего U1409, последним - ближайшего U1400. При передаче байта старшим битом вперёд биты 7…0 соответствуют QH…QA. Перед изменением OE необходимо вернуть необработанный LATCH в ноль; цифровая схема не заменяет соблюдение setup/hold и длительности импульса.

Точное распределение масок

U1400-U1403 дают MAT_BL_VMM_0…31 четырьмя последовательными восьмёрками. U1404-U1407 дают MAT_BL_ZERO_0…31. U1408 выдаёт MAT_WL_ON_0…7, U1409 - MAT_NL_ZERO_0…7. Например, QA U1400 относится к BL_VMM_0, QH того же корпуса - к BL_VMM_7. Здесь нет аппаратной проверки, что для одной BL не выставлены одновременно VMM и ZERO. Такая комбинация может подключить выход буфера к земле через два аналоговых ключа, поэтому согласованность масок является обязанностью управляющей последовательности.

Лист 1400. Продолжение

Два домена выходного разрешения

Выходы U1400-U1403 управляются MAT_VMM_OE_N; остальные шесть корпусов - MAT_OE_N. Это позволяет оставить общие WL и зажимы работающими, а подключение BL_DAC разрешать только при квалифицированном VMM-чтении. Высокий OE переводит выходы соответствующего регистра в высокоимпедансное состояние, после чего управляющий уровень ключа определяется его резисторной обвязкой. Локальные 100 нФ стоят у каждого регистра; повторённые подтяжки общих линий существуют параллельно, а не создают четыре отдельных SPI-интерфейса.

Что происходит при аварии и восстановлении

MAT_ALLOWED соединён с активными низкими входами очистки сдвиговых частей всех десяти регистров. При снятии разрешения они очищаются, но выходные защёлки не переписываются автоматически. Одновременно лист 1300 запрещает выходы и снимает готовность образа, поэтому прежние маски остаются в памяти без активного управления ключами. Новый этап ремонта дополнительно блокирует RUN при изменении захваченной конфигурации и формирует аппаратный запрос аварии. Для восстановления нужны выключенные выходы, устойчивая готовность питания, передача всех 80 бит, проверка HDL, FRAME_VALID=1 и один защищённый MAT_CONFIG_LATCH. Если FRAME_VALID=0 либо исходный режим/источник недопустим, фиксация не вооружает матрицу. Самостоятельного внешнего счётчика 80 бит или проверки пересечения VMM/ZERO всё ещё нет. Передача должна начинаться уже при MAT_ALLOWED=1; иначе входы SRCLR_N продолжают удерживать сдвиговые части в сбросе.

MATRIX

1500. Коммутация 32 BL: источник, земля и сервисный путь

Три назначения одной физической линии

Для каждой BL предусмотрены независимое подключение источника BL_DAC, независимое подключение GND и доступ через сервисный мультиплексор. Всего U1500-U1515 дают 64 канала ADG5412, то есть по два управляемых ключа на каждую из 32 BL. При единице на управляющем входе ADG5412 соответствующий контакт замкнут. MAT_BL_VMM_n соединяет BL с источником, MAT_BL_ZERO_n - с землёй. Реальная линия продолжается к одноимённому контакту J1800; название исходного файла BL0_7 не означало, что остальные группы отсутствуют.

Состояния линии и незапаянные резисторы

Для возбуждения линии нужен VMM_n=1 и ZERO_n=0; для принудительного заземления - VMM_n=0 и ZERO_n=1. Две единицы соединяют источник с землёй и аппаратно не запрещены локальными ключами. Все 32 резистора BL→GND по 1 МОм имеют DNP: они оставлены как опциональные места, но не устанавливаются. При 10 В такой резистор потреблял бы 10 мкА и входил бы в суммарный ток нового сервисного источника помимо тока исследуемого пути. Поэтому при двух выключенных ключах BL может быть плавающей; для определённого потенциала и разряда явно используют управляемый BL_ZERO и согласованный алгоритм. Резисторы 10 кОм относятся к управляющим входам, а не к аналоговому заземлению BL.

Лист 1500. Продолжение

Как адресуется одиночная BL

U1516, U1517, U1518 и U1519 - четыре ADG5408, обслуживающие соответственно BL0-7, BL8-15, BL16-23 и BL24-31. Общие MAT_BL_A2:A0 выбирают одну позицию внутри каждого банка. Поэтому при разрешении сразу образуются четыре промежуточные сети MAT_BL_BANK_0…3. Только U1600 на следующем листе выбирает один из этих банков по MAT_BL_A4:A3. Адрес выбранной линии равен 8·bank+local; это адрес внешнего подключения и не доказательство определённой внутренней структуры мемристорного кристалла.

Сервисный режим и связь с защитой

MAT_SERVICE_SAFE включает локальные селекторы, после чего выбранная BL через MAT_BL_SERVICE может соединяться с источником либо возвратом по MAT_POLARITY. Для одиночного чтения U1601 выбирает команду VREAD, для записи - VSET, VRESET либо VFORM. Эти команды теперь управляют общим CV/CC-источником перед матрицей. Полярность задаётся маршрутизатором. Сервисный регулятор ограничивает суммарный ток этой ветви; 32 независимых BL-источника VMM не проходят через него и не получают индивидуальный CC. Их безопасные маски, токи нагрузки и переходные процессы нужно проверять отдельно.

Питание и исправленное соответствие каналов

Силовые секции ключей подключены к P15/N15, с локальными шунтирующими конденсаторами у групп корпусов и мультиплексоров. У U1501 исправлены две скопированные метки: pin 11, относящийся к BL6, теперь соединён с BL_DAC6, а pin 6, относящийся к BL7, - с BL_DAC7. Верхние каналы BL2 и BL3 сохранили свои источники BL_DAC2 и BL_DAC3. Таким образом, все 32 канала используют соответствующие им буферизованные источники по номеру. Исправление не меняет полярность ключей, маски регистров, адреса мультиплексоров или соединение с сокетом.

1600. Выбор команды источника, сервисного маршрута и полярности

Выбор банка BL и команды напряжения

U1600 выбирает одну из четырёх MAT_BL_BANK_0…3 по сохранённым MAT_BL_A4:A3 и формирует MAT_BL_SERVICE. U1601 независимо выбирает команду напряжения по сохранённым MAT_SRC_A1:A0: 00 - VREAD_SRC, 01 - VSET_SRC, 10 - VRESET_SRC, 11 - VFORM_SRC. Третий адресный вход обоих мультиплексоров заземлён, EN получает MAT_SERVICE_SAFE. Выход U1601 теперь называется MAT_VTARGET и поступает в высокоомный вход общего источника CV/CC листа 2100. Через этот мультиплексор больше не проходит силовой ток DUT. Токовую уставку выбирают по тем же SRC-битам; READ использует канал ILIM_SET, а диапазон шунта по-прежнему выбирается отдельно.

Где источник включается и как он выключается

Секция U1602C, ADG5434, перенесена перед силовым селектором шунтов. При MAT_SOURCE_SAFE=1 она соединяет MAT_DRV_OUTPUT с MAT_RSH_POWER; при нуле соединяет MAT_RSH_POWER с GND. Внешняя MAT_SOURCE находится после выбранного шунта на листе 2100. Таким образом, окно WRITE больше не создаёт дополнительный коммутатор после измерения тока. В состоянии OFF источник разряжается к земле через выбранные шунт и ключи, пока соответствующий путь остаётся подключённым. Это не мгновенный сброс: высокий RSH и ёмкость линии увеличивают время. R1600=1 МОм на MAT_SOURCE теперь DNP, как и R1601 на MAT_RETURN. Установленный R1600 потреблял бы 10 мкА при 10 В и входил бы в измеряемый ток источника даже без DUT.

Как выбирается знак воздействия на DUT

Секции A и B того же U1602 меняют местами MAT_SOURCE и MAT_RETURN на выбранных BL/NL. По таблице ADG5434 логическая единица подключает SxA, ноль - SxB. С реальной распиновкой данного проекта MAT_POLARITY=1 означает BL=SOURCE и NL=RETURN; при нуле BL=RETURN и NL=SOURCE. Значит, знак разности потенциалов между выбранными электродами меняется маршрутизацией при положительной абсолютной команде источника. При VMM сервисный банк U1600 выключен, а выбранный NL должен идти в возврат и TIA: для такого пути требуется MAT_POLARITY=1. Наличие сервисного ограничения тока не ограничивает токи всех 32 независимых BL-источников VMM.

Лист 1600. Продолжение

Почему READ возвращается в TIA, а WRITE - в землю

U1603B соединяет MAT_RETURN с MAT_TIA_IN по MAT_READ_SAFE. Ток чтения поступает в виртуальную землю TIA и затем в измерительный тракт. U1603C теперь соединяет MAT_RETURN непосредственно с GND по MAT_WRITE_SAFE; прежний MAT_WRITE_RETURN к низкоплечевому MOSFET больше не используется. Ток записи регулируется перед матрицей, поэтому отдельный поглотитель в возврате не нужен. Возврат WRITE остаётся подключённым между импульсами, пока действует WRITE_SAFE. При VMM общий сервисный источник выключен: напряжения на BL приходят с собственных ЦАП через лист 1500, а чтение идёт через выбранный NL, MAT_RETURN и TIA.

Сброс регулятора и правильная смена маршрута

Секции U1602D и U1603A/D - повторно использованные части тех же корпусов, а не новые микросхемы. U1602D подаёт в PI-регулятор реальную ошибку при включённом источнике и ноль в OFF. MAT_SOURCE_OFF включает U1603A, замыкающую выход PI на его суммирующий узел, и U1603D, разряжающую конденсатор обратной связи через новый R1605=220 Ом. Этот резистор ограничивает расчётный первый ток сброса 4,7 нФ с 12 В примерно до 52 мА вместо порядка 1,22 А при прямом замыкании; постоянная времени около 1,1 мкс. Он работает только в ветви reset и не меняет коэффициенты основной PI-петли. Питание этих корпусов остаётся P15/N15. Перед сменой маршрута WRITE сначала снять MAT_PULSE, сохранив RUN, диапазон и путь через матрицу; дождаться разряда, затем запретить OE и менять адреса. В READ источник включён постоянно на интервале разрешения, поэтому сначала задать VREAD=0 и дождаться снижения напряжения при ещё подключённом маршруте, затем запретить OE. Раннее отключение U1600 может изолировать заряд на электроде: само снятие OE не гарантирует разряд всех контактов. После нового кадра дополнительно выдержать цифровое и аналоговое установление.

MATRIX

1700. Драйверы WL, заземление NL и общий селектор возврата

Какие соединения реально представлены

U1700 и U1701, два ADG5434, обслуживают WL0-WL7. Каждый канал соединяет свою WL либо с VWL_SRC, либо с GND. Здесь сформировано восемь управляемых внешних линий; внутренние транзисторы и мемристоры кроссбара на этом листе не нарисованы. Поэтому говорить о точной внутренней схеме ячейки только на основании имён WL и NL нельзя. Для платы важно другое: какие контакты сокета возбуждаются, какие заземлены и откуда приходит выбранный аналоговый уровень.

Как включается WL

MAT_WL_ON_0…7 приходят с U1408. Единица подключает соответствующую WL к VWL_SRC, ноль - к GND. Само напряжение VWL_SRC задаётся отдельным каналом U1100 и повторителем U1101D, поэтому смена кода ЦАП меняет доступный общий уровень, а маска выбирает линии. На каждой WL установлен резистор 10 кОм к земле. Он остаётся нагрузкой и во включённом состоянии: при 5 В это примерно 0,5 мА на одну линию без учёта остальных нагрузок, а не только абстрактная подтяжка.

Зажимы NL и почему их 1 МОм теперь DNP

U1702/U1703, ADG5412, дают восемь независимых ключей NL→GND. Их управляют MAT_NL_ZERO_0…7 с U1409: единица замыкает соответствующий зажим. Восемь резисторов NL→GND по 1 МОм оставлены DNP. При ненулевом напряжении NL установленный резистор создавал бы дополнительную нагрузку: 10 мкА при 10 В. Она входила бы в суммарный ток источника наряду с током DUT и мешала бы чувствительному опыту. Для измеряемого NL зажим должен быть выключен, иначе ток может идти к земле через него вместо TIA. При всех ключах OFF линия может плавать. Состояние остальных NL и последовательность разряда задаются алгоритмом с учётом подключённого кристалла.

Лист 1700. Продолжение

Как один из NL попадает в измерение

U1705, ADG5408, выбирает NL0…NL7 по MAT_NL_A2:A0 и выдаёт MAT_NL_SERVICE. U1704 формирует разрешение MAT_NL_SAFE=MAT_SERVICE_SAFE OR MAT_VMM_DRIVE_SAFE. При сервисном режиме выбранный NL может стать источником или возвратом через U1602; при VMM-чтении он становится общим измеряемым выходом при MAT_POLARITY=1. Мультиплексор выбирает только одну NL в данный момент. Даже при одновременной подаче многих BL результат оцифровывается через один общий тракт, а другие NL измеряются следующим выбором адреса.

Питание, разряд контактов и последовательность

Аналоговые ключи используют P15/N15, логическое ИЛИ питается IO3V3, возле силовых секций стоят локальные 100 нФ. Подтяжки задают уровни управления при отключённых регистрах. Перед опытом следует подготовить WL, снять зажим с измеряемого NL, выбрать адрес и полярность, затем разрешить режим. Для намеренного заземления или разряда используются NL_ZERO и BL_ZERO: неустановленные DNP-резисторы эту задачу больше не выполняют. Смена адреса требует выдержки на установление TIA и ADC; конкретное время определяется реальной ёмкостью и диапазоном. Показанная логика не проверяет автоматически ни снятие зажима выбранной линии, ни соответствие матричной маски конкретному образцу.

MATRIX

1800. Сокет кроссбара и выбор потенциала корпуса и опорного контакта

Где сама матрица подключается к плате

На этом листе заканчивается электроника платы и начинается физическое подключение исследуемого кроссбара. J1800 - один сокет ICS-CQFP64-1830-1830-100-1 на 64 контакта. Изображения J1800A и J1800B являются двумя частями одного УГО: первая показывает выводы 1-32, вторая - 33-64. На печатной плате им соответствует одно посадочное место. Сам сокет не выбирает ячейку, не генерирует напряжение и не измеряет ток. Он соединяет выводы установленной микросхемы с именованными цепями BL, WL и NL. Поэтому одинаковые метки на разных листах - продолжение одного электрического проводника. Например, BL0 приходит сюда с коммутации на листе 1500 и непосредственно соединяется с контактом 64 J1800.

Почему контакты идут в необычном порядке

Распиновка следует предоставленному пользователем образцу кроссбара, а не порядку чтения УГО слева направо. BL0-BL15 занимают контакты 64-49 в обратном порядке, BL16-BL31 - контакты 17-32 в прямом. NL0-NL7 выведены на контакты 3-10. WL0-WL5 занимают 46-41, затем WL6 находится на 39, WL7 - на 38. Пропуск контакта 40 внутри группы WL намеренный: он отведён под CASE_COM. Тридцать два BL, восемь WL и восемь NL составляют 48 сигнальных соединений. Имена BL/WL/NL описывают разные семейства электродов матрицы; конкретную структуру ячейки следует брать из документации установленного образца. Само наличие этих групп не доказывает совместимость с любым кроссбаром того же корпуса.

Лист 1800. Продолжение

CASE_COM и GND_REF выбираются раздельно

Контакт 40 имеет функцию CASE_COM и подключён к MAT_ADAPTER_CASE. Контакт 48 обозначен GND_REF; в существующем проекте его цепь сохраняет историческое имя MAT_ADAPTER_VSUB. Это имя не превращает контакт автоматически в подложку: для данного образца его назначение определено пользовательской распиновкой. J1802 выбирает потенциал контакта 40, J1801 - контакта 48. Средний вывод 2 каждого джампера идёт к сокету, вывод 1 - на GND, вывод 3 - на MATRIX_BIAS_SRC с листа 1100. Перемычка 1-2 даёт прямое соединение с землёй, 2-3 - с источником смещения. Одновременно замыкать обе стороны нельзя: тогда источник смещения окажется соединён с GND. Оба выбора не зависят друг от друга.

Что означает DNP у двух резисторов

R1800 и R1801 по 100 кОм нарисованы между соответствующими контактами сокета и землёй, но в текущем исходнике оба имеют признак DNP: по умолчанию их не устанавливают. Следовательно, нельзя описывать их как гарантированно существующие подтяжки. Если резистор установлен, при снятой перемычке он задаёт слабый возврат к земле; если DNP соблюдён, а джампер снят, лист не обеспечивает такого возврата. При выбранном смещении установленный резистор также нагружает источник: например, при 1 В через 100 кОм течёт 10 мкА. Для чувствительного эксперимента это отдельная физическая нагрузка, а не только удобная настройка. Базовое положение, указанное в проекте, - оба джампера на землю.

Неиспользуемые контакты и граница проверки

Контакты 1, 2, 11-16, 33-37 и 47 оставлены NC; их 14. В частности, 47 не является вторым контактом корпуса или земли. Знак отсутствия соединения означает намеренное отсутствие проводника, поэтому объединять такие выводы с общей заливкой по догадке нельзя. Электрическая схема подтверждает логические номера и цепи, но сама по себе не подтверждает ориентацию реального сокета, координаты механических отверстий или распиновку нового образца кроссбара. Источник, из которого переносилось посадочное место, использовал другую карту контактов; переносить её поверх пользовательской распиновки нельзя. Ранее подготовленная 3D-модель приближённая и служит для компоновки; точные механические зазоры требуют размеров изготовителя или измерения изделия.

ADC

1900. Преобразователь тока в напряжение, выбор монитора и развязка защиты

Почему вход TIA близок к земле, а выход меняет знак

U1900 OPA551 получает питание P15/N15 и превращает ток MAT_TIA_IN в напряжение MAT_TIA_OUT. MAT_TIA_IN приходит из аналоговой маршрутизации матрицы на инвертирующий вход; неинвертирующий вход соединён с GND. При замкнутой обратной связи усилитель изменяет выход так, чтобы напряжение входного узла оставалось близко к земле. Это виртуальная земля: она получается благодаря усилению и обратной связи, а не прямому соединению входа с GND. Определим положительный IIN как ток, втекающий из матрицы в MAT_TIA_IN. Тогда для установившегося сигнала идеальная формула VOUT = -IIN × R эфф. Положительный входной ток требует отрицательного выхода; при обратном токе знак меняется. Постоянные R1900 = 10 МОм и C1903 = 2,2 пФ поддерживают обратную связь при переключении диапазонов. Питание ±15 В не означает гарантированный линейный выход точно до обеих шин. Допустимые токи, размах и устойчивость всего TIA зависят также от нагрузки и ёмкостей матрицы, ключей и будущей платы.

Как восемь адресов задают пять основных диапазонов

U1901 ADG5408 подключает к входу TIA одну ветвь обратной связи. Адрес MAT_TIA_A2:A0 = 000 выбирает R1901/C1907: 100 Ом/330 пФ; 001 - R1902/C1908: 1 кОм/100 пФ; 010 - R1903/C1909: 10 кОм/33 пФ; 011 - R1904/C1910: 100 кОм/10 пФ; 100 - R1905/C1911: 1 МОм/3,3 пФ. Адреса 101-111 выбирают R1906/C1912, R1907/C1913 и R1908/C1914: все три повторяют 100 Ом/330 пФ. В модели постоянного тока R эфф = 10 МОм || (R выбр + RON), где RON - сопротивление выбранного канала U1901. Например, если временно пренебречь RON, ветвь 10 кОм даёт 9,990 кОм, а 1 МОм - 909,1 кОм: постоянные 10 МОм нельзя забывать при калибровке. Даташит ADG5408 приводит типовое RON 13,5 Ом при определённых условиях; это не постоянная величина для любого напряжения и температуры. На диапазоне 100 Ом его вклад особенно заметен. Конденсаторы задают частотную обратную связь, но одно произведение R×C не определяет время установления целого TIA.

Лист 1900. Продолжение

Что именно выбирает независимый монитор

U1902 ADG1208 имеет собственный адрес MAT_SENSE_A2:A0; изменение монитора не обязано менять диапазон TIA. Реальные подключения таковы: 000/S1 - MAT_TIA_OUT; 001/S2 - MAT_BL_SERVICE; 010/S3 - MAT_NL_SERVICE; 011/S4 - MAT_CC_SENSE_BUF; 100/S5 - MAT_ILIM_SENSE_BUF; 101/S6, 110/S7 и 111/S8 - GND. На MAT_MONITOR_RAW появляется один выбранный сигнал, поэтому ток TIA, напряжения сервисных шин и уставку комплаенса получают последовательными отсчётами. Три заземлённых канала позволяют наблюдать суммарное смещение измерительного тракта, но проверка нуля не заменяет проверку масштаба известным напряжением или током. Выход мультиплексора идёт на U2002 листа 2000. Там стоит высокоомный повторитель, поэтому сопротивление U1902 теперь прежде всего влияет на зарядку входных и паразитных ёмкостей, утечки и переходный процесс; оно больше не образует прежний постоянный делитель с входным резистором драйвера АЦП.

Как ток источника и его уставка доходят до монитора и защиты

U1903 остаётся одним двухканальным OPA2197 в SOIC-8. Секция A повторяет MAT_CC_SENSE и выдаёт MAT_CC_SENSE_BUF; теперь исходный сигнал формируется высокоплечевым измерением падения на выбранном шунте источника CV/CC. Секция B повторяет MAT_ILIM_SENSE в MAT_ILIM_SENSE_BUF. Секция C показывает общее питание P15/N15; C1917 и C1918 по 100 нФ обеспечивают местный обход каждой шины. Делители защиты листа 2200 и каналы S4/S5 монитора получают буферизованные копии. Поэтому токи этих делителей отдают выходы U1903 и не нагружают непосредственно уставку и измерительный выход регулятора. Токовый монитор показывает выход источника, а TIA - выбранный ток возврата в режиме чтения. При нескольких разрешённых путях через кроссбар это не обязано быть током одной ячейки. Смещение, шум, насыщение и задержка повторителей остаются частью реального измерительного и аварийного тракта.

Как получать сопоставимые отсчёты после переключения

Сначала задают маршрут матрицы, диапазон MAT_TIA_A2:A0 и канал MAT_SENSE_A2:A0, затем выдерживают время установления и запускают преобразование. Для первоначальной проверки принят режим не выше 100 тыс. отсчётов/с и пауза 20 мкс для первоначальной проверки переключения монитора и измерительного диапазона. К ней отдельно добавляется установление нового источника CV/CC, которое в рассмотренных моделях занимает миллисекунды и зависит от режима. Эти числа - условия начала стендовой проверки, а не доказанные пределы или гарантия точности. Проверять нужно максимальный перепад, высокоомные диапазоны, выход из насыщения, собственный шум и реакцию защиты. В идеальном примере IIN = +10 мкА, выбранные 10 кОм и постоянные 10 МОм дают MAT_TIA_OUT = -99,900 мВ без учёта RON. Новый драйвер листа 2000 имеет коэффициент -0,15, поэтому разность входов АЦП будет +14,985 мВ и идеальный знаковый код около +393 при VREF = 5 В и выключенном сжатии диапазона. Для реального результата нужны отдельные поправки смещения и масштаба каждого диапазона; направление тока и знак кода следует проверить известным воздействием.

ADC

2000. Буферизованный монитор, дифференциальный драйвер и AD4003

Как разделены опорное напряжение и питание АЦП

U2000 ADR4550 создаёт MAT_ADC_REF, номинально 5 В. Этот узел задаёт масштаб АЦП, а не питает его ядро. U2005 TLV75518P получает ANA3V3 и формирует MAT_ADC_1V8 для VDD U2004 AD4003; вывод VIO АЦП питается от IO3V3. C2001/C2002 возле опорника и C2008/C2009 возле АЦП обеспечивают резерв заряда и высокочастотный обход опорного узла. Перед U2000 добавлен U2006 TLV76012DBZR: вход pin 2 получает P15, выход pin 1 формирует MAT_REF_PRE12, pin 3 соединён с GND. Номинальные 12 В дают запас относительно верхней рабочей границы VIN = 15 В у ADR4550. Для спецификации 12-вольтового TLV760 требуется достаточное входное напряжение, в частности не ниже 13,5 В при заданных условиях. R2010 = 10 кОм создаёт необходимую минимальную нагрузку: даже при 11,4 В и сопротивлении 10,1 кОм ток около 1,129 мА. C2000, C2017 и C2018 по 1 мкФ имеют допустимое напряжение не ниже 25 В. Включение, спад питания и нагрев регулятора всё равно проверяются на реальной плате.

Почему монитор сначала буферизуется на ±15 В

U2002 OPA197 включён повторителем: MAT_MONITOR_RAW идёт на IN+, выход возвращён на IN- и называется MAT_MONITOR_BUF. Его питание изменено на P15/N15, чтобы принимать биполярные мониторные сигналы. C2003/C2015 обходят P15, C2014/C2016 - N15; новые конденсаторы на этих шинах рассчитаны минимум на 25 В. Входной ток повторителя мал, поэтому выбранный канал U1902 не отдаёт постоянный ток в резистивную сеть драйвера. Этот ток теперь обеспечивает выход U2002. Например, для идеального крайнего сигнала -15 В ток входного резистора FDA составляет примерно 0,81 мА. На практике выход OPA197 не гарантирован точно на шине питания под нагрузкой. Поэтому математический расчёт FDA для ±15 В не означает гарантированный диапазон всего тракта до ±15 В; исходный диапазон стендовой квалификации предложен внутри шин, например ±14 В. Утечки, смещение, динамика мультиплексора и выход из насыщения также остаются предметом проверки. Два дополнительных буфера U1903 на листе 1900 отдельно изолируют именно исходные узлы комплаенса от делителей защиты.

Как THP210 удерживает среднее обоих входов постоянным

U2003 THP210IDR питается от ANA5/GND. R2004 = 20 кОм подаёт MAT_MONITOR_BUF на IN-, R2005 = 3 кОм возвращает OUT+ на этот вход. R2002 = 20 кОм соединяет IN+ с GND, а R2003 = 3 кОм возвращает OUT- на IN+. Для обеих пар требуются согласованные отношения и точность резисторов 0,1%. R2000/R2001 по 10 кОм делят опорные 5 В пополам; повторитель U2001 питает вход VOCM драйвера сигналом MAT_ADC_CM ≈ 2,5 В. В идеальной модели VIN+ АЦП = 2,5 - 0,075×VMON, VIN- = 2,5 + 0,075×VMON и VDIFF = -0,15×VMON. Среднее двух входов равно 2,5 В при обоих знаках сигнала; оно соответствует требованию AD4003 VREF/2 ±0,125 В. При VMON = ±15 В выходы FDA находятся в пределах 1,375…3,625 В. Внутреннее общее напряжение входов THP210 равно (2,5 + 0,075×VMON)/1,15, то есть 1,196…3,152 В: оно укладывается в паспортный интервал 1…4 В при питании 5 В. PD, pin 7, соединён с ANA5 для нормальной работы, а не с логическими 3,3 В.

Лист 2000. Продолжение

Что делают симметричный RC и выбранное начальное расписание

OUT+ проходит через R2006 = 100 Ом на MAT_ADC_INP, OUT- - через R2009 = 100 Ом на MAT_ADC_INN. C2006 = 470 пФ C0G подключён непосредственно между этими двумя входами. В идеальной дифференциальной RC-модели постоянная времени равна (100+100)×470 пФ = 94 нс, частота полюса - около 1,69 МГц. Для полного скачка и ошибки меньше половины младшего разряда 18-разрядного преобразователя один такой полюс потребовал бы около 1,24 мкс. Это расчёт только внешней RC-цепи: он не включает установление THP210 и TIA, ёмкость и зарядовые импульсы SAR-входа, мультиплексор, паразитные элементы и насыщение. Резисторы изолируют выходы FDA от ёмкостной нагрузки, а конденсатор локально отдаёт заряд входу АЦП. Начальная проверка использует не более 100 тыс. отсчётов/с и паузу 20 мкс после переключения, затем осциллографом и кодами проверяются установление и отсутствие возбуждения. Максимум 2 млн отсчётов/с из даташита AD4003 не является подтверждённой скоростью этого конкретного драйвера и платы.

Как переводить код в напряжение и передавать его в FPGA

При VREF = 5 В и выключенном сжатии диапазона номинальный дифференциальный диапазон AD4003 равен ±5 В. Один младший разряд соответствует 10/2^18 = 38,147 мкВ на разности входов, или 254,313 мкВ на выбранном мониторе при коэффициенте -0,15. Номинальная обратная формула VMON = -VDIFF/0,15; для канала TIA затем используют фактическую R эфф и её калибровку. Математические ±15 В монитора дают ±2,25 В разности, поэтому используется часть полного диапазона АЦП ради запасов драйвера по напряжению. Из TIA получаются два последовательных инвертирования: положительный входной ток даёт отрицательный MAT_TIA_OUT и положительный код АЦП. MAT_ADC_CNV запускает преобразование, MAT_ADC_SCK тактирует интерфейс, MAT_ADC_SDI передаёт настройки, MAT_ADC_SDO возвращает данные; соединения с U500 сохранены. R2008 = 100 кОм удерживает CNV на нуле, R2007 = 10 кОм подтягивает SDI к IO3V3. Схема не содержит готовую прошивку, проверенное расписание CNV/SCK или выбранный режим данных. Все приведённые масштабы требуют согласования с настройками АЦП и измеренной калибровкой. Пауза 20 мкс относится к исходной проверке измерительного тракта и не заменяет отдельное ожидание установления источника CV/CC. Для новой схемы источника это ожидание рассматривается в инженерном разделе и может составлять десятки миллисекунд в выбранной модели.

PROTECTION

2100. Общий источник CV/CC: напряжение, ток и управляемое отключение

Как выбраны операция и токовый предел

U2100 выбирает токовую уставку по тем же сохранённым MAT_SRC_A1:A0, что и напряжение на листе 1600. Коды 00 READ и 01 SET используют ILIM_SET, 10 RESET - ILIM_RESET, 11 FORM - ILIM_FORM. Поэтому ток чтения также программируется, но отдельного четвёртого канала ILIM_READ нет: для него переиспользован SET. Делитель R2100=3,9 кОм плюс R2139=100 Ом и R2101=1 кОм номинально даёт масштаб 1/5; C2102=1 нФ фильтрует MAT_ILIM_SENSE. Реальное отношение включает сопротивление ключа и выходной резистор буфера ЦАП. U1903B повторяет уставку для регулирующего и контрольного трактов. Управление диапазоном RSH независимо от выбора READ/SET/RESET/FORM; его нельзя менять при подключённом воздействии. Начальный рабочий диапазон нормированной уставки принят 0,1…1 В; коды ниже этого диапазона не являются подтверждением работы с субмикроамперным током. Сервисный источник не ограничивает независимо все 32 канала VMM.

Как измеряется весь ток источника без сопротивления силового ключа

U2103 заменён на двухканальный ADG5409. Его канал A пропускает ток через один из R2105=100 Ом, R2106=1 кОм, R2107=10 кОм или R2108=100 кОм к общей MAT_SOURCE. Канал B выбирает верхнюю точку того же шунта отдельным малотоковым путём. U2104 INA821 при незадействованных выводах RG имеет усиление 1 и сравнивает эту точку с MAT_SOURCE. Его выход MAT_CC_SENSE приблизительно равен I_SOURCE×RSH. Сопротивление силового канала A находится перед точкой Kelvin и не входит в измеряемое падение; остаются смещение усилителя, ток входов, утечки ключей и допуск шунта. Все шунты заданы 0,1%, 25 ppm/°C. При номинальной уставке sense 1 В шкалы составляют 10 мА, 1 мА, 100 мкА и 10 мкА; это шкалы задания, а не доказанная точность на всей температуре. Постоянный R2109=1 МОм удалён. EN мультиплексора постоянно подключён к IO3V3: в OFF выбранный шунт сохраняет путь разряда от MAT_SOURCE к заземлённому MAT_RSH_POWER. Адрес диапазона меняют только при отключённом воздействии, поскольку даже малотоковая Kelvin-ветвь имеет ёмкость и инжекцию заряда.

Как источник сам переходит между CV и CC

U2105D сначала повторяет MAT_SOURCE, поэтому резисторная сеть обратной связи по напряжению не потребляет микроамперы непосредственно с измеряемого выхода. U2105A создаёт локальное смещение CC_BIAS около 2,5 В. U2106A/B формируют ошибки напряжения и тока: E_V=BIAS+V_SOURCE-V_TARGET и E_I=BIAS+V_SENSE-V_ILIM. Секции C/D того же U2106 с D2100/D2101 выбирают большее из этих двух напряжений; это физический прецизионный диодный селектор. U2107A вычитает общий BIAS, а U2107B с R2103=100 кОм, C2103=4,7 нФ и R2128=33 кОм образует общий PI-регулятор. Если напряжение ниже задания и ток ниже предела, выход повышается. Достигнутое первым ограничение определяет установившийся режим: CV удерживает напряжение, CC снижает напряжение настолько, чтобы удерживать ток. Двух независимых накопителей ошибки, которые попеременно уходят в насыщение, здесь нет.

Лист 2100. Продолжение

Что предотвращает накопление ошибки и что питает матрицу

U2105B получает высокоомную опору MAT_ADC_REF от ADR4550 и усиливает её в 2,38 раза: 5 В дают номинально 11,9 В CC_UP_REF. Обратная связь задана R2111=13,7 кОм последовательно с R2138=100 Ом и R2112=10 кОм. Это потолок управляющей команды, а не разрешение подавать на DUT 11,9 В. U2107C/D и D2102/D2103 ограничивают MAT_DRV_CMD около нуля и верхней опоры. U2105C повторяет CMD для местных цепей обратной связи ограничителей; их резисторы не нагружают сам CMD. Для anti-windup U2109 INA821 при G=1 непосредственно измеряет MAT_PI_RAW-MAT_DRV_CMD высокоомными входами, а R2129=22 кОм возвращает эту разность в суммирующий узел PI. В установившемся ограничении RAW-CMD=-(22/100)×E. Для нормированной полной шкалы 1 В это около 0,22 В; при запасе до 1,05 В - около 0,231 В. С верхней опорой до 11,915 В получается около 12,146 В на верхнем входе INA821, ниже расчётной границы 12,25 В при P15=14,25 В. Это расчётная проверка диапазона, а не гарантия переходного пика. Такая ветвь предназначена уменьшать накопление ошибки при ограничении; её быстродействие проверяется отдельно. U2101 служит выходным повторителем на P15/N15; R2102=47 Ом отделяет его от источникового SPDT U1602C на листе 1600. В OFF отдельные секции U1603 замыкают PI_SUM к RAW и к выводу C, поэтому сбрасывается и регулятор, и накопленный заряд C2103. Прежние Q2100/Q2101 и U2102 удалены; новый U2108 формирует MAT_SOURCE_OFF.

Что регулируется программой и что ещё нужно квалифицировать

Программа задаёт напряжение через VREAD/VSET/VRESET/VFORM, токовый предел через ILIM и RSH, а запрос длительности WRITE - сигналом MAT_PULSE в FPGA. Аппаратная логика выдаёт квалифицированный MAT_WRITE_PULSE; для сервисного READ источник также получает отдельное разрешённое окно. Эти регулировки сохранены. Цифровое окно не равно гарантированной длительности плоской вершины тока: заряд линий, переход CV↔CC, насыщение и выключение меняют форму воздействия. Реализация включает 13 каналов OPA197/OPA4197 и два INA821. Из-за независимых резисторов 0,1% в сетях IERR и удаления BIAS некалиброванная ошибка на минимальной уставке 1 мкА может иметь порядок 5-10%; дополнительно учитываются смещение INA821, входные токи, утечки, опорные напряжения и температура. Нужны измеренные zero/gain коэффициенты каждого диапазона, а также температурная проверка; точность 1% здесь не заявлена. Физические выводы и корпуса проверены native KiCad. Полная динамическая квалификация окончательной схемы пока не завершена: совместная макромодель финального источника не дала завершённого переходного расчёта из-за численной сходимости. Аналитические оценки и отдельные модели используются только в пределах явно указанных допущений. После источника остаётся паразитная ёмкость; её уже накопленный заряд может пройти через DUT при резком снижении сопротивления даже при исправном ограничителе. Стендовая проверка обязательна перед выпуском PCB.

PROTECTION

2200. Превышение тока, память аварии и выход запрета питания

Что именно измеряет аварийный компаратор

U2200 - TLV3201, питаемый от IO3V3. Он сравнивает нормированное напряжение измеренного тока MAT_CC_SENSE_BUF с выбранной уставкой MAT_ILIM_SENSE_BUF. После новой архитектуры это образ тока со стороны источника, а не только тока старого возвратного MOSFET. Буферы U1903, добавленные при предыдущем ремонте, по-прежнему отделяют регулятор от нагрузки мониторных цепей. Компаратор является резервным грубым отключением; точное ограничение тока выполняет непрерывная CV/CC-петля листа 2100. Его порог намеренно выше рабочей уставки и содержит постоянную добавку, чтобы смещение компаратора не вызывало ложную аварию при микроамперных уставках.

Почему пересчитан порог и как защищены входы

R2200 заменён с 20 кОм на 49,9 кОм, R2201 остаётся 10 кОм: IN+ получает VSENSE/5,99. R2202 заменён с 17,4 кОм на 37,4 кОм, R2203 остаётся 10 кОм; новый R2211, 1,5 МОм, добавляет смещение от IO3V3. Номинальный порог при IO3V3=3,3 В: VSENSE > 1,25710·VILIM + 0,10343 В. Все пять резисторов выбраны 0,1%, 25 ppm/K; четыре основных имеют корпус 0402, высокоомный R2211 - 1206 согласно допустимому диапазону выбранной серии TNPW. При положительном насыщении измерителя до +16,5 В IN+ не превышает примерно 2,76 В и остаётся в допустимом общем режиме при IO3V3≥3,135 В. При отрицательном перенапряжении либо обесточенном компараторе делители ограничивают ток встроенных защитных диодов до менее 0,5 мА; даташит допускает до 10 мА при таком ограничении. Это проверка допустимого тока, а не обещание корректного сравнения вне рабочего диапазона или отсутствия подпитки выключенной шины.

Как объединяются аналоговая авария и изменение конфигурации

U2201 сохраняет прежнюю квалификацию аналогового события: MAT_OC_TRIP = MAT_CMP_RAW AND MAT_WRITE_SAFE. Значит, обычное сервисное чтение не вызывает WRITE-аварию, а ток регулируется своим источником. Добавлен U2203, SN74LVC1G32: MAT_TRIP = MAT_OC_TRIP OR MAT_CONFIG_TRIP. Вторая ветвь приходит с листа 1300 и не маскируется WRITE_SAFE. Она позволяет сохранить аварию, если при намерении работать изменились захваченные адреса, полярность, диапазон либо режим, а также при изменении сервисных ЦАП во время намеренного WRITE-импульса. Фактический RUN уже запрещается на листе 1300; запрос в память формируется от намерения работы до этой блокировки, поэтому отключение самого RUN не уничтожает обнаруженную причину.

Лист 2200. Продолжение

Как сохраняется авария и почему исправление предыдущего этапа важно

U2202, SN74LVC1G74, получает постоянную единицу на D, постоянную единицу на PRE_N и объединённый MAT_TRIP на CLK. Положительный фронт записывает MAT_FAULT_Q=1. Это сохраняет исправление предыдущего этапа: асинхронный PRE_N больше не используется как аварийный вход, поэтому он не может одновременно активироваться с асинхронным CLR_N. R2204 удерживает MAT_FAULT_CLEAR_N в нуле до явной команды FPGA. Низкий CLEAR также снимает MAT_ALLOWED и сбрасывает готовность кадра, поэтому удержанием сброса нельзя разрешить воздействие. После отпускания необходимы нулевой источник, полный проверенный 80-битный образ и новая защищённая фиксация. Нужно соблюдать минимальную длительность такта памяти, recovery/removal для CLEAR и порядок запуска; если причина сохраняется, следующая попытка формирует новый аварийный фронт.

Как физически останавливается матрица и где границы защиты

MAT_FAULT_Q открывает Q2200 и опускает MAT_FAULT_N: лист 1300 снимает локальные разрешения без ожидания MCU или программного чтения АЦП. Вторая ветвь Q2201/Q2202/Q2203 формирует низкий MATRIX_INHIBIT_N для внешней Power через разъём листа 400; связь с этой платой была явно добавлена при предыдущем ремонте. Полное время прекращения воздействия включает измерительный усилитель, входные сопротивления и ёмкости, компаратор, логические элементы, память, исполнительный источник и аналоговые ключи. Оно не равно рекламным 40 нс одного TLV3201. Для нормированного VILIM=0,1 В порог по расчёту начальных допусков, IO3V3±5%, смещения ±4 мВ и токов входов ±5 нА составляет примерно 0,199…0,260 В; при VILIM=1 В - 1,327…1,395 В. Дополнительный температурный расчёт расширяет эти интервалы. Это резервное отключение превышения, а не спецификация точности СС, предельного пика или безопасного заряда конкретного мемристора.

Что исправлено и почему

Ниже сохранена полная история предыдущего этапа и добавлена текущая доработка. В этапе 1 колонка «Результат этапа 1» описывает состояние после прежнего ремонта; часть этого узла заменена на этапе 2. Текущую схему описывают листы выше и раздел этапа 2. Удалённые корпуса в истории сохраняют свои прежние обозначения.

Ранний этап. Сокет и организация

S0-01. Ранний этап: УГО сокета и включение в схему

Было	Подготовлено ранее
В месте подключения кроссбара был универсальный двухрядный разъём, который не описывал конкретный сокет. Назначения CASE/GND_REF были перепутаны относительно пользовательской карты.	Создано локальное двухсекционное УГО ICS-CQFP64-1830-1830-100-1; теперь это J1800A/B одного физического корпуса. Сохранены 64 номера контактов; контакт 40 назначен CASE_COM, контакт 48 - GND_REF. Карта BL/WL/NL следует предоставленному образцу.

Почему: Связать схему с конкретным интерфейсом образца. Ревизию и ориентацию реального кроссбара требуется сверить перед установкой.

S0-02. Ранний этап: посадочное место сокета

Было	Подготовлено ранее
В проекте отсутствовало специализированное посадочное место найденного сокета. Корпус микросхемы 18,3×18,3 мм сам по себе не задавал отверстия крепления сокета.	Перенесена механическая геометрия из исходного авторского проекта: 64 поверхностные контактные площадки 0,50 мм, шаг 1 мм, межрядное расстояние 21 мм и шесть неметаллизированных отверстий. Паяльная паста на прижимных контактах не задана. Исходник, таблица координат и лицензия сохранены.

Почему: Это контактные площадки прижимного интерфейса, а не 64 сигнальных отверстия. Механика перенесена из опубликованной платы и не считается сертифицированным чертежом изготовителя.

Ранний этап. Продолжение

S0-03. Ранний этап: 3D-модель сокета

Было	Подготовлено ранее
Для сокета не было пригодной локальной 3D-модели. Известная геометрия платы не содержала высот корпуса, замка и крышки.	Созданы STEP-модели закрытого и открытого сокета. Плоскость контактов и крепёжные координаты согласованы с футпринтом; закрытая модель подключена по умолчанию. Высота, крышка, петля и замок обозначены приближёнными.

Почему: Дать наглядную компоновочную модель. По ней нельзя назначать окончательные зазоры корпуса, ход крышки или изготавливать механические детали.

S0-04. Ранний этап: структура проекта и пояснения

Было	Подготовлено ранее
Листы были перемешаны, часть имён не отражала группу и функцию. Краткие одинаковые пояснения не объясняли собственное назначение каждого листа.	Проект собран в функциональные группы MCU, FPGA, DAC, MATRIX, ADC и PROTECTION, затем дополнен отдельным POWER INTERFACE. Имена функциональных листов заданы прописными буквами через нижнее подчёркивание; добавлены индивидуальные описания и отдельное подробное руководство. Неиспользуемые исходники сохранены в архиве.

Почему: Сделать проект последовательным и понятным, сохранив исходные материалы. Пропуск номеров, оставшийся после этого раннего шага, отдельно исправлен на этапе 1.

Этап 1. Предыдущие исправления

Все 33 пункта сохранены. Низкоплечевое регулирование, tracking и отключение затвора были промежуточной реализацией; теперь их заменяет источник CV/CC перед матрицей. Это исторические результаты, а не указание собрать одновременно оба варианта.

S1-01. Развязка исходных узлов комплаенса

Было	Результат этапа 1
MAT_CC_SENSE и MAT_ILIM_SENSE одновременно нагружались делителями защиты и мониторным трактом; на высокоомных диапазонах нагрузка изменяла само регулируемое напряжение.	U1903A/B повторяют исходные узлы в MAT_CC_SENSE_BUF и MAT_ILIM_SENSE_BUF. Копии питают защитные делители листа 2200 и каналы S4/S5 U1902; исходные сети остаются в регулировании.

Почему: Ток внешних нагрузок отдаёт выход усилителя. Постмультиплексорный U2002 дополнительно отделяет любой выбранный монитор от резисторов FDA; он сам по себе не устранил бы нагрузку защитных делителей.

S1-02. Дифференциальный вход AD4003

Было	Результат этапа 1
Один вход АЦП удерживался на 2,5 В, второй двигался с коэффициентом -0,2; среднее входов менялось с сигналом и выходило за требование общего режима.	THP210 с согласованными 20 кОм/3 кОм формирует два противофазных выхода вокруг VREF/2, дифференциальный коэффициент -0,15. Между входами 470 пФ, в каждом плече 100 Ом.

Почему: Общее напряжение входов AD4003 теперь фиксируется на VREF/2. Коэффициент -0,15 оставляет запас также по входному общему режиму самого THP210 при математических ±15 В монитора. Скорость и устойчивость требуют стендовой квалификации.

S1-03. Запас по входному питанию опорника

Было	Результат этапа 1
VIN ADR4550 получал номинальные P15 непосредственно, то есть находился на верхней рабочей границе 15 В без запаса на допуск шины.	U2006 TLV76012DBZR формирует номинальные 12 В, R2010 обеспечивает минимальную нагрузку; добавлены необходимые входные и выходные конденсаторы с подходящим допустимым напряжением.

Почему: Для опорника появляется запас по максимальному VIN. TLV76012 pin 1 - OUT, pin 2 - IN, pin 3 - GND; точная распиновка отражена в отдельном библиотечном символе.

Этап 1. Продолжение

S1-04. 1100

Было	Результат этапа 1
Усилитель U1104 имел только сигнальную секцию; рядом стояла чужая силовая секция U1803 OPA4192.	Добавлена секция питания того же U1104 OPA192: pin5 PROG_P15, pin2 PROG_N15; U1803 удалён.

Почему: Правильное физическое питание существующего OPA192 без замены сигнального тракта.

S1-05. 1500

Было	Результат этапа 1
BL6 и BL7 использовали скопированные источники BL_DAC2 и BL_DAC3.	BL6→BL_DAC6, BL7→BL_DAC7; остальные каналы сохранены.

Почему: Восстановлено взаимно однозначное соответствие 32 аналоговых источников и BL.

S1-06. 1600/2100

Было	Результат этапа 1
Секции U1602C/U1603D не использовались; ОУ был постоянно связан с затвором и sense.	U1602C выбирает tracking/реальную обратную связь; U1603D отключает привод gate между импульсами.

Почему: Исключены предварительное положительное насыщение между импульсами и постоянная борьба выхода ОУ с clamp.

Позднейшее изменение: Tracking обратной связи и отключение затвора были промежуточным решением. Низкоплечевой MOSFET и эта петля заменены общим источником CV/CC перед матрицей.

S1-07. 2100

Было	Результат этапа 1
Clamp был привязан ко всему WRITE_SAFE, а U2101 питался ANA5/GND.	Clamp привязан к MAT_WRITE_PULSE; U2101 питается P15/GND, C2104=100 нФ 50 В 0402.

Почему: Gate удерживается низким между импульсами; увеличен запас VGS силового MOSFET без отрицательной шины питания ОУ.

Позднейшее изменение: Эта запись относится к прежнему регулятору с MOSFET. Текущий источник использует другую схему управления и не содержит прежний gate clamp.

Этап 1. Продолжение

S1-08. 2100 / интерфейс 1900-2200

Было	Результат этапа 1
Raw sense и ILIM непосредственно нагружались компараторными делителями и монитором.	Наблюдение и компараторы используют буферизованные сети; токовая петля остаётся на raw sense.

Почему: Убраны существенные паразитные токи чувствительных узлов; это согласованное изменение ADC-агента, а не дополнительная электрическая правка этого файла.

Позднейшее изменение: Буферизация монитора сохранена; MAT_CC_SENSE теперь формируется измерением высокоплечевого шунта, а не истоком старого MOSFET.

S1-09. Контракт допустимых источников WRITE

Было	Результат этапа 1
AD5761R технически поддерживал биполярные шкалы, совместимость которых с low-side токовым возвратом не была задана.	Разрешены источники WRITE 0…+10 В, полярность на DUT задаётся MAT_POLARITY.

Почему: Положительная ILIM и один 2N7002 не обеспечивают регулируемый обратный ток через его body diode.

Позднейшее изменение: Положительная абсолютная уставка и выбор знака маршрутизацией сохранены. Обоснование запрета отрицательного источника через body diode относится к удалённому старому узлу.

S1-10. 1500/1600/1700

Было	Результат этапа 1
Резистор 1 M выбранной возвратной BL/NL и R1601 проводили ток DUT в GND в обход Q2100; при 10 V эта добавка могла достигать порядка 20µA.	Все 32 резистора BL по 1 МОм, 8 резисторов NL по 1 МОм и R1601 имеют DNP. R1600 source-side и R2109 внутри sense сохранены.

Почему: Комплаенс должен ограничивать ток DUT, а не только ток своего MOSFET. Узлы OFF могут плавать; для определённых уровней служат управляемые зажимы.

Позднейшее изменение: DNP возвратных BL/NL сохранён. Нагрузка R1600 и постоянный возврат R2109 пересмотрены в новой цепи источника, поэтому их прежнее состояние не описывает текущую сборку.

Этап 1. Продолжение

S1-11. 2100. Динамическая проверка прежнего ограничителя

Было	Результат этапа 1
Tracking предполагался достаточным для безопасного старта, а динамика была только помечена как требующая проверки.	DC исправления подтверждены; явно показаны задержка 39,6 мкс на 100 k, ёмкостной обход low-side sense и неудачный pre-arm/ramp. Номиналы 100 p/100 Ω сохранены.

Почему: Снижение компенсации ухудшает AC запас, а заряд возвратных ёмкостей архитектурно не измеряется шунтом. Нельзя объявлять плату готовой к быстрому микроамперному WRITE.

Позднейшее изменение: Эти числа характеризовали старую низкоплечевую схему и послужили причиной переработки. Они не являются динамическими характеристиками нового источника.

S1-12. 100

Было	Результат этапа 1
PC6, вывод 122, и PC7, вывод 123, были NC.	PC6 принимает FPGA_DONE_MCU; PC7 принимает FPGA_INIT_N_MCU.

Почему: Добавлен физический путь наблюдения за конфигурацией FPGA через U901.

S1-13. 100

Было	Результат этапа 1
В английской подписи NRST был указан C129.	Подпись указывает C132.

Почему: C132 физически подключён к HOST_RESET_N; это исправление текста без изменения RC-цепи.

S1-14. 300

Было	Результат этапа 1
R307.2 имел глобальное имя QSPI_IO2_M, отдельное от MCU_QSPI_IO2.	R307.2 и U100.1 объединены сетью MCU_QSPI_IO2.

Почему: Восстановлен четвёртый информационный разряд Quad-SPI.

Этап 1. Продолжение

S1-15. 300

Было	Результат этапа 1
J300.9 и R323.2 образовывали отдельный безымянный узел обнаружения.	Узел назван MCU_SD_CD_N и соединён с U100.116 PG6.

Почему: Аппаратный контакт обнаружения теперь доступен STM32.

S1-16. 600

Было	Результат этапа 1
R603 INIT_B и R605 PROGRAM_B имели номинал 10 кОм.	Оба номинала 4,7 кОм, MPN RC0201FR-074K7L.

Почему: AMD UG470 Table 2-4 требует внешние подтяжки не более 4,7 кОм; R604 DONE остаётся 10 кОм.

S1-17. 700

Было	Результат этапа 1
R700 на PUDC_B имел 10 кОм.	Установлен 1 кОм, RC0201FR-071KL.

Почему: AMD требует прямое подключение либо резистор ≤1 кОм.

S1-18. 700

Было	Результат этапа 1
Делитель R703/R704=20 кОм/10 кОм давал 1,67 В и непосредственно питал FT601 VBUS.	R703/R704=10 кОм/15 кОм дают 3,0 В; узел USB_VBUS_DIV поступает на U708.A.

Почему: Устранён негарантированный HIGH; номиналы имеют допуск 1%.

S1-19. 700

Было	Результат этапа 1
Отдельной развязки VBUS sense при IO3V3=0 В не было.	U708 pin 2 A=USB_VBUS_DIV, pin 4 Y=FT_VBUS_DET, pin 5 VCC=IO3V3, pin 3 GND=GND, pin 1 NC; C732=100 нФ, R714=100 кОм к GND.

Почему: Шмитт формирует фронт; документированные Ioff и overvoltage tolerance исключают прямое воздействие кабельного VBUS на выключенный FT601.

Этап 1. Продолжение

S1-20. 900

Было	Результат этапа 1
U900/U901 были TI SN74LVC125APW, без гарантии Ioff в его datasheet.	Оба - Nexperia 74LVC125APW,118, тот же TSSOP-14 и pinout.

Почему: У выбранного изготовителя документирован Ioff для частичного отключения питания.

S1-21. 900

Было	Результат этапа 1
U901.14 и C907.1 питались IO3V3.	Оба подключены к SYS3V3.

Почему: Обратные сигналы должны формироваться в питающем домене принимающего STM32.

S1-22. 900

Было	Результат этапа 1
U901.9/.12 были GND, выходы.8/.11 - NC.	9=FPGA_DONE,8=FPGA_DONE_MCU;12=FPGA_INIT_N,11=FPGA_INIT_N_MCU.

Почему: Два свободных канала возвращают статусы к U100 PC6/PC7; OE.10/.13 остаются GND.

S1-23. Обновление проекта

Было	Результат этапа 1
Источники внешних шин и часть supervisor-сетей были представлены только метками; законченный межплатный путь отсутствовал.	Добавлен лист 400 с J400, распиновкой шин и supervisor-сигналов, двумя отдельными доменами приёма разрешения, Ioff-буферами и исходными подтяжками.

Почему: Сделать входы питания и аппаратного разрешения физически определёнными и не соединять выходами отключаемые домены SYS3V3/IO3V3. Ответный интерфейс Power и токи контактов остаются отдельной проверкой перед изготовлением.

Этап 1. Продолжение

S1-24. 1300

Было	Результат этапа 1
MATRIX_PERMIT имел только вход U1300; физического источника и pull-down не было. MAT_ALLOWED учитывал только permit и FAULT_N.	Разрешение приходит от Power через разъём/буфер листа 400; R1304 задаёт default0. MAT_ALLOWED дополнительно требует CLEAR_N=1.

Почему: Явный межплатный интерфейс и запрет локальных выходов при сбросе памяти; независимые домены MCU и FPGA не склеиваются напрямую.

S1-25. 1300

Было	Результат этапа 1
D U1301 был постоянной единицей; любой LATCH при разрешении вооружал образ.	D получает MAT_FRAME_VALID от U500.L4 с pull-down R1303; FPGA обязана проверить ровно 80 бит и маски перед фиксацией.

Почему: Случайный LATCH без выставленного признака готовности снимает arm. При этом проверка длины/содержимого остается HDL-контрактом, а не независимым аппаратным CRC.

S1-26. 1300

Было	Результат этапа 1
Конфликт SERVICE/VMM или READ/WRITE выключал отдельные SAFE-ветви, но общие маски могли оставаться включёнными через MAT_RUN.	U1323-U1326 формируют общий VALID; RUN разрешён только для SERVICE_READ, SERVICE_WRITE, VMM_READ.

Почему: Некорректная команда теперь снимает также общий выходной OE, включая WL и маски зажимов. Декодер построен без обратной связи через RUN.

S1-27. 1300

Было	Результат этапа 1
Порядок обновления и проверка конфликтов масок не были оформлены как обязательный полный commit-контракт.	Явно описаны OEoff, PULSE0, ровно 80 бит при ALLOWED1, проверка теневого образа, FRAME_VALID/LATCH, снятие valid и выдержка.

Почему: Комбинационные межблокировки не проверяют содержание 80 бит и не обеспечивают отсутствие переходных замыканий при произвольной очередности команд.

Этап 1. Продолжение

S1-28. 2200

Было	Результат этапа 1
Делители компаратора были напрямую подключены к сырым CC/ILIM; они нагружали регулировочный тракт.	Верхние выводы R2200/R2202 питаются от повторителей U1903 через *_SENSE_BUF; номинальное отношение порога 30/27.4 сохраняется.

Почему: Устранена прямая нагрузка делителей и мониторного селектора на исходные sense-узлы; динамика новых буферов должна учитываться отдельно.

Позднейшее изменение: Схема компаратора и её условия срабатывания уточнены для нового высокоплечевого измерения и общего цифрового config trip.

S1-29. 2200

Было	Результат этапа 1
MAT_TRIP_N управлял асинхронным PRE_N; CLK/D были на GND. Clear мог одновременно активироваться с preset.	TRIP непосредственно тактирует U2202, D=1, PRE_N=1, CLEAR_N остается единственным используемым асинхронным входом; U3203/C3203 удалены.

Почему: Устранено недопустимое PRE_N=CLR_N=0. Низкий clear определённо сбрасывает память при соблюдении требований производителя к фронтам/восстановлению.

S1-30. 2200

Было	Результат этапа 1
Сброс памяти сам по себе не был общим запретом работы и оставлял неоднозначность повторного пуска.	CLEAR_N входит в MAT_ALLOWED, сбрасывает arm и удерживает выходы выключенными; после clear нужен новый полный кадр.

Почему: При сохраняющемся превышении последующий WRITE_SAFE создаёт новый фронт TRIP; очистка памяти не считается подтверждением устранения причины.

Этап 1. Продолжение

S1-31. 2200

Было	Результат этапа 1
MATRIX_INHIBIT_N имел только сток Q2203, без показанного межплатного разъёма. Старый текст связывал зажим затвора с WRITE_SAFE.	Открытый сток выведен на интерфейс 400; приём/подтяжка относятся к Power. В новой цепи 2100 зажим затвора управляется WRITE_PULSE.

Почему: Уточнены физическая граница проекта и настоящее временное окно управления затвором; поведение самой Power не приписывается одной схеме Control.

Позднейшее изменение: Выход запрета на Power сохранён. Упоминание зажима затвора относится к удалённому старому узлу, а не к текущему способу выключения.

S1-32. Организация и обозначения

Было	Результат этапа 1
После 300 сразу шёл 900; часть диапазонов была пропущена. Нумерация резисторов BL выходила в базу следующего листа.	22 функциональных листа 100…2200 с шагом 100; каждый физический префикс использует ownerbase…ownerbase+99. Все секции общего корпуса имеют одно обозначение.

Почему: Сделать порядок чтения последовательным и обозначения привязанными к функциональному листу.

S1-33. Самодостаточность библиотек и ERC

Было	Результат этапа 1
Не хватало локальной библиотеки power, а часть встроенных определений отличалась от общей библиотеки. Типы VCAP и некоторых входов HD3SS3220 вызывали ложные конфликты. После пассивных фильтров не были указаны источники питания для ERC.	Добавлена локальная power, согласованы реально размещённые секции без сдвига выводов, сохранён отдельный геометрический вариант U2001. Исправлены типы выводов по datasheet; добавлены 4 виртуальных объявления источников после существующих пассивных фильтров.

Почему: Библиотечное обновление не должно сдвигать электрические контакты. Виртуальный PWR_FLAG описывает существующий источник и не является новым стабилизатором.

Этап 2. Текущая доработка

S2-01. Аппаратная фиксация конфигурации матрицы

Было	Текущая реализация
Адреса SRC/RSH/POLARITY/BL/NL и команды режима приходили на ключи и декодер непосредственно от FPGA; их изменение могло поменять работающий маршрут.	U1327/U1328 сохраняют 16 бит одной командой с 80-битной маской. U1329/U1330 выявляют расхождение, блокируют RUN и запрашивают сохраняемую аварию.

Почему: Удержать физический маршрут и токовый диапазон неизменными во время воздействия; не полагаться только на правильность HDL.

S2-02. Фиксация только при запрещённых выходах

Было	Текущая реализация
MAT_SPI_LATCH напрямую тактировал выходную память десяти 595 и триггер готовности.	Все эти входы и новые конфигурационные регистры получают MAT_CONFIG_LATCH = MAT_SPI_LATCH AND MAT_SPI_OE_N.

Почему: Исключить штатное обновление адресов/масок во время активного воздействия. Для корректного тактирования LATCH должен оставаться низким при изменении OE.

S2-03. Проверка выбранного источника в режиме READ/WRITE

Было	Текущая реализация
Допустимый SERVICE_READ мог сочетаться с кодом источника FORM; выбор напряжения и ILIM выполнялся независимыми адресами.	READ принимает только SRC=00, WRITE - 01/10/11; источник и уставка тока используют одни захваченные SRC-биты.

Почему: Не допустить подачи программирующего напряжения под командой чтения и рассогласованного выбора уставки.

S2-04. Контроль сервисных ЦАП во время WRITE

Было	Текущая реализация
Изменение CS_CTRL, CS_HV, общего LDAC либо RESET могло изменить напряжение/уставку во время уже активного импульса.	Для намеренного WRITE проверяется MAT_SERVICE_DAC_IDLE; нарушение закрывает фактическое окно и создаёт MAT_CONFIG_TRIP.

Почему: Сохранить заданные параметры воздействия до завершения импульса. READ-сканирование остаётся разрешённым.

Этап 2. Продолжение

S2-05. 2100. Низкоплечевой поглотитель заменён источником CV/CC

Было	Текущая реализация
Ток регулировался Q2100 в возврате матрицы; напряжение подавалось с выбранного сервисного буфера. Ёмкости возвратной линии могли заряжаться через DUT мимо токового шунта.	Создан общий источник с обратной связью по напряжению и высокоплечевому току. Q2100/Q2101, старый U2102 и постоянный R2109 удалены; U2101 стал выходным повторителем.

Почему: Перенести формирование воздействия и измерение проводимого тока перед матрицей. Накопленный на выходной ёмкости заряд рассматривается отдельно.

S2-06. 2100. Kelvin-переключение четырёх шунтов

Было	Текущая реализация
Один ADG5408 переключал силовой возврат. Его RON входило в эквивалентное сопротивление измерительного диапазона.	ADG5409 использует канал A для тока и канал B для выбора измерительной точки. INA821 измеряет только падение на выбранном шунте 100 Ом/1 кОм/10 кОм/100 кОм; шунты выбраны 0,1%.

Почему: Исключить сопротивление силового ключа из основного масштаба измерения, сохранив четыре диапазона. Утечки и смещения всё равно требуют бюджета погрешности и калибровки.

S2-07. 2100. Общая ошибка и один PI-регулятор

Было	Текущая реализация
Существовала только токовая петля с MOSFET; ограничение напряжения определялось источником до матрицы. Между импульсами использовался отдельный tracking.	Физические усилители ошибок напряжения и тока, прецизионный MAX на BAV199 и общий PI управляют источником в CV либо CC. C2103 изменён со 100 пФ на 4,7 нФ; заданы R2103=100 кОм и R2128=33 кОм.

Почему: Сохранить регулируемые напряжение и ток и определять активное ограничение общим регулятором. Номиналы являются исходной реализацией для дальнейшей динамической квалификации.

Этап 2. Продолжение

S2-08. 2100. Ограничение команды и anti-windup

Было	Текущая реализация
В старой петле выход ОУ мог накапливать ошибку и уходить в насыщение при непроводящей или отключённой нагрузке.	Команда ограничивается физическими усилителями и BAV199 около 0...11,9 В. CBUF обслуживает только местную обратную связь ограничителей. U2109 INA821 измеряет RAW-CMD непосредственно высокоомными входами и через 22 кОм возвращает разность в PI; в OFF оба пути сброса замкнуты.

Почему: Предотвратить нагрузку узла CMD и уменьшить накопление ошибки при предельной команде. Инструментальный усилитель исключает большой зависящий от общего уровня offset обычного вычитателя на четырёх отдельных резисторах 0,1%; собственный offset INA821 всё равно включён в бюджет. Динамика ещё требует квалификации. R2129 выбран 22 кОм вместо промежуточных 47 кОм: при ошибке -1 В это снижает расчётный RAW-CMD с 0,47 до 0,22 В и сохраняет запас по верхней границе входов INA821 при минимальном P15.

S2-09. 2100. READ получил программируемый токовый предел общего источника

Было	Текущая реализация
Чтение шло от выбранного напряжения в TIA без той же новой CV/CC-петли, а выбор ILIM управлялся отдельными адресами FPGA.	READ и SET используют ILIM_SET, RESET - ILIM_RESET, FORM - ILIM_FORM. Оба селектора получают сохранённые SRC-биты; для READ доступны те же выбираемые RSH-диапазоны.

Почему: Сохранить регулирование тока и при сервисном чтении без добавления нового канала ЦАП; совместное использование SET/READ явно отражено в интерфейсе.

S2-10. 2100. Реальные локальные корпуса, питание и спецификация пассивов

Было	Текущая реализация
Старые состав и номиналы обслуживали простую цепь MOSFET и не соответствовали общему источнику CV/CC.	Добавлены два INA821, три OPA4197 и инвертор SOURCE_OFF; сохранён SOIC8 драйвер U2101. Три OPA4197 дают 12 каналов плюс U2101 - итого 13 ОУ. Пассивы снабжены точными MPN YAGEO RT0603(0,1%,25 ppm/°C) и Murata;100 нФ -0402/50 В/X7R,1 нФ и 4,7 нФ -0603/50 В/C0G.

Почему: Сделать доработку собираемой в KiCad и прослеживаемой по физическим выводам и BOM. ERC и сверка выводов подтверждают соединения, но не заменяют аналоговые испытания.

Этап 2. Продолжение

S2-11. 2100. Отдельная высокоомная опора потолка команды

Было	Текущая реализация
В исходной low-side петле общего аппаратного потолка CV/CC-команды не было.	U2105B формирует 11,9 В из существующей MAT_ADC_REF: коэффициент 2,38, резисторы 13,7 кОм+100 Ом и 10 кОм. BIAS остаётся ANA5/2.

Почему: Дать драйверу запас относительно цели 0…10 В и сохранить общий уровень входов INA821 в расчётной области при минимальном P15. Опора ADC нагружена только входным током ОУ.

S2-12. 2100. Точные стандартные номиналы и убранный модельный резистор

Было	Текущая реализация
Делитель имел условные 4 кОм/1 кОм без заданного точного MPN.	4 кОм реализованы 3,9 кОм+100 Ом;13,8 кОм в потолке -13,7 кОм+100 Ом. Использованы подтверждённые обычные точные номиналы. Численный 10 ГОм из модели не добавлен в физическую схему и BOM.

Почему: Не вводить неподтверждённые специальные номиналы и отделить численный DC-якорь от реальной цепи сброса/anti-windup.

S2-13. 2100. Предел точности и калибровка

Было	Текущая реализация
Старая формула токового предела не учитывала полностью RON, нагрузки sense и динамический обход возвратной ёмкости.	RON силового диапазонного ключа исключён Kelvin-измерением; документация отдельно перечисляет остаточные ошибки и диапазонную zero/gain калибровку с температурной проверкой. Некалиброванные 0,1%-сети допускают ошибку порядка 5-10% у 1 мкА.

Почему: Регулируемая уставка не равна гарантированной абсолютной точности. Номинальная SPICE-модель одинаковых резисторов не является доказательством точности аппаратуры.

Этап 2. Продолжение

S2-14. Аварии конфигурации включены в физическую память отключения

Было	Текущая реализация
Память U2202 получала только квалифицированный аналоговый MAT_TRIP; изменения адресов и сервисных ЦАП не имели собственной ветви аварии.	U2201 выдаёт MAT_OC_TRIP, новый U2203 объединяет его с MAT_CONFIG_TRIP листа 1300 и подаёт общий MAT_TRIP на прежний CLK U2202. Добавлен C2203, 100 нФ.

Почему: Сохранить цифровую причину ошибки в той же аппаратной памяти и задействовать локальное отключение и Power-inhibit.

S2-15. Порог резервного компаратора согласован с новым измерителем тока

Было	Текущая реализация
Делители 20 к/10 к и 17,4 к/10 к давали около 1,095·ILIM. При 0,1 В уставки запас составлял лишь 3,16 мВ на входе - меньше 4 мВ максимального смещения TLV3201. Положительное насыщение измерителя 12 В давало 4 В на входе при питании 3,3 В.	R2200=49,9 к, R2202=37,4 к, R2201/R2203=10 к, R2211=1,5 М от IO3V3. Порог стал 1,25710·ILIM+0,10343 В, входная шкала защищена достаточным ослаблением и ограничением тока.

Почему: Избежать ложной аварии на малых уставках и удержать положительное насыщение усилителя в нормальном диапазоне входа компаратора. Точный СС остаётся задачей аналогового регулятора.

S2-16. Сохранены ранее исправленные память и входные нагрузки

Было	Текущая реализация
Ранее PRE_N/CLR_N могли одновременно активироваться; измерительные и компараторные делители нагружали чувствительные узлы.	PRE_N по-прежнему постоянно высок, авария тактирует D=1; сброс используется только через CLR_N. Сигналы приходят через ранее добавленные буферы U1903.

Почему: Новый ремонт не возвращает запрещённое состояние триггера и статическое искажение измеряемого тока.

Этап 2. Продолжение

S2-17. 1600. Команда напряжения отделена от силового пути

Было	Текущая реализация
U1601 непосредственно выбирал силовой источник VREAD/VSET/VRESET/VFORM, а U1603A подавал его на MAT_SOURCE.	U1601 выдаёт высокоомную команду MAT_VTARGET. Силовой ток формирует новый источник CV/CC листа 2100; выбранный источник и его токовая уставка используют общие сохранённые SRC-биты.

Почему: Регулировать напряжение и ограничивать ток одним источником перед матрицей, сохранив программируемые уставки существующих ЦАП.

S2-18. 1600. Выключение источника перенесено перед шунтом

Было	Текущая реализация
Окно импульса размыкало источник после ЦАП, тогда как ток регулировался отдельным узлом в возврате DUT.	U1602C выбирает привод источника либо GND на входе силового селектора шунтов. После шунта нет отдельного импульсного ключа. Выключение сохраняет разряд к земле через выбранный диапазон при ещё подключённом маршруте.

Почему: Ток запуска источника проходит через измерительный шунт. Конечный разряд и накопленный заряд линии учитываются отдельно.

S2-19. 1600. Возврат WRITE больше не содержит регулирующий MOSFET

Было	Текущая реализация
U1603C направлял ток WRITE в MAT_WRITE_RETURN и низкоплечевую цепь Q2100.	U1603C возвращает WRITE в GND, а U1603B сохраняет путь READ к TIA. Низкоплечевая петля заменена регулированием источника.

Почему: Убрать прежний обход измерения через ёмкости возвратных линий; разделить функцию источника воздействия и измерение тока чтения.

Этап 2. Продолжение

S2-20. 1600. Удалена измеряемая нагрузка источника 1 МОм

Было	Текущая реализация
R1600 оставался установленным на MAT_SOURCE; при 10 В он потреблял 10 мкА.	R1600 помечен DNP. DNP возвратного R1601 и резисторов BL/NL сохранён.

Почему: После переноса измерения в верхнее плечо этот ток отнимал бы доступный токовый предел и мешал микроамперному воздействию.

S2-21. 1600. Повторное использование секций для сброса PI

Было	Текущая реализация
U1602C и U1603D обслуживали tracking и отключение затвора старого регулятора; часть других секций не участвовала в этой функции.	U1602D выбирает ошибку либо ноль, U1603A/D сбрасывают PI и его конденсатор в состоянии OFF; U1602C переключает силовой вход до шунта.

Почему: Не оставлять регулятор накопившим ошибку между импульсами; использовать существующие корпуса с сохранением однозначной физической распиновки.

S2-22. Последовательность разряда перед сменой маршрута

Было	Текущая реализация
Обобщённая инструкция «снять OE, затем разрядить» могла изолировать заряженный контакт сервисным мультиплексором U1600.	В WRITE сначала снять импульс при сохранённых RUN и маршруте, дождаться разряда, затем запретить OE. В READ сначала вернуть VREAD к нулю и дождаться снижения напряжения при подключённом маршруте, затем запретить OE.

Почему: Выключение источника и разъединение матричного маршрута - разные действия. Разряд нужен до изоляции электродов.

S2-23. 1600. Ограничение тока непосредственного сброса конденсатора PI

Было	Текущая реализация
Прямое замыкание 4,7 нФ ключом U1603D при 12 В могло дать расчётный первый ток около 1,22 А, выше указанного абсолютного импульсного предела ADG5412 278 мА.	В reset-ветвь U1603D добавлен R1605=220 Ом. Расчётный первый ток снижен до 52,2 мА, RC около 1,08 мкс, запасённая энергия около 0,34 мкДж.

Почему: Устранить конкретное превышение импульсного тока аналогового ключа; резистор не включён в рабочую обратную связь при разомкнутом reset.

Новый источник: что задаётся, что проверено и как читать пределы

В чём состоит новая аппаратная реализация

Выбранное сервисное напряжение теперь является командой общего источника. Напряжение MAT_SOURCE и падение на высокоплечевом шунте сравниваются с двумя заданиями. Физический селектор ошибок и общий PI управляют выходным повторителем. Если нагрузка требует меньший ток, источник удерживает напряжение; если достигнут токовый предел, он уменьшает напряжение. Такое поведение обычно обозначают CV/CC. Старый регулирующий MOSFET из возврата удалён. Источники VREAD/VSET/VRESET/VFORM, программируемые токовые уставки и окно импульса FPGA сохранены.

Уставка напряжения относится к определённой точке схемы

Петля удерживает напряжение MAT_SOURCE до банкового и полярностного маршрутизаторов. Между этой точкой и выбранными контактами DUT стоят аналоговые ключи, на которых возникает I×RON. Поэтому команда 10 В не означает ровно 10 В на ячейке при любом токе. Монитор может последовательно измерить выбранные BL и NL; для стационарного режима их разность позволяет проверить фактическое воздействие с учётом смещений. Один АЦП с мультиплексором не измеряет оба электрода одновременно и сам по себе не даёт форму короткого дифференциального импульса. Доступное напряжение также ограничено запасом выходного усилителя: ему нужно покрыть напряжение MAT_SOURCE и падения на шунте, резисторе 47 Ом и ключах перед шунтом. Поэтому каждое сочетание напряжения, тока и диапазона проверяют на достаточный запас; максимальные независимые шкалы не образуют автоматически гарантированную прямоугольную область режимов.

Токовые шкалы являются регулируемыми, а не заранее заданным свойством мемристора

Предельный ток задаётся напряжением соответствующего канала ILIM и выбранным шунтом. Номинально I_LIMIT≈ILIM/(5×RSH). Например, ILIM=2,5 В даёт 5 мА, 500 мкА, 50 мкА или 5 мкА на четырёх диапазонах. Увеличивать уставку от нуля до полной шкалы позволяет ЦАП; полезный нижний предел определяется суммой смещений, утечек, шума и требуемой относительной ошибки. Для него необходимы расчётный бюджет и калибровка. Выбор диапазона и кода - настройка прибора; пользователь не обязан заранее знать единственный рабочий ток неизвестного образца. Для независимых резисторов 0,1% в IERR и удалении BIAS точный перебор начальных углов дал около ±9,80% при нормированной уставке 0,1 В и ±0,80% при 1 В. Это только резисторная часть при постоянной BIAS; она может корректироваться диапазонными zero/gain коэффициентами. Полная погрешность включает смещения двух INA821 и ОУ, утечки, температуру и ЦАП. Точность 1% у 1 мкА в этой ревизии не заявлена.

Цифровое окно и аналоговая форма воздействия

MAT_PULSE задаёт длительность разрешения WRITE. Напряжение и ток внутри этого окна устанавливаются с конечной скоростью. Короткое окно может закончиться до выхода на уставку; открытая нагрузка, резкое образование проводящего канала и большие ёмкости дают разные переходные процессы. Поэтому в этой ревизии не назначены универсальная минимальная длительность WRITE, гарантированный пиковый ток или время установления для всех нагрузок. Их следует указывать после проверки конкретных диапазонов и ёмкостей. Отдельного аппаратного таймера максимальной длительности здесь нет.

Почему ограничение источника не отменяет заряд уже подключённой ёмкости

Внешний источник регулирует ток, проходящий через его шунт. Если ёмкость после шунта уже заряжена и затем сопротивление DUT резко падает, часть этого заряда может пройти через DUT раньше, чем внешний регулятор изменит своё состояние. Для эквивалентной ёмкости, разряжающейся через образец, $Q=C\times\Delta V$ и $E=C\times V^2/2$. Например, 300 пФ при 10 В содержат 3 нКл и 15 нДж; при 1 мкА это заряд, равный площади трёхмиллисекундного прямоугольного импульса. Это сравнение площадей, а не предсказание длительности разряда. Пиковый ток зависит от сопротивлений, индуктивностей, исходного напряжения и скорости переключения самого образца.

Что означает результат моделирования в этом документе

Физические выводы и полный netlist проверены для окончательной схемы. Аналитический бюджет оценивает запас по напряжению и отдельные источники ошибки. Сокращённая модель содержит 13 каналов ОУ и два INA821 с конечной полосой и slew rate, выходными ограничениями, физическими MAX/PI/clamps/anti-windup и параметрами BAV199 изготовителя; весь регулятор не подменён идеальной функцией min/max. Она не содержит всех эффектов полных макромоделей и не подтверждает точность реальной платы. Из 13 окончательных сценариев 12 завершились численно, один CV-сценарий завершён не был из-за численного тайм-аута. Полный совместный переходный запуск официальных макромоделей TI и BAV199 в имеющемся ngspice не дал завершённого результата: последний запуск сорвался по численной сходимости на разрешающем фронте после предварительного OFF. Проект остаётся прототипом с незавершённой динамической квалификацией; макет с эквивалентами матрицы нужен перед выпуском основной PCB.

Что именно показала сокращённая модель

Окончательный набор использует Rback=22 кОм, потолок 11,9 В, reset 220 Ом и предварительное состояние OFF 5 мс. В таблице ниже приведено последнее попадание в полосу ±1% после события; это результат выбранной модели, не спецификация времени прибора. Для CC-тестов DUT=100 Ом, цель напряжения 10 В, C_LINE=300 пФ; отдельные строки явно меняют ёмкость. Контроллер с выбранной компенсацией получился медленным: например, около 2,709 мс для 1 мкА на 100 Ом и около 49,573 мс до 10 В на почти открытом выходе. Такие результаты исключают обещание одинаковой паузы 1 либо 5 мс для всех режимов. Предварительный OFF 5 мс является условием этих расчётов, а не универсальной выдержкой платы.

Контрпример с уже заряженным выходом

В отдельном завершённом расчёте выход сначала заряжен до почти 10 В, затем DUT переключён к 100 Ом. C_LINE=300 пФ и C_DUT=10 пФ дают 310 пФ и около 3,10 нКл запасённого заряда. Сокращённая модель дала пик ветви DUT 98,416 мА, заряд за первую микросекунду 3,251 нКл; пик тока самого источника составлял около 102,75 мкА. В этом расчёте не включено аппаратное аварийное отключение и отсутствуют сопротивления ключей матричного маршрута. Число 98,416 мА является примером разряда при заданных допущениях, а не гарантированным пиком устройства. Оно показывает, почему одного измерения тока источника недостаточно для оценки пика внутри DUT.

Запас напряжения, сброс и питание нового узла

Для 10 В на MAT_SOURCE и 10 мА через 100 Ом нужно ещё около 1 В на шунте и 0,74 В на условных 74 Ом до него: драйверу требуется около 11,74 В при потолке 11,9 В. При консервативных 91 Ом требуется уже 11,91 В, поэтому точное сочетание 10 В и 10 мА на всех углах не гарантировано; возможен dropout. R2129=22 кОм ограничивает расчётную разность RAW-CMD: 0,22 В при ошибке -1 В. С бюджетом верхней опоры до 11,93 В и ошибкой до -1,05 В верхний вход INA821 оценивается до 12,161 В при границе 12,25 В для P15≥14,25 В; переходный выброс этим расчётом не подтверждён. R1605=220 Ом ограничивает reset конденсатора примерно до 52,2 мА. Тринадцать каналов ОУ дополнительно требуют типично около 0,39 Вт, до 0,507 Вт по току покоя при 25°C, ещё без двух INA821 и выходной нагрузки. Это нужно включить в бюджет и тепловую проверку MIRA_Power.

Что проверять на первом макете

Сначала нужны известные резистивные и ёмкостные нагрузки. На каждом токовом диапазоне проверяют ноль и масштаб, переход CV↔CC, включение/выключение, открытый выход, короткое замыкание, скачок сопротивления и выход из насыщения. Отдельно измеряют ток через DUT и напряжение на его электродах: монитор тока источника не всегда включает локальный разряд выходной ёмкости. Проверяют срабатывание fault и длительность остаточного воздействия. После этого составляют таблицу допустимых режимов прибора; испытания реального кроссбара начинают с ограниченных уровней и подтверждённой распиновки.

Четыре номинальные токовые шкалы при sense 0…1 В

Адрес RSH	Шунт	Номинальная полная шкала
00	100 Ом	10 мА
01	1 кОм	1 мА
10	10 кОм	100 мкА
11	100 кОм	10 мкА

Какие параметры задаются независимо

Параметр	Чем задаётся	Что требуется учитывать
Напряжение источника	Выбранный VREAD/VSET/VRESET/VFORM; предусмотренная команда 0…+10 В	Обратная связь по MAT_SOURCE; падение на последующих ключах отдельно
Предельный ток	ILIM и сохранённый диапазон RSH	READ разделяет канал ILIM_SET с SET; смещение и утечки ограничивают низ шкалы
Длительность WRITE	MAT_PULSE в FPGA	Аналоговое установление и остаточное воздействие; HDL в проект не входит
Полярность DUT	Сохранённый MAT_POLARITY	Перестановка SOURCE/RETURN при положительном абсолютном источнике

Запасённый заряд: иллюстрация для эквивалентной ёмкости при 10 В

Ёмкость после ограничения	Заряд C×V	Энергия C×V²/2
50 пФ	0,5 нКл	2,5 нДж
300 пФ	3 нКл	15 нДж
1 нФ	10 нКл	50 нДж

Окончательные сокращённые модели: все 13 сценариев

Сценарий	RSH и нагрузка	Модельный результат
CC 1 мА	100 Ом; DUT 100 Ом	6,473 мс до ±1%
CC 100 мкА	1 кОм; DUT 100 Ом	3,075 мс до ±1%
CC 10 мкА	10 кОм; DUT 100 Ом	2,735 мс до ±1%
CC 1 мкА	100 кОм; DUT 100 Ом	2,709 мс до ±1%
CC 10 мА	100 Ом; DUT 100 Ом	6,483 мс до ±1%
CC 10 мкА	100 кОм; DUT 100 Ом	2,704 мс до ±1%
CC 1 мкА	100 кОм; C_LINE 50 пФ	2,709 мс до ±1%
CC 1 мкА	100 кОм; C_LINE 1 нФ	2,709 мс до ±1%
CV 5 В	100 Ом; DUT 10 кОм	Не завершён: тайм-аут 45 с; оценка установления отсутствует
CV 5 В	100 кОм; DUT 10 МОм	34,574 мс до ±1%
CV 10 В, I≤1 мкА	100 кОм; почти обрыв	49,573 мс до ±1%
CV 10 В, I≤10 мА	100 Ом; DUT 1 кОм	26,011 мс до ±1%
Падение сопротивления	10 В; 310 пФ; DUT→100 Ом	Пик DUT 98,416 мА; Q за 1 мкс 3,251 нКл

Источник чисел: окончательные FINAL_REDUCED_SWEEP.json в final13_release и инженерные CAPABILITY_CALCULATIONS.json / ratio_corner_analysis.json. Все сценарии относятся к 13 ОУ + 2 INA, Rback 22 кОм, потолку 11,9 В и reset 220 Ом. Номинальные модели не включают весь бюджет допусков, реальные ключи матрицы, паразитики платы и аппаратный fault-путь. Результаты полного совместного макромоделирования и стенда отсутствуют. Ранний обратный пусковой пик при OFF 100 мкс исключён как артефакт неустановившегося численного начального состояния; окончательные сценарии используют OFF 5 мс.

Что проверено и что ещё требует проверки

Результат ревизии

• ERC, сравнение физических связей, цифровые проверки, моделирование и измерения проверяют разные свойства. Модельные результаты не являются стендовым подтверждением тока, длительности импульса или безопасности произвольного внешнего кроссбара.

Выполненные проверки

• Полный native netlist: 834 проверки физических выводов PASS; 1152 компонента, 1098 сетей и 4751 вывод. Сравнение со сформированными заранее контрактами не выявило незапланированных электрических связей.

• ERC окончательного проекта: 0 электрических ошибок, 116 предупреждений прежних классов. Новые исключения проверок не добавлены: 72 точки вне сетки, 34 предупреждения VSS на предусмотренных отрицательных шинах, 10 альтернативных имён общих питающих сетей.

• Проверены 484 физических шара FPGA, принадлежность обозначений листам, геометрия встроенных символов, соответствие выводов площадкам локальных футпринтов и доступность STEP-моделей. Все 100 ранее существовавших геометрических активов сохранены.

• Новая цифровая логика проверена по нативным соединениям: захват полей, сравнение запросов, квалификация режимов и аппаратный запрос общей аварии. Проверка 80 бит и конфликтов масок остаётся задачей HDL.

• 30 страниц нативной схемы просмотрены; изменённые плотные листы расширены и проверены отдельно.

• Подготовлены расчётные бюджеты масштаба, отношений резисторов, диапазона входов INA821, headroom, тока reset и питания. Окончательная сокращённая модель: 12 из 13 сценариев завершены численно; один CV-сценарий не завершён. Это частичные модельные результаты, не завершённая динамическая квалификация.

Не подтверждено этой ревизией

• Полная динамическая квалификация нового CV/CC-источника не завершена. Совместная финальная модель TI/BAV199 не дала завершённого переходного расчёта в имеющейся конфигурации ngspice. Упрощённая конечнополосная модель и расчётные бюджеты имеют указанные допущения; испытания схемы на плате не выполнены.

• Ответная схема MIRA_Power не приложена. До изготовления согласовать распиновку J400, AON 3,3 В, токи шин, последовательность питания, реакцию на MATRIX_INHIBIT_N и геометрию соединения.

• Проект не содержит готовых HDL и прошивки. FPGA должна проверять полный 80-битный кадр и маски, соблюдать setup/hold LATCH/OE, выбирать допустимые режимы и обслуживать fault.

• DDR3L требует Vivado MIG/XDC, timing closure и проверки трассировки. Статическая сверка шаров корпуса не заменяет этих процедур. USB3 и Ethernet также требуют проверки платы и программного обеспечения.

• Установление измерительного тракта после переключения, выход из насыщения и точность требуют стендовой квалификации. 100 kSPS и пауза 20 мкс остаются исходными условиями испытаний, а не гарантированным пределом.

• Накопленный после регулирующего элемента заряд ёмкостей может проходить через DUT при резком изменении его сопротивления. Возможности внешнего источника не дают универсальной гарантии пикового тока внутри произвольного кроссбара. До работы с образцом проверяют ёмкость, напряжение, допустимый заряд и конкретный режим.

• 3D-модель сокета остаётся приближённой по высоте и механике. Её нельзя использовать как подтверждённую модель движения крышки и монтажных зазоров.

Границы применимости

• Новая схема предназначена для прототипирования и проверки на эквивалентах нагрузки перед выпуском основной PCB. Минимальная длительность WRITE, пик DUT, запас устойчивости и итоговая точность пока не квалифицированы.

• Шкалы тока номинальные: 1…10 мА / 100…1000 мкА / 10…100 мкА / 1…10 мкА при нормированной уставке 0,1…1 В. Нужны калибровка и проверка температуры; коды ниже этого исследовательского диапазона не подтверждают меньшую рабочую уставку.

• Высокоплечевой регулятор ограничивает суммарный ток сервисного источника. Локальный разряд уже заряженной ёмкости через DUT и токи отдельных параллельных ячеек требуют отдельного измерения. VMM имеет собственные 32 источника и не получает индивидуальный CC от этого сервисного узла.

• Точное сочетание 10 В / 10 мА при всех допусках и температурах не гарантируется из-за ограниченного запаса по напряжению. Команда MAT_SOURCE также отличается от напряжения на DUT из-за последующих ключей.

Официальные источники

1. https://assets.nexperia.com/documents/data-sheet/74LVC574A.pdf

https://assets.nexperia.com/documents/data-sheet/74LVC574A.pdf

2. https://assets.nexperia.com/documents/data-sheet/74HC688.pdf

https://assets.nexperia.com/documents/data-sheet/74HC688.pdf

3. https://www.ti.com/lit/ds/symlink/sn74lvc1g86.pdf

https://www.ti.com/lit/ds/symlink/sn74lvc1g86.pdf

4. Texas Instruments INA821: усиление 1, смещение и входной ток

https://www.ti.com/lit/ds/symlink/ina821.pdf

5. Texas Instruments OPA197/OPA2197/OPA4197

https://www.ti.com/lit/ds/symlink/opa197.pdf

6. Analog Devices ADG5408/ADG5409: двойной выбор силовой и измерительной ветвей

https://www.analog.com/media/en/technical-documentation/data-sheets/ADG5408_5409.pdf

7. https://www.ti.com/lit/ds/symlink/tlv3201.pdf

https://www.ti.com/lit/ds/symlink/tlv3201.pdf

8. https://www.vishay.com/docs/28758/tnpw_e3.pdf

https://www.vishay.com/docs/28758/tnpw_e3.pdf

9. Analog Devices ADG5433/ADG5434, Rev. C: распиновка и таблица 11

IN=0 выбирает SxB, IN=1 выбирает SxA; исправленные новые секции C/D сверены отдельно.

https://www.analog.com/media/en/technical-documentation/data-sheets/ADG5433_5434.pdf

10. TI_THP210

Распиновка SOIC-8, питание, входной общий режим, PD, работа при усилении меньше единицы и ёмкостная нагрузка

https://www.ti.com/lit/ds/symlink/thp210.pdf

11. TI_TLV760

TLV76012DBZR, исправленная распиновка, минимум нагрузки, требования по VIN и обходным ёмкостям

https://www.ti.com/lit/ds/symlink/tlv760.pdf

12. ADI_ADR4550

Рабочий диапазон VIN ADR4550 и опорные 5 В

https://www.analog.com/media/en/technical-documentation/data-sheets/ADR4520_4525_4530_4533_4540_4550.pdf

13. ADI_AD4003

VREF/2 ±0,125 В общего режима, дифференциальный диапазон, 18 разрядов, SAR-вход и интерфейс

https://www.analog.com/media/en/technical-documentation/data-sheets/AD4003-4007-4011.pdf

14. ADI_ADG1208

Независимый восьмиканальный монитор и переходные свойства

https://www.analog.com/media/en/technical-documentation/data-sheets/ADG1208_1209.pdf

15. TI_OPA551

Выходной усилитель TIA, питание и устойчивость при единичном усилении

https://www.ti.com/lit/ds/symlink/opa551.pdf

16. https://assets.nexperia.com/documents/data-sheet/74LVC125A.pdf

https://assets.nexperia.com/documents/data-sheet/74LVC125A.pdf

17. https://assets.nexperia.com/documents/data-sheet/74LVC1G17.pdf

https://assets.nexperia.com/documents/data-sheet/74LVC1G17.pdf

18. https://www.ti.com/lit/ds/symlink/sn74lvc1g11.pdf

https://www.ti.com/lit/ds/symlink/sn74lvc1g11.pdf

19. https://www.ti.com/lit/ds/symlink/sn74lvc1g74.pdf

https://www.ti.com/lit/ds/symlink/sn74lvc1g74.pdf

20. https://www.ti.com/lit/ds/symlink/sn74hc595.pdf

https://www.ti.com/lit/ds/symlink/sn74hc595.pdf

21. TI OPA197 PSpice model

https://www.ti.com/lit/mo/sboma34d/sboma34d.zip

22. Nexperia 2N7002

https://assets.nexperia.com/documents/data-sheet/2N7002.pdf

23. STM32H745 DS12923 Rev3

https://www.st.com/resource/en/datasheet/stm32h745ii.pdf

24. STM32H745/755/747/757 RM0399 Rev5

https://www.st.com/resource/en/reference_manual/rm0399-stm32h745755-and-stm32h747757-advanced-armbased-32bit-mcus-stmicroelectronics.pdf

25. AMD UG470 7Series Configuration

https://docs.amd.com/v/u/en-US/ug470_7Series_Config

26. AMD UG482 GTP Transceivers

https://docs.amd.com/v/u/en-US/ug482_7Series_GTP_Transceivers

27. AMD XC7A200T FBG484 package pins

https://www.xilinx.com/support/packagefiles/a7packages/xc7a200tfbg484pkg.txt

28. AMD UG586 Input Clock Guidelines

https://docs.amd.com/r/en-US/ug586_7Series_MIS/Input-Clock-Guidelines?contentId=xMPtdYx6gKP_fGhjWtP25A

29. TI DP83867IR SNLS484J

https://www.ti.com/lit/ds/symlink/dp83867ir.pdf

30. TI HD3SS3220

https://www.ti.com/lit/ds/symlink/hd3ss3220.pdf

31. FT600Q/FT601Q v1.06

https://ftdichip.com/wp-content/uploads/2024/11/DS_FT600Q-FT601Q-IC-Datasheet.pdf