

Тема 15. Арифметико-логические устройства (АЛУ)

1. Что такое АЛУ

АЛУ (ALU — Arithmetic Logic Unit) — функционально законченный узел ЭВМ, предназначенный для выполнения **логических и арифметических операций** над двоичными числами.

Операции выполняются **аппаратным** либо **программным** способом.

2. Структурная схема АЛУ

Блок	Назначение
Буферный регистр 1, 2	Временное хранение n-разрядных входных слов
АЛУ	Выполнение операций
Аккумулятор	Хранение результатов текущих или предыдущих операций
Регистр состояний	Служебная информация о результатах операций (флаги)
Блок управления	Управление режимами работы

Шина данных — общая шина для передачи данных между блоками.

Основные операции АЛУ

- Сложение (арифметическое и логическое)
- Вычитание (арифметическое и логическое)
- Инверсия
- Сдвиги разрядов
- Декремент / Инкремент

Более сложные операции (умножение, деление) выполняются, как правило, **программным путём**.

3. Графическое обозначение АЛУ

Пример — 4-разрядное АЛУ:

- **A0-A3, B0-B3** — входные данные (два 4-разрядных слова)

- **F0-F3** — выходные данные
- **S0-S3** — коды выполняемой операции (всего 16 вариантов)
- **M** — режим: $M=1 \rightarrow$ арифметические операции, $M=0 \rightarrow$ логические операции
- **P0, Pn** — разряды переносов
- **G, H, K** — сигналы для организации многоразрядных вычислений

4. Сумматоры

Сумматор — комбинационное логическое устройство для выполнения арифметического сложения чисел в двоичном коде.

Таблица истинности сложения одноразрядных чисел

x1	x0	S (сумма)	P (перенос)
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Функция суммы S реализуется элементом **Исключающее ИЛИ (XOR =1)**.

5. Классификация сумматоров

По числу разрядов:

- **Полусумматор** — складывает два одноразрядных числа (2 входа, 2 выхода: S и P)
- **Одноразрядный сумматор** — 3 входа (a, b, перенос p-1), 2 выхода (S, P)
- **Многоразрядный сумматор** — складывает n-разрядные числа (2n входов, n+1 выходов)

По способу суммирования многоразрядных чисел:

- **Параллельный** — суммирование одновременно по всем разрядам (быстрее)
- **Последовательный** — суммирование разряд за разрядом (медленнее, но проще)

По наличию памяти:

- **Комбинационный** — без собственной памяти
- **Накапливающий** — с внутренней памятью

6. Полусумматор

Складывает **два одноразрядных числа**, перенос со входа не учитывается.

- Вход: a, b
 - Выход: S (сумма), P (перенос в старший разряд)
 - **Формулы:** $S = a \oplus b$ (XOR), $P = a \cdot b$ (AND)
 - Реализуется на элементах **И-НЕ**
 - УГО: блок **SM** с двумя входами и двумя выходами
-

7. Одноразрядный сумматор

Складывает **два одноразрядных числа с учётом входного переноса**.

- Вход: $a, b, p-1$ (входной перенос)
 - Выход: S, P
 - Строится из **двух полусумматоров** + элемент ИЛИ для переноса
 - **Формулы:**
 - $S = a \oplus b \oplus p-1$
 - $P = (a \cdot b) \vee (p-1 \cdot (a \oplus b))$
-

8. Многоразрядный сумматор с последовательным переносом

Состоит из n одноразрядных сумматоров, соединённых цепочкой — перенос **передаётся последовательно** от младшего к старшему разряду.

- **Достоинство:** простота схемы
 - **Недостаток:** задержка нарастает с увеличением разрядности (перенос «бежит» по цепочке)
-

9. Многоразрядный сумматор последовательного действия

Данные подаются **по одному разряду за такт** через регистры сдвига. Результат также накапливается в регистре.

- Используется **одноразрядный сумматор + регистры + D-триггер для переноса**
- Медленнее параллельного, но требует меньше оборудования

10. Вычитание двоичных чисел (дополнительный код)

Представление отрицательных чисел

- Старший разряд = **0** → число положительное (прямой код)
- Старший разряд = **1** → число отрицательное

Основная идея: вычитание заменяется **сложением с дополнительным кодом** вычитаемого.

Алгоритм

1. Вычитаемое → **обратный код** (поразрядная инверсия)
2. Обратный код + 1 = **дополнительный код**
3. Уменьшаемое (прямой код) + дополнительный код вычитаемого = результат
4. Анализ старшего разряда результата:
 - **0** → результат положительный, прямой код
 - **1** → результат отрицательный, в дополнительном коде → при необходимости преобразовать в прямой

Пример: 31 – 12 = 19

Шаг	Значение
12 (прямой код)	00001100
Обратный код 12	11110011
Дополнительный код 12	11110100
31 (прямой код)	00011111
Сложение	100010011
9-й разряд отбрасывается, ст. разряд = 0	00010011 = 19 ✓

Пример: 12 – 31 = -19

Шаг	Значение
31 (прямой код)	00011111
Дополнительный код 31	11100001

Шаг	Значение
Сложение с 12	11101101
Ст. разряд = 1 → число отрицательное	—
Преобразование в прямой код	00010011
Результат с учётом знака	-19 ✓

11. Умножение двоичных чисел

Основная идея: умножение заменяется **сложением частичных произведений** (аналог умножения в столбик).

Для двух 2-разрядных чисел a_1a_0 и b_1b_0 :

- Частичные произведения: $b_0 \cdot a_0$, $b_0 \cdot a_1$, $b_1 \cdot a_0$, $b_1 \cdot a_1$
- Каждое произведение — это элемент **И (&)**
- Частичные произведения складываются одноразрядными сумматорами

Схема: матрица элементов И + сумматоры.

Ключевые формулы и факты для запоминания

Понятие	Суть
АЛУ	Узел для арифм. и лог. операций, входит в любой МП
Полусумматор	$S = a \oplus b$, $P = a \cdot b$, нет входного переноса
Одноразрядный сумматор	3 входа (a, b, p), два выхода (S, P)
Дополнительный код	Обратный код + 1; используется для вычитания
Умножение	= сумма частичных произведений
Сдвиг влево в регистре	= умножение на 2
Сдвиг вправо в регистре	= деление на 2 (целочисленное)