

Тема 20. FPGA — Программируемые вентильные матрицы

1. Что такое FPGA

FPGA (Field Programmable Gate Arrays) — программируемые пользователем вентильные матрицы.

Наиболее мощный и сложный класс ПЛИС. Основные производители: **Xilinx, Altera, Actel, Atmel**.

2. Задачи и области применения FPGA

Применение	Описание
Отработка прототипов	Быстро создаётся и легко модифицируется, работает с реальными сигналами
Конечная продукция	Малые и средние серии изделий (не нужен дорогостоящий заказной кристалл)
Реконфигурируемые системы	Одна микросхема поочерёдно выполняет разные функции (кодер/декодер)
Динамически реконфигурируемые системы	Быстрая смена конфигурации в процессе работы
FPGA-процессоры	Алгоритм процессора загружается в FPGA → сильный параллелизм
Логическая эмуляция	Сочетание достоинств программной модели и реального прототипа

3. Программируемые элементы FPGA

(Те же, что в ПЛИС — см. Тему 19, но применяются на значительно большем количестве точек связи — до **сотен миллионов**.)

Тип	Особенности
Antifuse	Однократно, компактно, радиостойко, высокая скорость связей
SRAM-based (триггеры)	Неограниченное перепрограммирование, но нужна загрузка при включении
Флэш-ключи	Многokrратно, энергонезависимо

4. Архитектура FPGA

Базовая структура кристалла



- **КЛБ** (конфигурируемые логические блоки) — основной вычислительный ресурс
- **Трассы межсоединений** — связи между КЛБ
- **БВВ** (блоки ввода/вывода) — на периферии кристалла

Дополнительные ресурсы современных FPGA

- Встроенные блоки памяти (RAM/ROM)
- Аппаратные умножители
- Блоки ЦОС (DSP)
- Системы тактирования
- Интерфейс JTAG
- Блоки АЦП/ЦАП

5. Конфигурируемый логический блок (КЛБ)

КЛБ (CLB, Configurable Logic Block) — строительный элемент FPGA.

Содержит:

- **Функциональный преобразователь (ФП, LUT)** — реализует логические функции

- **Регистры (RG)** — триггеры для хранения промежуточных результатов
- **Мультиплексоры (MUX)** — средства конфигурирования

LUT (Look-Up Table)

- По сути — маленькое ПЗУ: адресные входы = входные переменные, содержимое = таблица истинности функции
- LUT на 4 входа = ПЗУ 16×1 бит → может реализовать **любую** функцию 4 переменных
- Два режима работы: **воспроизведение функций** или **блок памяти**

Зернистость логических блоков

Тип	Суть	Достоинство	Недостаток
Мелкозернистые	Простые вентили	Гибкость, разные варианты реализации	Сложная система межсоединений
Среднезернистые	Мультиплексоры + ИЛИ	Баланс	—
Крупнозернистые (LUT)	Сложные функции нескольких переменных	Простые межсоединения	Может быть неполное использование ресурсов

6. Система межсоединений

Ключевые понятия

- **Сегменты** — отрезки проводников без ключей
- **Программируемые ключи** — соединяют сегменты
- **Связные блоки (СБ)** — соединяют выходы КЛБ с трассами
- **Переключательные блоки (ПБ)** — пересечения горизонтальных и вертикальных каналов, позволяют изменять направление сигнала

Проблема задержек

- Быстродействие FPGA **квадратично** зависит от числа ключей в последовательной цепочке
- В FPGA используются сегменты разной длины (иерархическая система) для оптимизации

Отличие от CPLD

- В CPLD — непрерывные линии, предсказуемые задержки
- В FPGA — сегментированные линии, задержки зависят от конкретного пути трассировки

7. Блоки ввода/вывода (БВВ)

- Каждому выводу корпуса соответствует один БВВ
 - Конфигурируется как **вход**, **выход** или **двунаправленный** вывод
-

8. Встроенная память FPGA

Распределённая память

- Хранится в LUT-блоках
- Типично 16 бит, максимум 64 бит на блок

Встроенные блоки памяти

- Ёмкость на порядки больше распределённой
- Пример блока 2 Кбит: разрядность данных 1-8, разрядность адреса 8-11

Применения встроенной памяти FPGA

- **Круговой буфер** — входные данные с задержкой n тактов появляются на выходе (цифровые фильтры, корреляторы)
 - **Многоразрядный счётчик** — ROM хранит таблицу состояний
 - **Цифровой фильтр** — нерекурсивный КИХ-фильтр: свёртка с коэффициентами
-

9. Оценка параметров FPGA

Логическая сложность

- **Эквивалентный вентиль** — единица сложности, равная вентилю 2И-НЕ
- **Системный вентиль** — учитывает, что LUT может работать и как память (сложность: 4 вентиля/бит)
- **Сложность FPGA** $\approx N \times M$, где N — число реализуемых эталонных счётчиков, M — вентиля в одном счётчике

Быстродействие

- Характеризуется максимальной частотой тактирования **FCNT** (счётчика)
- **Системная частота** $\approx FCNT / 2$

Факторы стоимости

- Технологические нормы производства (меньше → дешевле на единицу)
 - Тип корпуса
 - Специальная приёмка (военная и т.п. → цена в разы выше)
 - Объём партии
-

10. Система на кристалле (SoC — System on Chip)

SoC — вся система, интегрированная на одном кристалле.

Варианты реализации

- **Заказная СБИС (ASIC)** — максимальные параметры, дорогая разработка
- **На базе FPGA** — быстро, гибко, дешевле опытный образец

Состав типичного SoC

- Процессор (основной цифровой блок)
- Блоки DSP (цифровая обработка сигналов)
- Память (SRAM, ROM, Flash)
- Периферия: таймеры, АЦП, ЦАП, ШИМ
- Блоки интерфейсов: UART, SPI, I2C, Ethernet

IP-ядра (IP-блоки)

Готовые функциональные блоки для встройки в SoC.

Тип ядра	Описание
Soft-ядро	HDL-описание, синтезируется на любой FPGA, гибко, универсально
Firm-ядро	Часть межсоединений предопределена → лучше быстродействие
Hard-ядро	Фиксированный блок на кристалле, наилучшие параметры, нельзя перепрограммировать

Типы SoC

- **Однородный** — только soft-ядра, высокая сложность, телекоммуникации
 - **Блочный** — soft + hard ядра, умеренная сложность, управление процессами
-

11. Полузаказные и заказные ИС

Тип	Суть
Полностью заказные (FCL)	Максимальные параметры, дорого, долго
Стандартные ячейки (SCL)	Библиотека готовых блоков, дешевле, распространены
Базовые матричные кристаллы (БМК/GA)	Матрица базовых ячеек, программируется слоями металлизации на заводе

Ключевые факты для запоминания

Понятие	Суть
FPGA	Наиболее мощный класс ПЛИС, пользователь программирует сам
КЛБ (CLB)	Строительный блок FPGA: LUT + регистры + MUX
LUT	Маленькое ПЗУ = реализует любую функцию N переменных
Реконфигурация	Одна FPGA = разные схемы при смене конфигурации
SoC	Вся система на одном кристалле
Soft/Firm/Hard ядра	Гибкие/частично предопределённые/фиксированные IP-блоки
SRAM-based FPGA	При каждом включении нужна загрузка конфигурации из внешней памяти
Системная частота	$\approx FCNT / 2$